JPS61229205A - Magnetic recording and reproducing device - Google Patents
Magnetic recording and reproducing deviceInfo
- Publication number
- JPS61229205A JPS61229205A JP6894185A JP6894185A JPS61229205A JP S61229205 A JPS61229205 A JP S61229205A JP 6894185 A JP6894185 A JP 6894185A JP 6894185 A JP6894185 A JP 6894185A JP S61229205 A JPS61229205 A JP S61229205A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- signal
- signals
- circuit
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は磁気記録再生装置に関し、更に詳しくは、磁気
ヘッドからの出力信号再生回路に波形等化器を備え、こ
の波形等化器の特性を再生信号の状態に応じて自動的に
調整するようにした磁気記録再生装置に関する。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a magnetic recording and reproducing device, and more specifically, the present invention relates to a magnetic recording and reproducing device, and more specifically, a waveform equalizer is provided in an output signal reproducing circuit from a magnetic head, and the characteristics of the waveform equalizer are The present invention relates to a magnetic recording and reproducing device that automatically adjusts according to the state of a reproduced signal.
磁気記録装置においては、信号再生回路に波形等化器を
設けることにより、再生信号中に現れる孤立波形のパル
ス幅を所定のビットセル内に収めるよう波形整形する必
要がある。また。In a magnetic recording device, it is necessary to provide a waveform equalizer in a signal reproducing circuit to shape the waveform so that the pulse width of an isolated waveform appearing in a reproduced signal falls within a predetermined bit cell. Also.
媒体への情報記録密度が高まるに従って、近接する磁化
反転波形の干渉による再生信号波形のパターンピークシ
フトや、孤立波形の読出し電圧の低下を補償する信号再
生技術が要求されるこれらの問題を解決するためには、
再生回路に適用する波形等化器の特性を再生信号の状態
に応じて可変制御する必要がある。As information recording density on media increases, signal reproduction technology is required to compensate for pattern peak shifts in reproduced signal waveforms due to interference between adjacent magnetization reversal waveforms and drop in readout voltage of isolated waveforms.To solve these problems. In order to
It is necessary to variably control the characteristics of the waveform equalizer applied to the reproducing circuit depending on the state of the reproduced signal.
従来１例えば特開昭５５−５５４１７号公報によれば、
磁気ヘッドから出力される再生信号中の孤立波形の半値
幅に応じて波形等化フィルタの特性を制御するようにし
た信号再生方式が提案されている。しかしながらこの従
来方式は、単忙磁気ヘッドや記録媒体の特性のばらつき
、あるいは磁気ヘッド浮上量の変動に起因する再生信号
のパルス幅変動に対処したもので、上述した高密度記録
に伴なうパターンピークシフト等の問題点に対する解形
策とはなっていない。Conventional 1 For example, according to Japanese Patent Application Laid-open No. 55-55417,
A signal reproducing method has been proposed in which the characteristics of a waveform equalization filter are controlled according to the half-width of an isolated waveform in a reproduced signal output from a magnetic head. However, this conventional method deals with fluctuations in the pulse width of the reproduced signal caused by variations in the characteristics of the busy magnetic head or recording medium, or fluctuations in the flying height of the magnetic head, and the pattern that accompanies high-density recording mentioned above. It is not a solution to problems such as peak shift.
本発明は、高密度記録された信号の再生に適した磁気記
録再生装置を提供すること目的とし特に、高密度記録媒
体から再生される磁化反転波形を最小ビットセル内に精
度よく収めるよう自動等化動作できるようにした磁気記
録再生装置を提供するものである。The present invention aims to provide a magnetic recording/reproducing device suitable for reproducing signals recorded at high density, and in particular, automatically equalizes the magnetization reversal waveform reproduced from a high-density recording medium so as to accurately fit it within the minimum bit cell. The present invention provides a magnetic recording and reproducing device that is operable.
上記目的を達成するため本発明は、磁気ヘッドからの出
力信号波形を整形するためのタップ付きトランスバーサ
ル型等化器を有し、上記等化器の出力を処理して記録媒
体上の記録ビットパターンに対応する所定の復調パルス
を得るようにした磁気記録再生装置において、上記等化
器の出力信号から記録媒体上の所定のビットパターンに
対応する孤立波形を識別して、該孤立波形と所定の時間
関係にあるタイミング信号を発生する手段と、上記タイ
ミング信号に対応して上記等化器の出力信号をサンプル
ホールドする手段と、上記サンプルホールドされた信号
の大きさに応じて上記等化器のタップ利得を可変制御す
る手段とを有することを特徴とする。In order to achieve the above object, the present invention includes a tapped transversal equalizer for shaping the output signal waveform from a magnetic head, and processes the output of the equalizer to produce recording bits on a recording medium. In a magnetic recording/reproducing apparatus configured to obtain a predetermined demodulated pulse corresponding to a pattern, an isolated waveform corresponding to a predetermined bit pattern on a recording medium is identified from the output signal of the equalizer, and the isolated waveform and a predetermined demodulated pulse are identified. means for generating a timing signal having a time relationship of , means for sample-holding the output signal of the equalizer in response to the timing signal, and means for generating the equalizer according to the magnitude of the sample-and-held signal. and means for variably controlling the tap gain of.
第１図は１本発明において信号再生回路に適用されるＮ
＋１タツプ・トランパーサル型の波形等化器３の構成を
示す図である。図において１は磁気ヘッド、２はプリア
ンプであり１等化器３は、プリアンプ２の出力信号Ａを
順次に遅延して信号Ｂ、Ｃとして出力する２段の遅延素
子４．４と、信号Ａ、Ｃの出力タップに接続された可変
型タップ利得回路５，５と、信号Ｂに上記タップ利得回
路の出力Ａ、Ｃの反転信号を加算するための和回路６と
から構成される。上記各遅延素子４．４は１例えば記録
信号の最小ビットセル間隔に相当するタップ間遅延時間
Ｔｄで信号を遅延し、中間タップに出力される孤立波形
Ｂを基準にすると、第２図に示す如（、信号Ａ、Ｃがそ
れぞれ進み遅れのエコー信号となる。タップ利得回路５
，５の利得Ｃｊは、制御端子Ｘ−１，Ｘ＋ＩＶＣ加えら
れる制御電圧ΔＶ−１，ＡＶ＋ｓに応じて決まり、これ
らのタップ利得回路を通すことにより、エコー信号Ａ、
Ｃをそれぞれ適当に減衰させることができる。従って、
減衰した信号Ａ、Ｃを信号Ｂから差し引く形で合成する
ことにより、和回路６から最小ビットセル内に細められ
た等化出力波形りを得ることができる。FIG. 1 shows the N applied to the signal reproducing circuit in the present invention.
3 is a diagram showing the configuration of a +1 tap tranversal type waveform equalizer 3. FIG. In the figure, 1 is a magnetic head, 2 is a preamplifier, and 1 equalizer 3 includes a two-stage delay element 4.4 that sequentially delays the output signal A of the preamplifier 2 and outputs it as signals B and C, and a signal A. , C, and a sum circuit 6 for adding the inverted signals of the outputs A, C of the tap gain circuits to the signal B. Each of the delay elements 4.4 delays the signal by, for example, an inter-tap delay time Td corresponding to the minimum bit cell spacing of the recording signal, and based on the isolated waveform B output to the intermediate tap, as shown in FIG. (, signals A and C become lead and lag echo signals respectively.Tap gain circuit 5
, 5 is determined according to the control voltages ΔV-1, AV+s applied to the control terminals X-1, X+IVC, and by passing these tap gain circuits, the echo signals A,
C can be appropriately attenuated. Therefore,
By combining the attenuated signals A and C by subtracting them from the signal B, an equalized output waveform narrowed to the minimum bit cell can be obtained from the summation circuit 6.
第３図は、上述したトランスバーサル型等化器３のタッ
プ利得Ｃｊを最適にするための回路を備えた本発明によ
る記録再生回路の一実施例を示し、第４図は上記回路に
おける各部の信号波形図である。FIG. 3 shows an embodiment of the recording/reproducing circuit according to the present invention, which is equipped with a circuit for optimizing the tap gain Cj of the transversal equalizer 3 described above, and FIG. 4 shows each part of the above circuit. It is a signal waveform diagram.
第３図において、７は等化器３に接続された低域フィル
タ、８はローパス・フィルタ（ＬＰＦ ）の出力Ｄ′を
微分処理するための第１の微分回路。In FIG. 3, 7 is a low-pass filter connected to the equalizer 3, and 8 is a first differentiation circuit for differentiating the output D' of the low-pass filter (LPF).
９は微分出力Ｆが零レベルを越えた期間だけパルス信号
Ｍを発生する第１の零レベル検出回路。9 is a first zero level detection circuit that generates a pulse signal M only during the period when the differential output F exceeds the zero level.
１０はパルス信号Ｍの立上り、および立下りを基点にし
てビットセルに相当する所定の時間幅Ｔ。10 is a predetermined time width T corresponding to a bit cell based on the rising and falling edges of the pulse signal M.
のパルスＮおよびＮを発生するタイマ回路、１１は微分
出力Ｆを更に微分処理するための第２の微分回路、１２
は微分回路１１の出力Ｇが零レベルを越えた期間にパル
スＨな出力する第２の零レベル検出回路、 １３はパル
スＨな所定時間遅延させるための遅延回路、１４はパル
スＨと遅延回路１３の出力パルスＩとの排他的論理和を
とり、パルス列Ｊとして出力する論理回路、１５はロー
パス・フィルタの出力信号りを全波整流する全波整流回
路、 １６は全波整流回路１５の出力Ｅを所定の閾値Ｖ
ＲＩＦでスライスしてパルス列にとして出力するフライ
ス回路を示す。また、１７はパルス列ＪとＫとの論理積
をとるＡＮＤ回路、１８はＡＮＤ回路１７の出力りとタ
イマ回路出力ＮとからタイミングパルスＯを作るＡＮＤ
回路、１９ハ上記りとＮとからタイミングパルスＰを作
るＡＮＤ回路、２０と２２はそれぞれタイミングパルス
σ、Ｐの発生時点で全波整流出力Ｅの値をサンプルホー
ルドする回路、 ２１ 、２３はそれぞれサンプルホー
ルド回路２０ 、２２の出力に接続された演算増幅回路
を示す。11 is a second differentiation circuit for further differentiating the differential output F; 12 is a timer circuit that generates pulses N and N;
13 is a delay circuit for delaying the pulse H by a predetermined time; 14 is a pulse H and delay circuit 13; 15 is a full-wave rectifier circuit that full-wave rectifies the output signal of the low-pass filter; 16 is the output E of the full-wave rectifier circuit 15; is a predetermined threshold value V
A milling circuit that slices with RIF and outputs it as a pulse train is shown. Further, 17 is an AND circuit that takes the AND of the pulse trains J and K, and 18 is an AND circuit that generates the timing pulse O from the output of the AND circuit 17 and the timer circuit output N.
Circuit, 19 C, an AND circuit that generates a timing pulse P from above and N; 20 and 22 are circuits that sample and hold the value of the full-wave rectified output E at the time of generation of the timing pulse σ and P, respectively; 21 and 23 are circuits that sample and hold the value of the full-wave rectified output E, respectively An operational amplifier circuit connected to the outputs of the sample and hold circuits 20 and 22 is shown.
以下、第４図を参照しながら第３図回路の動作を説明す
る。The operation of the circuit shown in FIG. 3 will be explained below with reference to FIG.
記録媒体上に記録された原符号が１例えば第３図のＳに
示すようなビットパターンをもつ場合、ビット １ に
対応して図りに破線で示す形で磁化反転の出力が発生し
、これらを合成した波形の電圧がローパス・フィルタフ
の出力となる。尚、波形図の中でαはピーク電圧の低下
。When the original code recorded on the recording medium has a bit pattern such as 1, for example, as shown in S in Figure 3, an output of magnetization reversal occurs in the form shown by the broken line in the diagram corresponding to bit 1, and these are The voltage of the combined waveform becomes the output of the low-pass filter. In the waveform diagram, α is the drop in peak voltage.
βｌ−β４はピークシフトの発生を示している。βl-β4 indicates the occurrence of a peak shift.
本発明では、原符号のビット １ に対応してピークを
示す再生信号】）が、９４図のＤｌに示す如くビットセ
ル内に収まった孤立波形となるように、波形等化器３の
タップ利得Ｃ−１，Ｃ＋ｔを自動制御する。このタップ
利得制御のために。In the present invention, the tap gain C of the waveform equalizer 3 is set so that the reproduced signal 1) which shows a peak corresponding to bit 1 of the original code becomes an isolated waveform contained within a bit cell as shown by Dl in Fig. 94. -1, C+t is automatically controlled. For this tap gain control.
本発明では原符号中のビットパターン１００１の前半の
１０の中間位置、すなわち第４図Ｓのｔ２〜ｊ３ｙｊ５
〜ｔ５ 、 ｔｌｏ〜ｔｌｌのタイミングｔ２−３ 、
ｔ５−ａ。In the present invention, the first 10 intermediate positions of the bit pattern 1001 in the original code, that is, t2 to j3yj5 in S of FIG.
~t5, timing t2-3 of tlo~tll,
t5-a.
ｔｔｏ−１１で全波整流信号Ｅをサンプルホールド回路
２０に取り込み、演算増幅器２１．トランジスタＴｒｉ
、 Ｔｒ２を介してコンデンサＣ１の保持電圧を調整
する。Ｃ１の保持電圧は制御電圧Ｘ刊としてタップ利得
回路５に印加され、第２図で示した遅れエコー信号ｄの
大きさが上記サンプルホールド値に応じて可変制御され
て孤立波形の終端部がビットセル内に収まるよう利得調
整される。一方、孤立波形の始端部をビットセル内に収
めるため釦、ビットパターン１００１の後半の０１の中
間位置、第４図Ｓのｔ４〜ｉ５ ＋ ｉ７〜ｊ８ ＊
ｉ１２〜ｔｔａのタイミング’４５ ｅ ’７−８ ｅ
ｊ１２−１３でサンプルホールド回路２２に全波整流
信号Ｅをサンプルホールドし、演算増幅器２３．トラン
ジスタＴｒ３ 、 Ｔｒ４を介してコンデンサＣ２の保
持電圧を調整する。Ｃ２の保持電圧は制御電圧Ｘ−１と
してタップ利得回路５に印加され、これによって第２図
の進みエコー信号人の大きさが上記サンプルホールド電
圧に応じて可変制御される。At tto-11, the full-wave rectified signal E is taken into the sample-and-hold circuit 20, and the operational amplifier 21. Transistor Tri
, Tr2 to adjust the holding voltage of the capacitor C1. The holding voltage of C1 is applied to the tap gain circuit 5 as a control voltage X, and the magnitude of the delayed echo signal d shown in FIG. The gain is adjusted to fit within the range. On the other hand, in order to fit the starting end of the isolated waveform into the bit cell, the button is placed at the middle position of 01 in the latter half of the bit pattern 1001, t4 to i5 + i7 to j8 * in FIG. 4S.
i12~tta timing '45 e '7-8 e
The full-wave rectified signal E is sampled and held in the sample-and-hold circuit 22 at j12-13, and the operational amplifier 23. The holding voltage of capacitor C2 is adjusted via transistors Tr3 and Tr4. The holding voltage C2 is applied to the tap gain circuit 5 as a control voltage X-1, whereby the magnitude of the leading echo signal shown in FIG. 2 is variably controlled in accordance with the sample and hold voltage.
上述したサンプルホールドのタイミング！２−３ｗｔ５
６ ？ ｊｌｏ １１はタイミングパルスＯにより、ま
。The sample hold timing mentioned above! 2-3wt5
6? jlo 11 is set by timing pulse O.
た、タイミングｊ４５＋ｊフー８＊ｔ１２−１３はタイ
ミングパルスＰにより指定される。これらのタイミング
パルスσ、Ｐは次のようにして作り出される。Furthermore, timing j45+jfu8*t12-13 is specified by timing pulse P. These timing pulses σ and P are created as follows.
今１等化器３のタップ利得が完全でない場合を想定する
と、ＬＰＦ７を介して得られる等化器の出力りは＠４図
に示すようにピークシフトβ１〜β４を伴なっているが
、これを全波整流した波形Ｅを所定閾値ＶＲＥＦでスラ
イスすると、波形ＥがＶＲＩＦを越えた期間だけ高レベ
ルとなるパルス列Ｋが得られる。閾値ＶＲＫＦは、前述
した１０または０１の中間期間がこれらのパルス列にの
高レベル期間に含まれるように設定する。一方ローパス
・フィルタフの出力を微分回路８で微分し、微分出力Ｆ
を零レベル検出回路９でパルス化すると、再生信号りの
ピーク点で立上り。Now assuming that the tap gain of equalizer 3 is not perfect, the output of the equalizer obtained through LPF 7 is accompanied by peak shifts β1 to β4 as shown in Figure @4. By slicing the waveform E obtained by full-wave rectification using a predetermined threshold VREF, a pulse train K is obtained in which the waveform E remains at a high level only during the period in which it exceeds VRIF. The threshold value VRKF is set so that the aforementioned intermediate period of 10 or 01 is included in the high level period of these pulse trains. On the other hand, the output of the low-pass filter is differentiated by a differentiating circuit 8, and the differential output F
When pulsed by the zero level detection circuit 9, it rises at the peak point of the reproduced signal.
または立下り変化をする １．０ の復調パルス信号Ｍ
が得られる。Or a demodulated pulse signal M of 1.0 with a falling change
is obtained.
本発明では、微分出力Ｆを第２の微分回路１１で更に微
分し、これを第２の零レベル検出回路１２を通し【パル
ス列Ｈな作り出す。このパルス列Ｈは、再生信号Ｄ′の
ピーク点の前後に変化点をもつ １ 、Ｏ信号となって
いるため、このパルス列Ｈとそれの遅延パルスＩとの排
他的論理和をとると、原符号パターンのビット １０前
後で発生するパルス列Ｊが得られる。従りてＡＮＤ回路
１７で上記パルス列Ｊと上述したパルス列にとの論理和
をとることによって、ビットパターン１００１の期間内
に含まれるパルスＬを取り出し、これらの中から更にビ
ット １０に対応するものとピッ） ０１に対応するも
のとを分離することにより、タイミングパルスｏ 、
ｐヲ得ることができる。タイミングパルスσとＰの振り
分けは、タイマ１０の出力パルスＮ、Ｎを用いてＡＮＤ
回路１８ 、１９により行われる。In the present invention, the differential output F is further differentiated by the second differentiating circuit 11, and this is passed through the second zero level detecting circuit 12 to generate a pulse train H. This pulse train H is a 1,0 signal with changing points before and after the peak point of the reproduced signal D', so if we take the exclusive OR of this pulse train H and its delayed pulse I, we get the original code. A pulse train J that occurs around bit 10 of the pattern is obtained. Therefore, the AND circuit 17 performs a logical sum on the above-mentioned pulse train J and the above-mentioned pulse train to extract the pulse L included within the period of the bit pattern 1001, and from among these, the pulse L corresponding to bit 10 is extracted. By separating the timing pulses o,
You can get pwo. The timing pulses σ and P are distributed by AND using the output pulses N and N of the timer 10.
This is done by circuits 18 and 19.
Ｃ＋１サンプルホ一ルド回路２０は、タイミングパルス
σの出力時点で、全波整流回路１５の出力電圧をサンプ
ルホールドする。サンプルホールドされた電圧は演算増
幅回路２１に印加され、演算増幅回路２１はこの印加電
圧に従ってトランジスタＴｒｉ 、 Ｔｒ２を動作させ
る５等化器３における補正動作が適当に行われていれば
、第４図にＤで示す如く再生出力はビット １ に対応
した孤立波形となるため１時刻ｔ２３ ｐ ｔ５−６
ｅ ｉｌｏ １１でのサンプルホールド電圧は零である
。従って、トランジスタＴｒｉ 、 Ｔｒ２は動作せず
、コンデンサＣ１に保持されている電圧は不変であり、
そのまま制御電圧Ｘ＋１としてＣ−１−１タップ利得回
路５に供給される。The C+1 sample and hold circuit 20 samples and holds the output voltage of the full-wave rectifier circuit 15 at the time when the timing pulse σ is output. The sampled and held voltage is applied to the operational amplifier circuit 21, and the operational amplifier circuit 21 operates the transistors Tri and Tr2 according to this applied voltage.If the correction operation in the 5 equalizer 3 is properly performed, the voltage shown in FIG. As shown by D, the reproduced output becomes an isolated waveform corresponding to bit 1, so 1 time t23 p t5-6
The sample and hold voltage at e ilo 11 is zero. Therefore, transistors Tri and Tr2 do not operate and the voltage held in capacitor C1 remains unchanged;
It is directly supplied to the C-1-1 tap gain circuit 5 as the control voltage X+1.
等化量３の補正動作が正しくない場合０例えば第４図り
に示す如く不足補償の場合は、サンプルホールド回路２
０はタイミングパルス０の出力時点で正の電圧をサンプ
ルホールドする。この場合、トランジスタＴｒｉが導通
し、トランジスタＴｒ２がオフ状態となり、コンデンサ
Ｃ１が充電され、タップ利得を大きくする方向に制御電
圧Ｘ＋１が変化する。逆に、第４図にＤ２で示す如く過
補償の場合は、トランジスタＴｒｉがオフ。If the correction operation of the equalization amount 3 is incorrect, 0. For example, in the case of insufficient compensation as shown in the fourth diagram, the sample hold circuit 2
0 samples and holds a positive voltage at the time when timing pulse 0 is output. In this case, the transistor Tri is conductive, the transistor Tr2 is turned off, the capacitor C1 is charged, and the control voltage X+1 changes in the direction of increasing the tap gain. Conversely, in the case of overcompensation as shown by D2 in FIG. 4, the transistor Tri is turned off.
トランジスタＴｒ２がオン状態となり、放電動作により
コンデンサＣ１の電圧が下がり、可変タップ利得Ｃ＋１
を小さくする方向に自動制御が働く。Transistor Tr2 turns on, the voltage of capacitor C1 decreases due to discharge operation, and variable tap gain C+1
Automatic control works in the direction of reducing .
これらの動作はＣ−１サンプルホ一ルド回路２２におい
ても同様である。These operations are similar in the C-1 sample hold circuit 22 as well.
以上の実施例では、アナログ的に等化量を制御した場合
について説明したが１例えばリニアプログラミング等の
最適化プログラムを採用し。In the above embodiments, the case where the equalization amount is controlled in an analog manner has been described, but for example, an optimization program such as linear programming may be employed.
等化量のタップ利得をマイクロプロセッサによりディジ
タル的に制御することも可能である。It is also possible to digitally control the tap gain of the equalization amount by a microprocessor.
また、実施例中に用いられた微分回路に代えて積分回路
を用いてもよい。Further, an integrating circuit may be used in place of the differentiating circuit used in the embodiment.
以上の説明から理解されるように本発明によれば、タッ
プ付きトランスバーサル凰の等化量を用い１等化器の出
力波形を監視しながら一タップ利得を最適に制御できる
ため、磁気記録再生からの読取り波形に生ずる磁化反転
量波形干渉によるパターンピークシフトを除去するコト
ができ、高密度の磁気記録再生において極めて有効であ
る。As can be understood from the above description, according to the present invention, the one-tap gain can be optimally controlled while monitoring the output waveform of the one-equalizer using the equalization amount of the tapped transversal ring, so magnetic recording and reproduction It is possible to eliminate pattern peak shifts caused by magnetization reversal amount waveform interference that occur in the read waveform from the magnetic field, which is extremely effective in high-density magnetic recording and reproduction.
第１図は本発明で適用されるＮ＋１タツプ・トランスバ
ーサル型等化量の構成を示す図、第２図は上記等化量釦
よる読出し波形の補正動作を説明するための図、第３図
は本発明の１実施例を示す再生回路の構成図、第４図は
！３図における主要な信号の波形図である。
■・・・磁気ヘッド、 ２・・・プリアンプ。
３・・・等化量、 ４，４・・・遅延素子。
５．５・・・タップ利得回路。
７・・・低域フィルタ、 ８．１１・・・微分回路
。
９．１２・・・零レベル検出回路。
１０・・・タイマ回路、１３・・・遅延回路。
１５・・・全波整流回路、１６・・・スライス回路。
２０ 、２２・・・サンプルホールド回路。FIG. 1 is a diagram showing the configuration of the N+1 tap transversal type equalization applied in the present invention, FIG. 2 is a diagram for explaining the readout waveform correction operation using the equalization amount button, and FIG. is a block diagram of a reproducing circuit showing one embodiment of the present invention, and FIG. 4 is! 4 is a waveform diagram of main signals in FIG. 3. FIG. ■...Magnetic head, 2...Preamplifier. 3...equalization amount, 4,4...delay element. 5.5...Tap gain circuit. 7...Low pass filter, 8.11...Differential circuit. 9.12...Zero level detection circuit. 10...Timer circuit, 13...Delay circuit. 15...Full wave rectifier circuit, 16...Slice circuit. 20, 22...sample hold circuit.
Claims (1)
ップ付きトランスバーサル型等化器を有し、上記等化器
の出力を処理して記録媒体上の記録ビットパターンに対
応する所定の復調パルスを得るようにした磁気記録再生
装置において、上記等化器の出力信号から記録媒体上の
所定のビットパターンに対応する孤立波形を識別して、
該孤立波形と所定の時間関係にあるタイミング信号を発
生する手段と、上記タイミング信号に対応して上記等化
器の出力信号をサンプルホールドする手段と、上記サン
プルホールドされた信号の大きさに応じて上記等化器の
タップ利得を可変制御する手段とを有することを特徴と
する磁気記録再生装置。1. It has a tapped transversal equalizer for shaping the output signal waveform from the magnetic head, and processes the output of the equalizer to generate a predetermined demodulation pulse corresponding to the recorded bit pattern on the recording medium. In the magnetic recording and reproducing apparatus, an isolated waveform corresponding to a predetermined bit pattern on the recording medium is identified from the output signal of the equalizer,
means for generating a timing signal having a predetermined time relationship with the isolated waveform; means for sampling and holding the output signal of the equalizer in response to the timing signal; and means for variably controlling the tap gain of the equalizer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6894185A JPH0640366B2 (en) | 1985-04-03 | 1985-04-03 | Magnetic recording / reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6894185A JPH0640366B2 (en) | 1985-04-03 | 1985-04-03 | Magnetic recording / reproducing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61229205A true JPS61229205A (en) | 1986-10-13 |
| JPH0640366B2 JPH0640366B2 (en) | 1994-05-25 |
Family
ID=13388194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6894185A Expired - Lifetime JPH0640366B2 (en) | 1985-04-03 | 1985-04-03 | Magnetic recording / reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640366B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6410406A (en) * | 1987-07-03 | 1989-01-13 | Toshiba Corp | Magnetic recording and reproducing device |
| JPS6482303A (en) * | 1987-09-24 | 1989-03-28 | Hitachi Ltd | Reproducing circuit for magnetic recording and reproducing device |
| EP0381095A2 (en) * | 1989-01-31 | 1990-08-08 | Fujitsu Limited | Data reproducing circuit for memory system |
-
1985
- 1985-04-03 JP JP6894185A patent/JPH0640366B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6410406A (en) * | 1987-07-03 | 1989-01-13 | Toshiba Corp | Magnetic recording and reproducing device |
| JPS6482303A (en) * | 1987-09-24 | 1989-03-28 | Hitachi Ltd | Reproducing circuit for magnetic recording and reproducing device |
| EP0381095A2 (en) * | 1989-01-31 | 1990-08-08 | Fujitsu Limited | Data reproducing circuit for memory system |
| US5120985A (en) * | 1989-01-31 | 1992-06-09 | Fujitsu Limited | Data reproducing circuit for correcting amplitude variation and peak shift |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0640366B2 (en) | 1994-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1180110A (en) | Automatic threshold tracking system | |
| KR0120112B1 (en) | Automatic equalizer | |
| JP2648554B2 (en) | Asynchronous gain adjustment method and apparatus for PRML disk drive system | |
| EP0693750A2 (en) | Method and apparatus for cancelling in real-time DC offset in a received analog signal | |
| DE69620354D1 (en) | Reading channel for a magnetic disk with amplitude sampling with interpolating recovery of the clock for synchronous acquisition of embedded servo data | |
| JPH06162680A (en) | Clock playback apparatus and rll-channel-clock playback method | |
| US6430238B1 (en) | Digital servo channel for recording apparatus | |
| JPH0443349B2 (en) | ||
| US6775338B1 (en) | Digital servo channel for recording apparatus | |
| JP2692281B2 (en) | Data processing device | |
| JPH1093402A (en) | Operating method and operating device for hysteresis comparator | |
| JPS61229205A (en) | Magnetic recording and reproducing device | |
| JPH0458112B2 (en) | ||
| KR840007295A (en) | Digital signal reproduction device | |
| Fisher et al. | PRML detection boosts hard-disk drive capacity | |
| US5467232A (en) | Magnetic recording and reproducing method using phase discrimination and apparatus therefor | |
| JPS5788511A (en) | Digital recording signal reproducing device | |
| JPS5828961B2 (en) | AGC method | |
| JP2664160B2 (en) | Reproducing circuit of magnetic recording / reproducing device | |
| JPH0376522B2 (en) | ||
| JPH0879059A (en) | Reference clock generating circuit | |
| JP2513723B2 (en) | Magnetic recording signal reproducing device | |
| JPH04301204A (en) | Reproduction circuit for data recording/reproducing device | |
| JPS63113982A (en) | Digital signal detecting circuit | |
| JPH0469864A (en) | Automatic waveform equalizing circuit |