JPS6122691A - Thick film thin film mixture multilayer circuit board - Google Patents
Thick film thin film mixture multilayer circuit boardInfo
- Publication number
- JPS6122691A JPS6122691A JP14302684A JP14302684A JPS6122691A JP S6122691 A JPS6122691 A JP S6122691A JP 14302684 A JP14302684 A JP 14302684A JP 14302684 A JP14302684 A JP 14302684A JP S6122691 A JPS6122691 A JP S6122691A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- thick film
- thin film
- thick
- film wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は多層配線に用いる配線基板に係るもので、特に
厚膜薄膜混成方式の多層配線基板に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field to which the Invention Pertains] The present invention relates to a wiring board used for multilayer wiring, and particularly to a multilayer wiring board of a thick-thin film hybrid type.
１つのセラミック配線基板上に多数のＬＳＩチップを搭
載させる、いわゆるマルチチップパックージ技術は、大
型コンピュータ等の大規模、高速デジタルシステムの主
流をなす実装技術となシつつある。またこの技術に用い
られる多層基板の技術的進歩も著しいものがある。The so-called multi-chip package technology, in which a large number of LSI chips are mounted on one ceramic wiring board, is becoming a mainstream mounting technology for large-scale, high-speed digital systems such as large-scale computers. Furthermore, there have been significant technological advances in the multilayer substrates used in this technology.
例えば、現在では、グリーンシート法で厚膜配線基板を
形成した後、その上部表面に薄膜法で配線部を形成する
厚膜薄膜混成多層配線基板の検討がさかんにすすめられ
ている。このものにおいては、厚膜配線基板に微細化を
必要とせず、かつ、共通化が可能である電源層やグラン
ド層を形成するとともに、基板裏面のビンと基板表面の
端子や内層電源層を結ぶスルーホール部分を形成し、ま
た薄膜配線部に微細かつ個別パターンである信号配線パ
ターンを形成するようにしている。For example, currently, studies are actively underway on thick film/thin film hybrid multilayer wiring boards in which a thick film wiring board is formed using a green sheet method, and then wiring portions are formed on the upper surface thereof using a thin film method. This device does not require miniaturization on the thick film wiring board and forms a power layer and ground layer that can be shared, and connects the vias on the back of the board to the terminals and inner layer power layer on the front surface of the board. A through-hole portion is formed, and a signal wiring pattern, which is a fine and individual pattern, is formed in the thin film wiring portion.
このような厚膜薄膜混成多層配線基板における問題点の
１つは、厚膜配線基板の形成工程における焼結収縮率の
ばらつきが大きいことが原因である。このため、厚膜配
線基板と薄膜配線部との接合部におけるパターン間に位
置づれが発生し、接接不良を招来するということである
。ちなみに、現状では厚膜配線基板の中心部からその周
辺部までの寸法公差は±０．５％程度に抑えるのが限度
である。したがって、中心部から周辺部までの距離を５
０鰭とすると最大±２５０μｍの位置ずれが生じること
になる。One of the problems with such a thick-film-thin-film hybrid multilayer wiring board is that the sintering shrinkage rate varies widely in the process of forming the thick-film wiring board. Therefore, misalignment occurs between the patterns at the joint between the thick film wiring board and the thin film wiring portion, resulting in poor contact. Incidentally, at present, the dimensional tolerance from the center of a thick film wiring board to its periphery is limited to approximately ±0.5%. Therefore, the distance from the center to the periphery is 5
If the number of fins is 0, a positional deviation of up to ±250 μm will occur.
このよりな厚膜配線基板の収縮率のばらつきに起因する
接続不良という問題を解決するための従来技術の１つを
第２図に示す。第２図において、アルミナ多層配線基板
（厚膜配線基板）１はタングステンの焼結体からなるグ
ランド、電源層２およびとア部（厚膜配線端子部）３を
その内層に有している０ビア部３はアルミナ絶縁層４の
スルーホールにタングステンペーストを埋め込んで形成
されたものであシ、その径は厚膜配線基板１の収縮率の
ばらつきを予め見込んで大径に設定されている。例えば
基板寸法が５０ｓ＋ｓ＋の場合は２５０μｍ以上となる
。また、符号５はポリイミドからなる絶縁層であシ、そ
れにはコーティングされたプレポリマー溶液が熱硬化し
て完全にポリイミド化した後、レジストを用いたホトリ
ック゛ラフイー技術によシビアホールが形成される。さ
らに、このピアホールと絶縁層５上に配線６が形成され
ている。FIG. 2 shows one of the conventional techniques for solving the problem of poor connection caused by variations in the shrinkage rate of thick film wiring boards. In FIG. 2, an alumina multilayer wiring board (thick film wiring board) 1 has a ground made of a sintered body of tungsten, a power supply layer 2, and a bottom part (thick film wiring terminal part) 3 in its inner layer. The via portion 3 is formed by filling a through hole in the alumina insulating layer 4 with tungsten paste, and its diameter is set to be large in consideration of variations in the shrinkage rate of the thick film wiring board 1 in advance. For example, when the substrate size is 50s+s+, it is 250 μm or more. Further, reference numeral 5 is an insulating layer made of polyimide, and after the coated prepolymer solution is thermally cured and completely converted into polyimide, severe holes are formed in it by photo-roughing technology using a resist. Ru. Further, a wiring 6 is formed on the peer hole and the insulating layer 5.
これら絶縁層５と配＃６とを交互に形成して薄膜配線部
７が形成されている。との厚膜薄膜配線基板では、とア
部３の径を大径に設定しているから、厚膜配線基板１の
収縮率のはらつきによる位置づれを吸収することができ
、接続不良を防止することができる。A thin film wiring section 7 is formed by alternately forming these insulating layers 5 and wiring #6. In the thick film thin film wiring board, the diameter of the bottom part 3 is set to a large diameter, so it is possible to absorb positional deviation due to fluctuations in the shrinkage rate of the thick film wiring board 1, and prevent connection failures. can do.
しかしながら、本基板には以下のよりな欠点がある＠第
１に、ビア部３の径を大きくしているため、タングステ
ンのペーストを埋め込みにくくなるということである。However, this substrate has the following disadvantages: First, since the diameter of the via portion 3 is increased, it becomes difficult to fill in the tungsten paste.
基板寸法が１００ｍ’ になると必要なとア径は５００
μｍφとなる。このためペーストを均一に埋め込むのが
困難になシ、ひいてはビア部３の製造が困難になる。し
たがって、従来技術の方法で１００ｍ’程度の大きさの
厚膜薄膜混成多層配線基板をつくることは実際上不可能
である。If the board size is 100m', the required diameter is 500m.
It becomes μmφ. This makes it difficult to uniformly embed the paste, which in turn makes manufacturing the via portion 3 difficult. Therefore, it is practically impossible to fabricate a thick film/thin film hybrid multilayer wiring board with a size of about 100 m' using the conventional method.
第２に、ビア径が大きくなるとそれだけ内層電源、グラ
ンドパターン２の領域を狭くシ、必要な内層パターンが
とれにくくなる。Second, as the diameter of the via increases, the area for the inner layer power supply and ground patterns 2 becomes narrower, making it difficult to obtain the necessary inner layer patterns.
本発明の目的は、厚膜配線基板の収縮率のばらつきに起
因する接続不良を防止することができるのは勿論のこと
、ビア部を容易に形成することができ、しかも厚膜配線
基板内に内層源、グランドパターンのために有効に広く
使用することができるようにした厚膜薄膜混成多層配線
基板を提供することにある。It is an object of the present invention to not only prevent connection failures caused by variations in the shrinkage rate of thick film wiring boards, but also to easily form via portions in thick film wiring boards. It is an object of the present invention to provide a thick-film-thin-film hybrid multilayer wiring board that can be effectively and widely used for internal layer sources and ground patterns.
本発明の厚膜薄膜混成多層配線基板は、厚膜配線基板表
面に、該表面から露出した厚膜配線端子覆うようにして
接続メタルパッドを形成し、該接続メタルパッドを含む
前記厚膜配線基板表面に薄膜配線部を形成したことを特
徴とするものである。In the thick film thin film hybrid multilayer wiring board of the present invention, connection metal pads are formed on the surface of the thick film wiring board so as to cover the thick film wiring terminals exposed from the surface, and the thick film wiring board including the connection metal pads is provided. It is characterized in that a thin film wiring portion is formed on the surface.
前記薄膜配線部の層間絶縁材料としては、例えばポリイ
ミド等がある。Examples of the interlayer insulating material of the thin film wiring section include polyimide.
また、前記接続メタルパッドの薄膜配線部と接触する部
分は、ニッケル、パラジウム、チタン、クロム、アルミ
ニウム等の金属で形成する。Further, the portion of the connection metal pad that contacts the thin film wiring portion is formed of a metal such as nickel, palladium, titanium, chromium, or aluminum.
以下、第１図に示す実施例によシ本発明を具体的に説明
する。第１図は厚膜配線基板に薄膜配線部を形成した構
造を説明する図である。The present invention will be specifically explained below using an embodiment shown in FIG. FIG. 1 is a diagram illustrating a structure in which a thin film wiring portion is formed on a thick film wiring board.
厚膜配線基板１０は、３つのアルミナ基板１１を備えて
おシ、各アルミナ基板１１上にタングステンもしくけモ
リブデン等のペーストで内層電源（グランドパターンも
含む）１２が印刷され、個々のアルミナ基板１１が積層
されたのち焼結されてなるものである。この厚膜配線基
板ｌｏ内には、ビア部（厚膜配線端子部）１３が形成さ
れている。The thick film wiring board 10 includes three alumina substrates 11. On each alumina substrate 11, an inner layer power source (including a ground pattern) 12 is printed with a paste such as tungsten or molybdenum, and each alumina substrate 11 are laminated and then sintered. A via portion (thick film wiring terminal portion) 13 is formed in this thick film wiring board lo.
このビア部１３は、各アルミナ基板１１を貫通するよう
にしてあけられたスルーホールにタングステンもしくは
モリブデンペーストが埋め込まれ、その後焼結されて形
成されたものである。なお、基板１０裏面にはそこから
露出するビア部１３を覆うようにして２ンド１４が形成
され、このランド１４にはリードビン１５が取シつけら
れている。The via portions 13 are formed by filling tungsten or molybdenum paste into through holes drilled through each alumina substrate 11, and then sintering the paste. A second land 14 is formed on the back surface of the substrate 10 so as to cover the via portion 13 exposed therefrom, and a lead bin 15 is attached to this land 14.
また、厚膜配線基板１００表面には、そこから露出する
ビア部１３を覆うようにして接続メタルパッド１６が形
成されている。この接続メタルパッド１６の大きさは、
とア部１３の径よシ大きく設定されているのは勿論であ
り、基板１ｏの焼結収縮率のばらつきによる位置づれを
吸収し得る大きさに定められている。なお、基板１０の
寸法が１００朋Ｄ（平方）の場合は１朋φ程度が必要で
ある。とれに対して基板１０のビア部１３の径は１５０
μｍφ〜２００μｍφ程度でおる。接続メタルパッド１
６の形成方法には種々のものが考えられる。例えば、蒸
着やスパッタリングで形成する方法やそれらを下地とし
てメッキする方法などがある。また、厚膜法によるもの
が考えられる。本実施例では、接続メタルパッド１６は
１闘φの大きさの円板状とされておシ、チタンが０．１
μｍ、パラジウムが３μｍの２層構造になっている。チ
タンやパラジウムのかわシに、クロムやアルミニウム、
ニッケルを用いることもでキル。Further, a connection metal pad 16 is formed on the surface of the thick film wiring board 100 so as to cover the via portion 13 exposed therefrom. The size of this connection metal pad 16 is
Of course, the diameter of the a part 13 is set to be larger than the diameter of the a part 13, and the size is determined to be able to absorb positional deviation due to variations in the sintering shrinkage rate of the substrate 1o. Note that when the size of the substrate 10 is 100 mm D (square), approximately 1 mm φ is required. The diameter of the via portion 13 of the substrate 10 is 150 mm with respect to the cracking.
It is about μmφ to 200 μmφ. Connection metal pad 1
Various methods can be considered for forming 6. For example, there are methods of forming by vapor deposition or sputtering, and methods of plating using these as a base. Further, a method using a thick film method is also considered. In this embodiment, the connection metal pad 16 is in the shape of a disk with a size of 1 mm, and titanium is 0.1 mm in diameter.
It has a two-layer structure of 3 μm and 3 μm of palladium. Titanium and palladium, chromium and aluminum,
Using nickel also kills.
この接続メタルパッド１６を含む基板１ｏの上面には、
絶縁層１７が形成されている。この絶縁層１７は、薄膜
配線部１９の一部を構成するものであって、接続メタル
パッド１６に対応する部分にピアホールが形成されてい
る。このピアホール内および絶縁ｒｆｔ１７上に配線１
８が形成されている。したがって、配線１８は接続メタ
ルパッド１６と接続し得るようになっている。絶縁層１
７および配ｌｌ１１１８の上にさらに絶縁層１７および
配線１８を積層状に形成する仁とによりＭ膜配線部１９
が構成されている。なお、本実施例では絶縁層１７の材
料はポリイミドであ多、配線１８の材料は金（Ａｕ）を
主成分としている。１８縁層１７０１層あたシの膜厚は
１５μｍ、配線１８のＩＮおたシの膜厚は５μｍである
。また、絶縁層１７に形成されるピアホールの寸法は４
０μｍ口であハ配線１８のパターンの最ｌ」＼線幅は２
０μｍである。On the upper surface of the substrate 1o including this connection metal pad 16,
An insulating layer 17 is formed. This insulating layer 17 constitutes a part of the thin film wiring section 19, and a peer hole is formed in a portion corresponding to the connection metal pad 16. Wiring 1 inside this peer hole and on the insulated rft 17
8 is formed. Therefore, the wiring 18 can be connected to the connection metal pad 16. Insulating layer 1
7 and the wiring layer 1118, the M film wiring portion 19
is configured. In this embodiment, the material of the insulating layer 17 is polyimide, and the material of the wiring 18 is mainly composed of gold (Au). The film thickness of the 18 edge layer 1701 layer is 15 μm, and the film thickness of the IN layer of the wiring 18 is 5 μm. Further, the size of the peer hole formed in the insulating layer 17 is 4
With a 0 μm opening, the maximum line width of the wiring 18 pattern is 2.
It is 0 μm.
本実施例の構造をとることにより、以下のような効果が
ある。The structure of this embodiment has the following effects.
第１に、接続メタルパッドを用いることによシ、厚膜配
線基板１０の収縮率のばらつきによる位置づれを吸収す
るようにしているから、接続不良を防止することができ
るのは勿論のこと、ビア部１３の直径を大きくとる必要
がなくなシ、例えば１００朋Ｏ（平方）の大型基板でも
厚膜配線基板ｌＯのスルーホールへの導体ペーストの埋
込みを容易に行なうことができ、ひいてはビア部１３を
容易に形成することができる。First, by using the connection metal pad, it is possible to absorb positional deviation due to variations in the shrinkage rate of the thick film wiring board 10, so it is possible to prevent connection failures. There is no need to increase the diameter of the via portion 13, and even in the case of a large board of, for example, 100 mm square, conductor paste can be easily filled into the through holes of the thick film wiring board lO. 13 can be easily formed.
第２に、とア部１３の直径を小さくすることができるか
ら、厚膜配線基板１０内を内層電源１２オヨびグランド
パターンのために有効に広く使用することができる。Second, since the diameter of the outer portion 13 can be reduced, the inside of the thick film wiring board 10 can be effectively and widely used for the inner layer power supply 12 and the ground pattern.
第３に、接続メタルパッド１６を厚膜配線基板１０のビ
ア部１３ｆｔ覆うように形成しているので、以後の薄膜
形成工程において厚膜配線基板１０のビア部１３の金属
に何ら影響を与えることがなくなシ、信頼性の劣化を防
止することができる。Thirdly, since the connection metal pad 16 is formed to cover the via portion 13ft of the thick film wiring board 10, it will not affect the metal of the via portion 13 of the thick film wiring board 10 in the subsequent thin film forming process. Therefore, deterioration of reliability can be prevented.
第４に、薄膜配線部１９の層間絶縁材料にポリイミドを
用い、また、この部分と接触する接続メタルパッド１６
の材料にチタン、クロム、アルミニウム、ニッケル、パ
ラジウム等を用いることによル、高い接続信頼性、眉間
絶縁性を得ることができる。Fourth, polyimide is used as the interlayer insulating material of the thin film wiring section 19, and the connection metal pad 16 that contacts this section is used.
By using materials such as titanium, chromium, aluminum, nickel, palladium, etc., high connection reliability and glabellar insulation can be obtained.
以上説明したように１本発明の厚膜薄膜混成多層配線基
板によれば、厚膜配線基板表面に、該表面から露出した
厚膜配線端子部を覆うようにして接続メタルパッドを形
成し、該接続メタルパッドを含む前記厚膜配線基板表面
に薄膜配線部を形成した構成であるから、厚膜配線基板
の収縮率のばらつきに起因する接続不良を防止すること
ができるのは勿論のこと、ビア部を容易に形成すること
ができ、しかも厚膜配線基板内を内層電源やグランドパ
ターンのために有効に広く使用することができる等の効
果が得られる。As explained above, according to the thick-film-thin-film hybrid multilayer wiring board of the present invention, connection metal pads are formed on the surface of the thick-film wiring board so as to cover the thick-film wiring terminal portions exposed from the surface. Since the thin film wiring portion is formed on the surface of the thick film wiring board including the connection metal pad, it is possible to prevent connection failures caused by variations in the shrinkage rate of the thick film wiring board, as well as to prevent vias. It is possible to easily form a section, and the inside of the thick film wiring board can be effectively and widely used for an inner layer power supply and a ground pattern.
第１図は本発明の一実施例を示す部分断面図、第２図は
従来技術の例を示す部分断面図である。
１０・・・・・・厚膜配線基板、１３・・・・・ビア部
（厚膜配線端子部）、１６・・・・・・接続メタルパッ
ド、１９・・・・・薄膜配線部。
＼ 鶏FIG. 1 is a partial sectional view showing one embodiment of the present invention, and FIG. 2 is a partial sectional view showing an example of the prior art. 10... Thick film wiring board, 13... Via part (thick film wiring terminal part), 16... Connection metal pad, 19... Thin film wiring part. \ chicken
Claims (3)
線端子部を覆うようにして接続メタルパッドを形成し、
該接続メタルパッドを含む前記厚膜配線基板表面に薄膜
配線部を形成したことを特徴とする厚膜薄膜混成多層配
線基板。(1) forming a connection metal pad on the surface of the thick film wiring board so as to cover the thick film wiring terminal portion exposed from the surface;
A thick film/thin film hybrid multilayer wiring board, characterized in that a thin film wiring portion is formed on the surface of the thick film wiring board including the connection metal pad.
なることを特徴とする特許請求の範囲第１項に記載の厚
膜薄膜混成多層配線基板。(2) The thick film/thin film hybrid multilayer wiring board according to claim 1, wherein the interlayer insulating material of the thin film wiring portion is made of polyimide.
分がニッケル、パラジウム、チタン、クロム、アルミニ
ウムのいずれかの金属で形成されていることを特徴とす
る特許請求の範囲第１項または第２項に記載の厚膜薄膜
混成多層配線基板。(3) The portion of the connection metal pad that comes into contact with the thin film wiring portion is made of any one of nickel, palladium, titanium, chromium, and aluminum. The thick-film-thin-film hybrid multilayer wiring board described in 2.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14302684A JPS6122691A (en) | 1984-07-10 | 1984-07-10 | Thick film thin film mixture multilayer circuit board |
| FR8510574A FR2567684B1 (en) | 1984-07-10 | 1985-07-10 | MODULE HAVING A MULTILAYER CERAMIC SUBSTRATE AND A MULTILAYER CIRCUIT ON THE SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF |
| US06/753,481 US4665468A (en) | 1984-07-10 | 1985-07-10 | Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same |
| US06/935,499 US4736521A (en) | 1984-07-10 | 1987-02-03 | Process for manufacturing a ceramic multi-layer substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14302684A JPS6122691A (en) | 1984-07-10 | 1984-07-10 | Thick film thin film mixture multilayer circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6122691A true JPS6122691A (en) | 1986-01-31 |
Family
ID=15329180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14302684A Pending JPS6122691A (en) | 1984-07-10 | 1984-07-10 | Thick film thin film mixture multilayer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6122691A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322588A (en) * | 1989-06-20 | 1991-01-30 | Mitsubishi Materials Corp | Pinless grid array type multilayered hybrid integrated circuit |
| JPH0385686U (en) * | 1989-12-22 | 1991-08-29 |
-
1984
- 1984-07-10 JP JP14302684A patent/JPS6122691A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322588A (en) * | 1989-06-20 | 1991-01-30 | Mitsubishi Materials Corp | Pinless grid array type multilayered hybrid integrated circuit |
| JPH0385686U (en) * | 1989-12-22 | 1991-08-29 | ||
| JPH0651010Y2 (en) * | 1989-12-22 | 1994-12-21 | 富士通株式会社 | Printed wiring board structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5375042A (en) | Semiconductor package employing substrate assembly having a pair of thin film circuits disposed one on each of oppositely facing surfaces of a thick film circuit | |
| US5875100A (en) | High-density mounting method and structure for electronic circuit board | |
| JPH0220848Y2 (en) | ||
| JP4748161B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP3050812B2 (en) | Multilayer printed wiring board | |
| JPH07283538A (en) | Manufacture of multilayered printed wiring board | |
| TW200411879A (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
| JP2002527915A (en) | Deposition of deposited thin-film build-up layers as a method of reducing stress in high density interconnect printed wiring boards | |
| JPS6122691A (en) | Thick film thin film mixture multilayer circuit board | |
| TW200539417A (en) | Package substrate without plating bar and a mathod of forming the same | |
| JP2003188509A (en) | Printed circuit board | |
| JP3629149B2 (en) | Multilayer wiring board | |
| JP2788656B2 (en) | Manufacturing method of package for integrated circuit | |
| JPS60148191A (en) | Method of producing thick film thin film hybrid multilayer circuit board | |
| JP3723688B2 (en) | Wiring board | |
| JP2000340717A (en) | Electronic component mounting device | |
| JPH0478014B2 (en) | ||
| JPS60134497A (en) | Circuit board and method of producing same | |
| JPH1098131A (en) | Fine pitch via formation by using dispersion patterning technique | |
| TW200806126A (en) | Plated through hole for fine-pitched circuit and method for fabricating landless for fine PTH pitch | |
| JPS60154596A (en) | Multilayer circuit board | |
| JP2946361B2 (en) | Substrate for mounting electronic components | |
| JP2002313984A (en) | Interposer board | |
| JPS6025910Y2 (en) | semiconductor equipment | |
| JP2020107676A (en) | Wiring board |