JPS61226664A - Level meter displaying device - Google Patents
Level meter displaying deviceInfo
- Publication number
- JPS61226664A JPS61226664A JP6871685A JP6871685A JPS61226664A JP S61226664 A JPS61226664 A JP S61226664A JP 6871685 A JP6871685 A JP 6871685A JP 6871685 A JP6871685 A JP 6871685A JP S61226664 A JPS61226664 A JP S61226664A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- level meter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は例えばステレオ音声信号のような2チヤンネル
のアナログ信号の大小を表示するレベルメータ表示装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a level meter display device for displaying the magnitude of a two-channel analog signal such as a stereo audio signal.
従来の技術
第3図に従来のステレオ信号のバーグラフ表示式レベル
メータ表示装置のブロック図を示す。第3図において、
一方の入力端子1にはステレオ信号の左信号(SL)が
入力され、レベル調整回路2において入力レベルが調整
される。そのレベル調整回路2の出力は検波回路3にお
いて直流電圧に変換される。BACKGROUND OF THE INVENTION FIG. 3 is a block diagram of a conventional stereo signal bar graph display type level meter display device. In Figure 3,
A left signal (SL) of a stereo signal is input to one input terminal 1, and the input level is adjusted by a level adjustment circuit 2. The output of the level adjustment circuit 2 is converted into a DC voltage in the detection circuit 3.
一方、他方の入力端子4にはステレオ信号の右、 信
号(SR)が入力され、レベル調整回路6におい:
て入力レベルが調整される。そのレベル調整回路・
5の出力は検波回路6において直流電圧に変換さ1
れる。標準電圧発生回路7において、アナログ/ディジ
タル(以下A/Dという)変換回路8のコンパレータ用
標準電圧として、電源電圧の変動に無関係な電圧(例え
ばツェナー電圧)より作成する。前記検波回路3及び検
波回路6の出力およびクロック発生回路9の出力ならび
に標準電圧発生回路7の出力をA/D変換回路8に入力
し、標準電圧発生回路7の出力を分圧した電圧と検波回
路3(または検波回路6)の出力電圧とを時分割で比較
し、その比較結果をレベルメータ駆動回路1゜を介して
レベルメータ11で表示することにより、入力信号(S
LまたはSR)のレベルに応じたバーグラフ表示を行っ
ている。On the other hand, the right side of the stereo signal (SR) is input to the other input terminal 4, and the level adjustment circuit 6 outputs:
the input level is adjusted. The level adjustment circuit
The output of 5 is converted into a DC voltage in the detection circuit 6.
It will be done. In the standard voltage generation circuit 7, a standard voltage for the comparator of the analog/digital (hereinafter referred to as A/D) conversion circuit 8 is generated from a voltage (for example, a Zener voltage) that is unrelated to fluctuations in the power supply voltage. The outputs of the detection circuit 3 and detection circuit 6, the output of the clock generation circuit 9, and the output of the standard voltage generation circuit 7 are input to the A/D conversion circuit 8, and a voltage obtained by dividing the output of the standard voltage generation circuit 7 is detected. The input signal (S
Bar graph display is performed according to the level of L or SR).
発明が解決しようとする問題点
しかしながら上記のような構成では、入力信号が標準レ
ベルで入力された場合にレベルメータが標準レベルで振
れるようにレベル調整回路で感度調整する必要がある。Problems to be Solved by the Invention However, with the above configuration, it is necessary to adjust the sensitivity using the level adjustment circuit so that the level meter swings at the standard level when the input signal is input at the standard level.
従って、ステレオ信号の左信号及び右信号で夫々感度調
整が必要となり、感度調整に時間がかかるという問題が
ある。Therefore, sensitivity adjustment is required for each of the left and right signals of the stereo signal, and there is a problem in that sensitivity adjustment takes time.
問題点を解決するだめの手段
本発明は上記問題点を解決するために、基準電圧源と比
較回路において比較調整した電圧を、前述のA/D変換
回路におけるコンパレータ用の標準電圧として供給して
、検波電圧と比較するようにしたものである。Means for Solving the Problems In order to solve the above-mentioned problems, the present invention supplies a voltage that has been compared and adjusted in the reference voltage source and the comparator circuit as a standard voltage for the comparator in the A/D conversion circuit. , and is compared with the detected voltage.
作 用
上述の構成にすると、A/D変換回路へ供給する標準電
圧を調整することにより、調整点を1ケ所にすることが
でき、調整時間が短縮できる。Operation With the above-described configuration, by adjusting the standard voltage supplied to the A/D conversion circuit, the adjustment point can be reduced to one, and the adjustment time can be shortened.
実施例
以下、本発明の一実施例を図面を参照しながら説明する
。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例であるステレオ信号のバーグ
ラフ表示式レベルメータ表示装置のブロック図を示す。FIG. 1 shows a block diagram of a bar graph display type level meter display device for stereo signals, which is an embodiment of the present invention.
第1図において、一方の入力端子1にステレオ信号の左
信号(SL)が入力され、検波回路3において直流電圧
に変換される。他方の入力端子4にはステレオ信号の右
信号(SR)が入力され、検波回路6において直流電圧
に変換される。In FIG. 1, a left signal (SL) of a stereo signal is input to one input terminal 1, and is converted into a DC voltage in a detection circuit 3. A right signal (SR) of the stereo signal is input to the other input terminal 4, and is converted into a DC voltage in the detection circuit 6.
基準電圧発生回路21において、電源電圧の変動に無関
係な電圧(例えばツェナー電圧)Esを基準電圧として
作成し、その基準電圧Esを比較回路22の一方の入力
端子に入力する。In the reference voltage generation circuit 21 , a voltage (for example, Zener voltage) Es that is unrelated to fluctuations in the power supply voltage is generated as a reference voltage, and the reference voltage Es is inputted to one input terminal of the comparison circuit 22 .
第2図に上記比較回路22の一実施例の回路図を示す。FIG. 2 shows a circuit diagram of an embodiment of the comparison circuit 22.
第2図において、演算増幅器31の正入力端子(→に前
記基準電圧発生回路21からの基準電圧Esが入力され
、演算増幅器31の出力の一部を可変抵抗器32を介し
て負入力端子(→に入力する。演算増幅器31の出力電
圧を出力端子33から取出し、これを比較回路22の出
力とする。In FIG. 2, the reference voltage Es from the reference voltage generation circuit 21 is input to the positive input terminal (→) of the operational amplifier 31, and a part of the output of the operational amplifier 31 is passed through the variable resistor 32 to the negative input terminal (→). The output voltage of the operational amplifier 31 is taken out from the output terminal 33 and is used as the output of the comparator circuit 22.
この出力は第1図のA/D変換回路8内のコンパレータ
(図示せず)用標準電圧E0とし、可変抵抗器31を調
整することで、その大きさを調整することができる。This output is set as the standard voltage E0 for the comparator (not shown) in the A/D conversion circuit 8 of FIG. 1, and its magnitude can be adjusted by adjusting the variable resistor 31.
前記検波回路3,6の出力およびクロック発生回路9の
出力ならびに比較回路22の出力E0はA/D変換回路
8に入力され、比較回路22の出力電圧E0を分圧した
電圧と検波回路3(または検波回路6)の出力電圧とを
時分割で比較し、その比較結果をレベルメータ駆動回路
1oを介してレベルメータ11で表示することによシ、
入力信号(SL またはSR)のレベルに応じたバーグ
ラフ表示を行っている。The outputs of the detection circuits 3 and 6, the output of the clock generation circuit 9, and the output E0 of the comparison circuit 22 are input to the A/D conversion circuit 8, which divides the output voltage E0 of the comparison circuit 22 and the detection circuit 3 ( Alternatively, by time-divisionally comparing the output voltage of the detection circuit 6) and displaying the comparison result on the level meter 11 via the level meter drive circuit 1o,
A bar graph is displayed according to the level of the input signal (SL or SR).
発明の効果
以上のように本発明によれば、入力信号が標準レベルで
入力された場合にレベルメータが標準レベルで振れるよ
うに比較回路においてA/D変換回路に供給する標準電
圧を調整することにより、ステレオ信号の左信号および
右信号を同時に調整することができるので、調整時間が
短縮されるという利点がある。Effects of the Invention As described above, according to the present invention, the standard voltage supplied to the A/D conversion circuit is adjusted in the comparator circuit so that the level meter swings at the standard level when the input signal is input at the standard level. Since the left signal and right signal of the stereo signal can be adjusted simultaneously, there is an advantage that the adjustment time is shortened.
第1図は本発明の一実施例に係るステレオ信号のバーグ
ラフ表示式レベルメータ表示装置のブロック図、第2図
は第1図における比較回路の一実施例の回路図、第3図
は従来のステレオ信号のバーグラフ表示式レベルメータ
表示装置のブロック図である。
1.4・・・・・・入力端子、3,6・・・・・・検波
回路、8・・・・・・A/D変換回路、9・・・・・・
クロック発生回路、10・・・・・・レベルメータ駆動
回路、11・・・・・・レベルメータ、21・・・・・
・基準電圧発生回路、22・・・・・・比較回路、31
・・・・・・演算増幅器、32・・・・・・可変抵抗器
。FIG. 1 is a block diagram of a stereo signal bar graph display type level meter display device according to an embodiment of the present invention, FIG. 2 is a circuit diagram of an embodiment of the comparison circuit in FIG. 1, and FIG. 3 is a conventional one. FIG. 2 is a block diagram of a bar graph display type level meter display device for a stereo signal. 1.4...Input terminal, 3,6...Detection circuit, 8...A/D conversion circuit, 9...
Clock generation circuit, 10... Level meter drive circuit, 11... Level meter, 21...
・Reference voltage generation circuit, 22...Comparison circuit, 31
...... operational amplifier, 32... variable resistor.
Claims (2)
直流電圧に変換する第1および第2の検波回路と、出力
電圧の一部を基準電圧と比較することにより標準電圧を
発生する比較回路と、前記第1および第2の検波回路の
出力電圧と前記標準電圧が入力され、かつ前記第1およ
び第2の検波回路の出力電圧と前記標準電圧とを時分割
で比較し、アナログ/ディジタル変換するアナログ/デ
ィジタル変換回路と、前記アナログ/ディジタル変換回
路の出力によりレベルメータを駆動するレベルメータ駆
動回路を具備してなることを特徴とするレベルメータ表
示装置。(1) First and second detection circuits that detect the first and second analog input signals and convert them into DC voltages, and generate a standard voltage by comparing a part of the output voltage with a reference voltage. A comparator circuit receives the output voltages of the first and second detection circuits and the standard voltage, and compares the output voltages of the first and second detection circuits and the standard voltage in a time-division manner. A level meter display device comprising: an analog/digital conversion circuit that performs digital conversion; and a level meter drive circuit that drives a level meter using the output of the analog/digital conversion circuit.
入力され、他方の入力端子に出力電圧の一部が可変抵抗
器を介して入力される演算増幅器を含み、前記可変抵抗
器によって、出力標準電圧を調整可能に構成されている
ことを特徴とする特許請求の範囲第1項記載のレベルメ
ータ表示装置。(2) The comparator circuit includes an operational amplifier to which a stable reference voltage is input to one input terminal and a part of the output voltage is input to the other input terminal via a variable resistor. 2. The level meter display device according to claim 1, wherein the level meter display device is configured to be able to adjust the output standard voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6871685A JPH0660914B2 (en) | 1985-04-01 | 1985-04-01 | Level meter display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6871685A JPH0660914B2 (en) | 1985-04-01 | 1985-04-01 | Level meter display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61226664A true JPS61226664A (en) | 1986-10-08 |
JPH0660914B2 JPH0660914B2 (en) | 1994-08-10 |
Family
ID=13381790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6871685A Expired - Lifetime JPH0660914B2 (en) | 1985-04-01 | 1985-04-01 | Level meter display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0660914B2 (en) |
-
1985
- 1985-04-01 JP JP6871685A patent/JPH0660914B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0660914B2 (en) | 1994-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61226664A (en) | Level meter displaying device | |
JPH0535362B2 (en) | ||
JPS6255580A (en) | Reception level variation compensating step track tracking system | |
JP2000004123A (en) | Phase difference arithmetic circuit | |
SU845145A1 (en) | Ac voltage stabilizer | |
JPS6151526A (en) | Load cell balance | |
JP2507014B2 (en) | Automatic gain control circuit | |
JPS63126079A (en) | Divider | |
JP2827233B2 (en) | Semiconductor test equipment | |
SU558397A1 (en) | The converter of the difference in durations of time intervals into the amplitude of the voltage | |
JPS63246025A (en) | Pulse frequency modulating circuit | |
SU409296A1 (en) | DEVICE FOR MONITORING INFORMATION DRIVERS | |
RU2212674C1 (en) | Procedure testing electric parameters of amplifier, automated system testing electric parameters of amplifier | |
CN111351504A (en) | Current frequency conversion device and system with programmable scale factors | |
SU742955A1 (en) | Centralized monitoring device | |
SU1166146A1 (en) | Logarithmic function generator | |
JPS6354003A (en) | Pseudo sinusoidal wave generating circuit | |
JPH05227452A (en) | Synchronization separation circuit | |
JPS61206274A (en) | Optical measuring circuit for semiconductor light emitting device | |
JPS63305479A (en) | Dividing circuit | |
JPH08204570A (en) | Encoder and its signal output method | |
JPH02162265A (en) | Power supply apparatus | |
JPS63250569A (en) | High voltage current detecting circuit | |
JPS62152217A (en) | Electronic device | |
JPH07162713A (en) | Clamp circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |