JPS61221517A - Settling circuit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は複数の整定スイッチからの整定データを格納・
表示する整定回路に関するもので、特に保護継電装置等
に用いられるものである。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention stores and stores setting data from a plurality of setting switches.
This relates to a display setting circuit, and is particularly used in protective relay devices.

（発明の技術的背景） 保護継電装置には各種の整定回路が用いられているが、
従来の整定回路は各種の要素の表示に際し、選択スイッ
チにより記憶部のアドレスを選択し、該当データを表示
するようになっている。(Technical Background of the Invention) Various setting circuits are used in protective relay devices, but
When displaying various elements, a conventional setting circuit selects an address in a storage section using a selection switch and displays the corresponding data.

整定の際には書ｉ込みスイッチを押すことにより書き込
み信号が発生し、選択スイッチにより選択した記憶部の
アドレスに、整定スイッチにより整定したデータが書き
込まれる。At the time of settling, a write signal is generated by pressing the write switch, and the data settled by the settling switch is written into the address of the storage section selected by the selection switch.

したがって複数の整定スイッチを有する場合、それぞれ
の整定スイッチに対し個々に選択スイッチ、書き込みス
イッチ、記憶部および表示部を設ける必要がある。Therefore, when a plurality of setting switches are provided, it is necessary to provide a selection switch, a write switch, a storage section, and a display section for each setting switch.

第４図は従来の整定回路の一例を示すブロック図で、異
なる２個の整定スイッチを有する場合の例を示したもの
である。この整定回路ではそれぞれに対応する書き込み
スイッチ１１Ａ、１１Ｂ。FIG. 4 is a block diagram showing an example of a conventional setting circuit, and shows an example in which two different setting switches are provided. In this setting circuit, write switches 11A and 11B correspond to each other.

選択スイッチ１２Ａ、１２Ｂ、整定スイッチ１３Ａ、１
３Ｂ、制御部１４Ａ、１４Ｂ、記憶部１５Ａ、１５Ｂ１
表示部１６Ａ、１６Ｂから構成されており、同一構成の
独立した２つの部分に分かれている。Selection switch 12A, 12B, setting switch 13A, 1
3B, control units 14A, 14B, storage units 15A, 15B1
It is composed of display sections 16A and 16B, and is divided into two independent parts with the same configuration.

いま上半分にある第１の部分について説明すると、第１
の制御部１４Ａは整定回路全体の制御を行なうもので、
第１の書き込みスイッチ１１Ａ１第１の選択スイッチ１
２Ａ１第１の整定スイッチ１３Ａ１第１の記憶部１５Ａ
１第１の表示部１６Ａがそれぞれ接続されている。選択
スイッチ１２Ａの選択値であるアドレスＡは第１の制御
部１４Ａを介して第１の記憶部１５Ａへの出力信号りと
して入力される。また第１の記憶部１５ＡのデータＥは
第１の制御部１４Ａを介して第１の表示部１６Ａにデー
タＣとして表示される。Now to explain the first part in the upper half, the first part is
The control section 14A controls the entire setting circuit,
First write switch 11A1 First selection switch 1
2A1 first setting switch 13A1 first storage section 15A
1. A first display section 16A is connected to each. The address A, which is the selection value of the selection switch 12A, is input as an output signal to the first storage section 15A via the first control section 14A. Further, data E in the first storage section 15A is displayed as data C on the first display section 16A via the first control section 14A.

ここで第１の書き込みスイッチ１１Ａを押すと、書き込
み指令信号Ｆが第１の制御部１４Ａを介して書き込み信
号Ｇとして第１の記憶部１５Ａに入力される。これによ
り第１の整定スイッチ１３Ａにより整定された整定デー
タＢが第１の制御部１４Ａを介して第１の記憶部１５Ａ
に書き込まれ記憶される。When the first write switch 11A is pressed here, the write command signal F is input as the write signal G to the first storage section 15A via the first control section 14A. As a result, the setting data B set by the first setting switch 13A is transferred to the first storage unit 15A via the first control unit 14A.
is written and stored.

第４図の下半分に示された第２の部分の動作も第１の部
分の動作と同様である。The operation of the second portion shown in the lower half of FIG. 4 is also similar to the operation of the first portion.

第５図は第４図に示す整定回路の整定部１を組込んだ装
置の整定パネル２を示す正面図である。FIG. 5 is a front view showing a setting panel 2 of a device incorporating the setting section 1 of the setting circuit shown in FIG. 4. FIG.

整定スイッチ１３Ａは２進コードのディジタルスイッチ
となっている。また整定スイッチ１３Ｂは３つのスイッ
チから成り、整定スイッチ１３Ｂのいずれかを押すこと
によりそれに対応したコードが発生するようになってい
る。The setting switch 13A is a binary code digital switch. Further, the setting switch 13B consists of three switches, and when any one of the setting switches 13B is pressed, a corresponding code is generated.

このパネルにおいて（、Ｌ　ＦＥ類の異なる２つの整定
スイッチ１３Ａ１１３Ｂに対し、それぞれ選択スイッチ
１２Ａ、１２Ｂ、書き込みスイッチ１１Ａ。In this panel (for two setting switches 13A and 113B of different L FE types, selection switches 12A and 12B, and write switch 11A, respectively).

１１Ｂおよび表示ｍ１６Ａ、１６Ｂが対応して設けられ
ている。11B and displays m16A, 16B are provided correspondingly.

〔背景技術の問題点〕[Problems with background technology]

しかしながら、第４図および第５図に示す従来の整定回
路ではおのおのの整定スイッチに対しそれぞれ選択スイ
ッチ、書き込みスイッチ、表示部および記憶部が対応し
ているため、部品点数が多く、ハードウェアが大きくな
り正面パネル上のスペースを大きく占有してしまうとい
う問題がある。However, in the conventional setting circuits shown in Figures 4 and 5, each setting switch is associated with a selection switch, a write switch, a display section, and a storage section, so the number of parts is large and the hardware is large. This poses a problem in that it occupies a large amount of space on the front panel.

また、選択スイッチや書き込みスイッチが複数あるため
、整定および表示操作が面倒となるばかりでなく操作ミ
スを起こしやすいという欠点を有している。Furthermore, since there are a plurality of selection switches and write switches, there is a drawback that not only the setting and display operations are troublesome, but also operational errors are likely to occur.

〔発明の目的〕[Purpose of the invention]

本発明は上述した欠点を除去するためになされたもので
、ハードウェアの簡単化を図るとともに整定および表示
の操作性に優れた整定回路を提供することを目的とする
。The present invention has been made to eliminate the above-mentioned drawbacks, and an object of the present invention is to provide a setting circuit that has simplified hardware and is excellent in operability in setting and display.

〔発明の概要〕[Summary of the invention]

上記目的達成のため本発明においては記憶部のアドレス
を選択する選択スイッチと前記アドレスに格納された整
定データを表示する複数の表示部と、前記アドレスに格
納すべきデータを設定する複数の整定スイッチと、前記
選択スイッチからの特定の出力信号に対応して前記複数
の整定スイッチからの整定データを前記記憶部の異なる
アドレスにそれぞれ格納させる第１の切換手段および前
記出力信号に対応して前記記憶部の異なるアドレスに格
納された複数の整定データをそれぞれ異なる表示部に表
示させる第２の切換手段を備えるようにしており、部品
点数の削減と操作性の向上を図ることができる。In order to achieve the above object, the present invention includes a selection switch for selecting an address of a storage section, a plurality of display sections for displaying setting data stored at the address, and a plurality of setting switches for setting data to be stored at the address. and a first switching means for storing the setting data from the plurality of setting switches in different addresses of the storage unit in response to a specific output signal from the selection switch, and the storage unit in response to the output signal. A second switching means is provided for displaying a plurality of setting data stored at different addresses in the section on different display sections, thereby reducing the number of parts and improving operability.

（発明の実施例） 第１図は本発明による整定回路の一実施例を示すブロッ
ク図である。(Embodiment of the Invention) FIG. 1 is a block diagram showing an embodiment of a settling circuit according to the present invention.

なお以下の図面において第４図に示したものと同一部分
には同一の符号を付し、その説明は省略する。In the following drawings, the same parts as shown in FIG. 4 are denoted by the same reference numerals, and the explanation thereof will be omitted.

本実施例においては、選択スイッチ３２により作動され
る第１の切換回路３７と第２の切換回路３８とが新たに
設けられており、第１の切換回路３７は第１および第２
の整定スイッチ１３Ａ。In this embodiment, a first switching circuit 37 and a second switching circuit 38 operated by the selection switch 32 are newly provided.
Setting switch 13A.

１３Ｂと制御部３４間に、第２の切換回路３８は第１お
よび第２の表示部１６Ａ、１６Ｂと制御部３４間に接続
されており、書き込みスイッチ３１、選択スイッチ３２
、制御部３４、記憶部３５は１つだけである。選択スイ
ッチ３２の出力信号Ａ中の特定信号は切換信号Ｈとして
、第１の切換回路３７および第２の切換回路３８に入力
される。ここで切換信号Ｈとしては例えば最上位ビット
ＭＳＢを用いることができ、この切換信号Ｈが“０”の
時、第１の切換回路３７および第２の切換回路３８はそ
れぞれ第１の整定スイッチ１３Ａおよび第１の表示部１
６Ａを選択し、切換信号Ｈが“１”の時には切換回路３
７．３８はそれぞれ第２の整定スイッチ１３Ｂおよび第
２の表示部１６Ｂを選択するよう動作する。13B and the control section 34, a second switching circuit 38 is connected between the first and second display sections 16A, 16B and the control section 34, and the write switch 31, the selection switch 32
, the control section 34, and the storage section 35 are only one. A specific signal in the output signal A of the selection switch 32 is input as a switching signal H to the first switching circuit 37 and the second switching circuit 38. Here, for example, the most significant bit MSB can be used as the switching signal H, and when this switching signal H is "0", the first switching circuit 37 and the second switching circuit 38 are respectively connected to the first setting switch 13A. and first display section 1
6A is selected, and when the switching signal H is "1", the switching circuit 3
7.38 operate to select the second setting switch 13B and the second display section 16B, respectively.

つまり、選択スイッチ３２の出力信号Ａの最上位ビット
が０”の場合には第１の整定および表示を行い、“１ｎ
の場合には第２の整定および表示をおこなうことになる
。That is, when the most significant bit of the output signal A of the selection switch 32 is "0", the first setting and display is performed, and "1n
In this case, the second setting and display will be performed.

第２図は第１図に示す回路を組込んだ装置のパネル正面
図である。このパネルにおいては種類の異なる２つの整
定スイッチ１３Ａ、１３Ｂに対し選択スイッチ３２、書
き込みスイッチ３１は１つとなって整定パネル２上に配
列される。このように選択スイッチおよび書き込みスイ
ッチが１つとなるため、整定および表示の操作性に優れ
ている。FIG. 2 is a front panel view of a device incorporating the circuit shown in FIG. 1. In this panel, the selection switch 32 and the write switch 31 are arranged as one on the setting panel 2 in contrast to the two different types of setting switches 13A and 13B. Since there is only one selection switch and one write switch in this way, the operability of setting and display is excellent.

また記憶部も１つとなるため部品点数の削減およびパネ
ルの縮小化にも寄与する。Furthermore, since there is only one storage section, it also contributes to reducing the number of parts and downsizing the panel.

第３図は本発明の他の実施例を示すブロック図である。FIG. 3 is a block diagram showing another embodiment of the invention.

第１図に示す実施例では、選択スイッチ３２の出力信号
Ａ中の特定信号を切換信号Ａとして用い、整定スイッチ
および表示部の切換をおこなったが、本実施例では、選
択スイッチ３２の出力信号Ａをデコーダ回路５３に入力
し、このデコーダ回路５３の出力である切換信号Ｈａ、
Ｈｂ。In the embodiment shown in FIG. 1, the specific signal in the output signal A of the selection switch 32 is used as the switching signal A to switch the setting switch and the display section, but in this embodiment, the output signal of the selection switch 32 A is input to the decoder circuit 53, and the switching signal Ha, which is the output of this decoder circuit 53,
Hb.

Ｈｃにより入力バッファ回路５１ａ、５１ｂ。Input buffer circuits 51a and 51b by Hc.

５１ｃおよび出力バッフ７回路５２Ａ、５２Ｂ。51c and output buffer 7 circuits 52A, 52B.

５２Ｇの出力を制御することにより切換えを行っている
。Switching is performed by controlling the output of 52G.

なお本実施例の場合には整定スイッチと表示部とを３つ
有している。このような構成とすることにより３つの異
なる整定スイッチ１３Ａ、１３８゜１３Ｃおよび表示部
１６Ａ、１６８．５６に対し、１つの書き込みスイッチ
３１と記憶部３５とを共用することができる。とくに第
３図に示す実施例の場合には従来の整定回路と比較し書
き込みスイッチと記憶部の大幅な部品削減を図ることが
できるとともに、書き込みスイッチを１つにできるため
操作性が向上する。In this embodiment, there are three setting switches and three display sections. With this configuration, one write switch 31 and storage section 35 can be shared by three different setting switches 13A, 138° 13C and display sections 16A, 168.56. In particular, in the case of the embodiment shown in FIG. 3, compared to the conventional setting circuit, it is possible to significantly reduce the number of components in the write switch and the storage section, and since the number of write switches can be reduced to one, operability is improved.

また種類の異なる整定スイッチに整定されたデータを同
一記憶部内の異なるアドレスに記憶できるため、たとえ
ば記憶部内のデータを使って所定の動作を行う場合等に
読出しアドレスの値のみを変えるだけで、整定データを
容易に取り出すことができる。In addition, since data set by different types of setting switches can be stored in different addresses within the same memory, for example, when performing a predetermined operation using data in the memory, setting can be done by simply changing the value of the read address. Data can be easily retrieved.

なおこの発明は第１図および第３図に示される回路構成
に限定されるものではなく、例えば選択スイッチをロー
タリスイ′ツチとすることもできるし、整定スイッチを
ディジタルスイッチやジャックの差し込みとするように
変形してもよい。Note that the present invention is not limited to the circuit configurations shown in FIGS. 1 and 3; for example, the selection switch may be a rotary switch, or the setting switch may be a digital switch or a jack plug-in. It may be transformed into

また１３図に示すデコーダ回路５３の代りに読み出し専
用メモリを使用することもできる。Also, a read-only memory can be used instead of the decoder circuit 53 shown in FIG.

〔発明の効果〕〔Effect of the invention〕

以上実施例に基づいて詳細に説明したように、この発明
では複数の整定スイッチからの整定データを１つの記憶
部に格納させるための第１の切換え手段と、記憶部内の
異なるアドレスに格納された複数の整定データをそれぞ
れ異なる表示部に表示させる第２の切換え手段とを設け
たので、記憶部および書き込みスイッチを１つに構成で
き、ハードウェアの簡便化とともに装置の小型化を図る
ことができる。As described above in detail based on the embodiments, the present invention includes a first switching means for storing setting data from a plurality of setting switches in one storage section, and a first switching means for storing setting data from a plurality of setting switches in a single storage section; Since a second switching means for displaying a plurality of setting data on different display sections is provided, the storage section and the write switch can be integrated into one, which makes it possible to simplify the hardware and downsize the device. .

また、整定および表示の操作が簡単になり作業効率を向
上させることができる。Further, the setting and display operations are simplified, and work efficiency can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例を示″す回路ブロック図、第
２図は第１図の回路を組込んだ装置のパネル正面図、第
３図は本発明の第２の実施例を示す回路ブロック図、第
４図は従来の回路を示すブロック図、第５図は従来の整
定パネルの正面図である。 １・・・整定部、２・・・整定パネル、１１Ａ、１１Ｂ
。 ３１・・・書き込みスイッチ、１２Ａ、１２８．３２・
・・選択スイッチ、１３Ａ、１３Ｂ・・・整定スイッチ
、１４Ａ、１４８．３４・・・制御部、１５Ａ、１５８
゜３５・・・記憶部、１６Ａ、１６Ｂ−・・表示部、３
７゜３８・・・切換回路、５１Ａ、５１Ｂ、５ＩＣ・・
・入力バッファ回路、５２Ａ、５２８．５２０・・・出
カバソファ回路、５３・・・デコーダ回路。 出願人代理人　　猪　　股　　　　清 第１図Fig. 1 is a circuit block diagram showing one embodiment of the present invention, Fig. 2 is a front panel view of a device incorporating the circuit of Fig. 1, and Fig. 3 is a circuit block diagram showing an embodiment of the present invention. 4 is a block diagram showing a conventional circuit, and FIG. 5 is a front view of a conventional setting panel. 1... Setting section, 2... Setting panel, 11A, 11B
. 31...Write switch, 12A, 128.32.
... Selection switch, 13A, 13B... Setting switch, 14A, 148.34... Control section, 15A, 158
゜35... Storage section, 16A, 16B-... Display section, 3
7゜38...Switching circuit, 51A, 51B, 5IC...
- Input buffer circuit, 52A, 528.520... Output buffer circuit, 53... Decoder circuit. Applicant's agent Kiyoshi Inomata Figure 1

Claims (1)

【特許請求の範囲】 １、記憶部のアドレスを選択する選択スイッチと前記ア
ドレスに格納された整定データを表示する複数の表示部
と、前記アドレスに格納すべきデータを設定する複数の
整定スイッチと、前記選択スイッチからの特定の出力信
号に対応して前記複数の整定スイッチからの整定データ
を前記記憶部の異なるアドレスにそれぞれ格納させる第
１の切換手段および前記出力信号に対応して前記記憶部
の異なるアドレスに格納された複数の整定データをそれ
ぞれ異なる表示部に表示させる第２の切換手段を備えた
整定回路。 ２、選択スイッチからの特定出力信号が選択スイッチの
最上位ビット信号である特許請求の範囲１項記載の整定
回路。 ３、第１の切換手段および第２の切換手段がデコードさ
れた選択スイッチ出力信号により作動するバッファ回路
である特許請求の範囲第１項記載の整定回路。[Scope of Claims] 1. A selection switch for selecting an address of a storage section, a plurality of display sections for displaying setting data stored at the address, and a plurality of setting switches for setting data to be stored at the address. , a first switching means for storing setting data from the plurality of setting switches in different addresses of the storage section in response to a specific output signal from the selection switch; A settling circuit comprising a second switching means for displaying a plurality of setting data stored at different addresses on different display sections. 2. The settling circuit according to claim 1, wherein the specific output signal from the selection switch is the most significant bit signal of the selection switch. 3. The settling circuit according to claim 1, wherein the first switching means and the second switching means are buffer circuits operated by a decoded selection switch output signal.