JPS61214645A - Darlington connecting circuit in transmitting amplifying circuit - Google Patents
Darlington connecting circuit in transmitting amplifying circuitInfo
- Publication number
- JPS61214645A JPS61214645A JP5426685A JP5426685A JPS61214645A JP S61214645 A JPS61214645 A JP S61214645A JP 5426685 A JP5426685 A JP 5426685A JP 5426685 A JP5426685 A JP 5426685A JP S61214645 A JPS61214645 A JP S61214645A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistance
- circuit
- emitter
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電話機に用いられる送話増幅回路のダーリン
トン接続回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a Darlington connection circuit of a transmitting amplifier circuit used in a telephone.
従来この種の送話増幅回路は、第１図に示すように、送
話器ＴｒＫ接続した初段送話増幅器１の後段に１高利得
を得るために当該初段送話増幅器１の出力を入力とする
第１のトランジスタＱ１およびそのコレクタ出力をベー
ス入力とする第２のトランジスタＱ２を備えたダーリン
トン接続回路を備えている。なお、同図においてａｌ、
Ｒｚは抵抗である。Conventionally, this type of transmitter amplifier circuit, as shown in FIG. 1, inputs the output of the first-stage transmitter amplifier 1 connected to the transmitter TrK in order to obtain a high gain after the first-stage transmitter amplifier 1. The Darlington connection circuit includes a first transistor Q1 which has a base input, and a second transistor Q2 whose base input is the collector output of the first transistor Q1. In addition, in the same figure, al,
Rz is resistance.
ところで、従来電話機の直流抵抗は、２２０Ω（２０ｍ
Ａ時）と制限されでいるが、このように直流抵抗を低く
抑えるためには、上記ダーリントン接続回路においても
、２つのトランジスタのウチ第２トランジスタのコレク
タ抵抗値を極力小さくすることが必要である。By the way, the DC resistance of conventional telephones is 220Ω (20m
In order to keep the DC resistance low in this way, it is necessary to minimize the collector resistance value of the second transistor among the two transistors in the Darlington connection circuit described above. .
しかし、単純にこのコレクタ抵抗値を小石くすると、直
流抵抗のみにとどまらず交流インピーダンスも低下して
しまう問題がある。However, simply reducing the collector resistance value causes a problem in that not only the DC resistance but also the AC impedance decreases.
このような問題点を解決するために１本発明は、第１の
トランジスタのエミッタとエミッタ抵抗との接続点に第
２のトランジスタの出力の直流帰還抵抗を接続しかつこ
れに並列にコンデンサを接続したものである。In order to solve such problems, the present invention connects a DC feedback resistor of the output of the second transistor to the connection point between the emitter of the first transistor and the emitter resistor, and connects a capacitor in parallel to this. This is what I did.
第１のトランジスタのエミッタ抵抗の抵抗値を小さくす
ることによプ直流抵抗を下げることができる一方、交流
的にはコンデンサを含むループ上が形成され、５ｇ２の
トランジスタのコレクタ抵抗値を高くすることにより高
インピーダンスを維持できる。While the direct current resistance can be lowered by reducing the resistance value of the emitter resistance of the first transistor, a loop including a capacitor is formed in the alternating current, increasing the collector resistance value of the 5g2 transistor. High impedance can be maintained.
５ｇ１図は本発明の一実施例を示す回路図である。 Figure 5g1 is a circuit diagram showing an embodiment of the present invention.
同図において、初段送話増幅器１１の出力端子が第１の
トランジスタＱｌｌのベースに接続され、そのコレクタ
出力が第２のトランジスタＱ１２のペース入力とされて
いる構成は従来と同様であるが、本実施例ではさらに、
第１のトランジスタＱ１１のエミッタとエミッタ抵抗ａ
ｌｌとの接続点と、第２のトランジスタＱ１２のコレク
タとの間に、抵抗Ｒ１２とコンデンサＣ１１との並列回
路を接続しである。In the figure, the configuration in which the output terminal of the first-stage transmitting amplifier 11 is connected to the base of the first transistor Qll, and its collector output is used as the pace input of the second transistor Q12 is the same as the conventional one. In the example, further,
Emitter of first transistor Q11 and emitter resistance a
A parallel circuit of a resistor R12 and a capacitor C11 is connected between the connection point with ll and the collector of the second transistor Q12.
これによシ、図中破線で示す直流ループ、すなわち、抵
抗Ｒ１３−１ランジスタＱ１１−抵抗Ｒ１１を通るルー
プＡ、）ランジスタＱ１２−抵抗Ｒ１２−抵抗几１１を
通るループＢ、）ランジスタＱ１２−抵抗ｋＬ１４を通
るループＣが形成されるとともに、交流的には図中１点
ｌｓ線で示すようなループＤが形成される。したがって
、第２のトランジスタＱ１２のコレクタ抵抗Ｒ１４の抵
抗値を大きくするＣとＫより、交流インピーダンスは高
く維持できるとともに、第１のトランジスタＱｌｌのエ
ミッタ抵抗Ｒ１１の抵抗値を下げることにより直流抵抗
を下げることができ、かつ第１のトランジスタＱ１１の
エミッタと第２のトランジスタＱ１２のコレクタの間に
接続した直流帰還抵抗ｆＬ１２により、２つのトランジ
スタＱｌ １ 、Ｑｌ ２の直流増幅率のばらつきによ
る直流抵抗の変化幅を抑える働きが損われないようにで
きる。With this, the DC loop shown by the broken line in the figure, namely, loop A passing through resistor R13-1 transistor Q11-resistor R11, loop B passing through transistor Q12-resistor R12-resistor 11,) transistor Q12-resistor kL14 A loop C passing through is formed, and a loop D as shown by the 1-point ls line in the figure is formed in terms of alternating current. Therefore, by increasing the resistance value of the collector resistor R14 of the second transistor Q12, the AC impedance can be maintained higher, and by lowering the resistance value of the emitter resistor R11 of the first transistor Qll, the DC resistance can be lowered. The DC feedback resistor fL12 connected between the emitter of the first transistor Q11 and the collector of the second transistor Q12 prevents changes in DC resistance due to variations in the DC amplification factors of the two transistors Ql 1 and Ql 2. This can ensure that the function of suppressing the width is not impaired.
第２図は本実施例のダーリントン接続回路を電話機に組
込んだ具体例を示すもので、図中２０はダイオードブリ
ッジ２１ｔ”備えたライン回路、３゜は平衡回路、４０
は定電流回路、５０は初段受話増１扁器５１および受話
４几Ｃを接続した出力回路５２を備えた受話増幅回路で
あり、１Ｇが第１図の初段送話増幅器１１およびダーリ
ントン接続回路１２を備えた送話増幅回路である。１路
に接続された場合、ライン回路２０および線路端子Ｌ１
、Ｌ２を介してそれに接続された線路のインピーダンス
ＺＬ 、平衡回路３０、定電流回路４０、受話増幅回路
５０、送話増幅回路１０（ただし抵抗比１４を除く）、
１５Ωの抵抗Ｒ１１４８よび２００Ωの抵抗Ｂ１が、第
３図に示すようなブリッジ回路を構成する。なお第２図
において、Ｃ１２はコンデンサ、Ｄ１１〜Ｄ１６はダイ
オードで、各方向直列接続された３個のダイオードの順
方向電圧の和で点ＡＢ間の電圧を制限している。Ｒ１５
は抵抗である。また、受話増幅回路５０の出力回路５２
は、出力電圧を大きくするために、第１のトランジスタ
Ｑ５１のコレクタ抵抗を抵抗Ｒ５１，Ｒ５２に分割し、
その分割点の出力をコンデンサＣ５１および抵抗Ｒ５３
を介して第２のトランジスタＱ５２のペース入力とし、
両トランジスタＱ５１゜Ｃ５２のコレクタ電圧を逆相と
して、この両コレクタ間に受話器Ｒｃを接続しである。Figure 2 shows a specific example in which the Darlington connection circuit of this embodiment is incorporated into a telephone set, in which 20 is a line circuit equipped with a diode bridge 21t'', 3° is a balanced circuit, and
1 is a constant current circuit, 50 is a receiving amplifier circuit equipped with an output circuit 52 connected to a first-stage receiving amplifier 51 and a receiving 4-channel C, and 1G is a first-stage receiving amplifier 11 and a Darlington connection circuit 12 in FIG. This is a transmitting amplification circuit equipped with. When connected to line 1, line circuit 20 and line terminal L1
, the impedance ZL of the line connected to it via L2, the balance circuit 30, the constant current circuit 40, the receiving amplifier circuit 50, the transmitting amplifier circuit 10 (excluding the resistance ratio 14),
A 15 ohm resistor R1148 and a 200 ohm resistor B1 form a bridge circuit as shown in FIG. In FIG. 2, C12 is a capacitor, D11 to D16 are diodes, and the voltage between points AB is limited by the sum of forward voltages of three diodes connected in series in each direction. R15
is resistance. In addition, the output circuit 52 of the receive amplifier circuit 50
In order to increase the output voltage, the collector resistance of the first transistor Q51 is divided into resistors R51 and R52,
The output of the dividing point is connected to capacitor C51 and resistor R53.
as the pace input of the second transistor Q52 through
The collector voltages of both transistors Q51 and C52 are set to have opposite phases, and a receiver Rc is connected between both collectors.
以上説明したように１本発明によれば、第１のトランジ
スタのエミッタとエミッタ抵抗との接続点に第２のトラ
ンジスタの直流帰還抵抗を接続し、かつこれにコンデン
サを並列接続したことにより、交流インピーダンスを高
く維持したまま直流抵抗を下げることが可能となる。As explained above, according to the present invention, the DC feedback resistor of the second transistor is connected to the connection point between the emitter of the first transistor and the emitter resistor, and the capacitor is connected in parallel to this, so that the AC It becomes possible to lower DC resistance while maintaining high impedance.
第１図は本発明の一実施例を示す回路図、第２図は第１
図の回路を電話機に組込んだ具体例を示す回路図、第３
図はその際に構成されるブリッジ回路を説明するだめの
図、第１図は従来例を示す回路図である。
１０・・・・送話増幅回路、１１・・・・初段送話増１
１＠器、１２・・・・ダーリントン接続回路、Ｃ１１・
・・曝コンデンサ、Ｑｌｌ・ＩＩＩＩ・ 第１のトラン
ジスタ、Ｑ１２・・拳・第２のトランジスタ、Ｒ１１・
・・・エミッタ抵抗、Ｒ１２ｅ・・・直流帰還抵抗、Ｔ
ｒ・・φ・送話器。Fig. 1 is a circuit diagram showing one embodiment of the present invention, and Fig. 2 is a circuit diagram showing an embodiment of the present invention.
Circuit diagram showing a specific example of incorporating the circuit shown in the figure into a telephone, Part 3
The figure is a diagram for explaining a bridge circuit constructed at that time, and FIG. 1 is a circuit diagram showing a conventional example. 10...Telephone amplification circuit, 11...First stage transmitter increase 1
1 @ device, 12... Darlington connection circuit, C11...
・・Exposure capacitor, Qll・III・ 1st transistor, Q12・・Fist・2nd transistor, R11・
...Emitter resistance, R12e...DC feedback resistance, T
r・・φ・Telephone.
Claims (1)
をベース入力とする第１のトランジスタおよびこの第１
のトランジスタのコレクタ出力をベース入力とする第２
のトランジスタを備えたダーリントン接続回路とからな
る電話機の送話増幅回路において、第１のトランジスタ
のエミッタとエミッタ抵抗との接続点に第２のトランジ
スタの出力の直流帰還抵抗を接続しかつこの直流帰還抵
抗に並列にコンデンサを接続したことを特徴とする送話
増幅回路のダーリントン接続回路。a first stage amplifier connected to a transmitter, a first transistor whose base input is the output of this first stage amplifier, and this first stage amplifier;
A second transistor whose base input is the collector output of the transistor
In a telephone transmitter amplifier circuit comprising a Darlington connection circuit having a transistor, a DC feedback resistor for the output of the second transistor is connected to the connection point between the emitter of the first transistor and the emitter resistor, and the DC feedback A Darlington connection circuit for a transmitting amplifier circuit characterized by connecting a capacitor in parallel to a resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5426685A JPS61214645A (en) | 1985-03-20 | 1985-03-20 | Darlington connecting circuit in transmitting amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5426685A JPS61214645A (en) | 1985-03-20 | 1985-03-20 | Darlington connecting circuit in transmitting amplifying circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61214645A true JPS61214645A (en) | 1986-09-24 |
Family
ID=12965765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5426685A Pending JPS61214645A (en) | 1985-03-20 | 1985-03-20 | Darlington connecting circuit in transmitting amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214645A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249410A (en) * | 1991-02-06 | 1992-09-04 | Nec Yamagata Ltd | Negative feedback amplifier |
-
1985
- 1985-03-20 JP JP5426685A patent/JPS61214645A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249410A (en) * | 1991-02-06 | 1992-09-04 | Nec Yamagata Ltd | Negative feedback amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| CA1155924A (en) | Electrically variable impedance circuit with feedback compensationn | |
| NL8600292A (en) | BRIDGE AMPLIFIER. | |
| JPS61214645A (en) | Darlington connecting circuit in transmitting amplifying circuit | |
| JPH0344103A (en) | Voltage/obsolute value current converter circuit | |
| GB1513448A (en) | Single-ended to push-pull converter | |
| US4340869A (en) | Amplifier for use in a line circuit | |
| JPH01208011A (en) | Current control gyrator circuit | |
| JPH0527282B2 (en) | ||
| US5708393A (en) | High voltage operational amplifier output stage | |
| JP2797504B2 (en) | Power amplifier circuit | |
| JPH0352027Y2 (en) | ||
| JP2853485B2 (en) | Voltage-current converter | |
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JPS61214644A (en) | Outputting circuit in receiving amplifying circuit | |
| JPS594883B2 (en) | audio amplifier | |
| JPH077895B2 (en) | Variable gain amplifier | |
| JPH0568142B2 (en) | ||
| JPS6223136Y2 (en) | ||
| JPH05291844A (en) | Level shift circuit | |
| JPH01115205A (en) | Maximum value output circuit | |
| JPH0219648B2 (en) | ||
| JPS6372230A (en) | Light reception circuit | |
| JPS6050084B2 (en) | power amplifier circuit | |
| JPS5848515A (en) | Nonlinear amplifying circuit |