JPS61213910A - Display system for not ready state - Google Patents

Abstract

PURPOSE:To prevent wrong control by erasing ready information from a display and identifying an unusable state although constitution control information is on when a unit under the constitution control of a system is placed in an on-line state (connection state) temporarily on initialization after power-on operation, powered off temporarily, and then powered on again. CONSTITUTION:The loading IMPL of a microprogram into the control memory (CS) of a connection-indicated unit is executed and then IMPL is generated thereafter to turn on corresponding bits of a unit ready information register (URDYR). Further, unit power sources (PWU) of units including CPU0 and CPU1 are are provided with a circuit means which detects a break of power supply and *PRDY is outputted when a break of power supply is detected. This *PRDY is impressed to corresponding bits of the unit ready information register (URDYR) and they are reset to an off state, so that a not-ready state is displayed.

Description

【発明の詳細な説明】 〔概要〕 システムの構成制御情報に対応させて構成ユニットごと
にレディ情報を設け、システムの構成制御下にあるユニ
ットが、電源投入後の初期化完了により一旦オンライン
状態（接続状態）となってから電源が一時的に切断され
、再投入された場合。[Detailed Description of the Invention] [Summary] Ready information is provided for each component unit in correspondence with system configuration control information, and units under system configuration control are temporarily brought into an online state ( connection state), then the power is temporarily turned off and then turned on again.

レディ情報をオフ表示とし、構成制御情報がオンでも使
用不可であることを識別可能にし、誤制御を防止する。Ready information is displayed as off, making it possible to identify that the configuration control information is not available even if it is on, thereby preventing erroneous control.

〔産業上の利用分野〕[Industrial application field]

本発明は、計算機システムの構成制御方式に関するも雫
であり、特にオフラインからオンラインへの構成制御時
に、ユニットへのマイクロプログラムのローディング＜
ＩＭＰＬ）等の初期化が行われた後で起こるユニットの
ノットレディ状態表示方式に関する。The present invention also relates to a configuration control method for a computer system, and in particular, when changing the configuration from offline to online, the loading of a microprogram into a unit is
The present invention relates to a not-ready status display method for a unit that occurs after initialization such as IMPL).

〔従来の技術〕[Conventional technology]

第２図は本発明が対象としている構成制御可能な一般的
な計算機システムの１構成例を示したものである。FIG. 2 shows an example of the configuration of a general computer system capable of configuration control, which is the object of the present invention.

図において、■は記憶制御ユニット（ＭＣＵ）。In the figure, ■ indicates a memory control unit (MCU).

２は構成制御レジスタ（ＣＦＲ）、３はサービスプロセ
ッサ（ＳＶＰ）、４．５は中央処理装置（ＣＰＵｏ　、
ＣＰＵ＋　）　、６，７，８，９は主記憶ユニット（Ｍ
ＳＵ、、ＭＳＵ＋　）およびチャネル（ＣＨ）群、１０
．１１は■０制御ユニット（ＩＯＣ）および１０ユニッ
ト（ＩＯＵ）を含む１１０群を表している。なお以下の
説明では１便宜上括弧内の記号を使用する。2 is the configuration control register (CFR), 3 is the service processor (SVP), and 4.5 is the central processing unit (CPUo,
CPU+), 6, 7, 8, 9 are main memory units (M
SU,, MSU+) and channel (CH) group, 10
．． 11 represents group 110 including ■0 control unit (IOC) and 10 units (IOU). Note that in the following description, symbols in parentheses are used for convenience.

このようなシステムでは、システム構成はＳＶＰにより
集中的に管理され、各要素ユニットＣＰＵｏ　、　　Ｃ
Ｐ　（Ｊ＋　２ＭＳ　Ｕｏ　１ＭＳ　Ｕ＋　、　　ＣＨ
Ｐ。In such a system, the system configuration is centrally managed by SVP, and each element unit CPUo, C
P (J+ 2MS Uo 1MS U+, CH
P.

、ＣＨＰ、等の接続および切り離しは、ｓｖｐの指示に
より任意に行われるようになっている。これらの各要素
ユニットの接続状態は、ＭＣＵ内に設けられた構成制御
レジスタＣＦＲ上に、対応するビットをオン（接続）、
あるいはオフ（非接続）にセットすることにより表示さ
れる。, CHP, etc., are arbitrarily connected and disconnected according to instructions from svp. The connection status of each of these element units is determined by turning on the corresponding bit (connection) on the configuration control register CFR provided in the MCU.
Alternatively, it is displayed by setting it to off (disconnected).

ところで一般に、構成制御上接続を指示されたＣＰＵｏ
　、ＣＰＵ＋　、ＣＨＰｏ　、ＣＨＰ＋などのユニット
に対しては、電源投入後の初期化時に。By the way, in general, the CPUo that is instructed to connect due to configuration control
, CPU+, CHPo, CHP+, and other units during initialization after power-on.

マイクロプログラム等をローディング、すなわちＩＭＰ
Ｌ　（Ｉｎｉｔｉａｌ　　Ｍｉｃｒｏ　　Ｐｒｏｇｒａ
ｍ　　Ｌｏａｄｉｎｇ）することが必要とされる。Loading microprograms, etc., i.e. IMP
L (Initial Micro Progra
m Loading) is required.

これらのマイクロプログラムは、各ユニット内でＲＡＭ
で構成された制御メモリに格納される。These microprograms are stored in RAM within each unit.
The control memory consists of:

このため、あるユニットの電源が、何らかの原因、たと
えば障害あるいは誤操作によって短時間オフとなり、そ
の後復旧されたような場合、制御メモリの内容は破壊さ
れるため再ＩＭＰＬが必要となる。Therefore, if the power to a certain unit is turned off for a short time due to some reason, such as a failure or an erroneous operation, and is then restored, the contents of the control memory will be destroyed and a re-IMPL will be required.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の構成制御方式では、制御対象のあるユニットで電
源投入−切断−復旧（再投入）が短時間内に行われた場
合、それを構成制御側で認識することができず、構成制
御情報はオンのままで接続状態として扱われていた。こ
の場合、再ＩＭＰＬが必要となるが、ＩＭＰＬは３通常
、切り離し状態から接続状態への切り替えが行われたこ
とを契機に実行されるため、再Ｉ　Ｍ　Ｐ　Ｌが行われ
ないままとなり、誤制御が生じるという問題があった。In conventional configuration control methods, if a unit to be controlled is powered on, disconnected, and restored (re-powered) within a short period of time, the configuration control side cannot recognize this and the configuration control information is lost. It remained on and was treated as connected. In this case, a re-IMPL is required, but since the IMPL is normally executed upon switching from the disconnected state to the connected state, the re-IMPL is not performed and the error occurs. There was a problem with control.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、このため構成制御対象のユニットごとに、構
成制御情報の他に、ＩＭＰＬによりオンにセントされて
電源が短時間でも切断されるとオフにリセットされるユ
ニット・レディ情報を設け。For this reason, the present invention provides, for each unit subject to configuration control, in addition to configuration control information, unit ready information that is turned on by the IMPL and reset to off if the power is turned off even for a short time.

このユニット・レディ情報がオフであれば、たとえ電源
がその後復旧していても、ノットレディ状態として認識
可能にするものである。If this unit ready information is off, it can be recognized as a not-ready state even if the power is subsequently restored.

第１図（ａｌは２本発明の原理的構成を示す図である。FIG. 1 (al is 2) is a diagram showing the basic configuration of the present invention.

図は、それぞれ構成制御対象のある１つのユニットにつ
いての、構成制御レジスタ（ＣＦ　Ｒ）と本発明により
ユニット・レディ情報レジスタ（ＵＲＤＹＲ）とを示し
ている。The figure shows a configuration control register (CFR) and a unit ready information register (URDYR) according to the invention, each for one unit under configuration control.

構成制御レジスタ（ＣＦ　Ｒ）は接続指示によりオンに
セットされ、切り離し指示によりオフにリセットされる
。そしてこれに応じて出力の構成制御情報は、それぞれ
接続（オンライン）および非接続（オフライン）を表示
する。The configuration control register (CFR) is set on by a connect instruction and reset off by a disconnect instruction. Accordingly, the output configuration control information displays connection (online) and non-connection (offline), respectively.

ユニット・レディ情報レジスタ（ＵＲＤＹＲ）は、ｒＭ
ｐＬ完了によりオンにセットされ、電源切断検出により
オフにリセットされる。そしてこれに応じて出力のユニ
ット・レディ情報は、それぞれレディおよびノットレデ
ィを表示する。The unit ready information register (URDYR) is rM
It is set on when pL is completed, and reset to off when power is cut off. Accordingly, the output unit ready information displays ready and not ready, respectively.

〔作用〕[Effect]

第１図（ｂ）は、第１図（ａｌに示した各レジスタの動
作タイミング例を示したものであり、以下、この例にし
たがって本発明の詳細な説明する。FIG. 1(b) shows an example of the operation timing of each register shown in FIG. 1(al), and the present invention will be described in detail below based on this example.

なお、第１図（ｂｌの番号■ないし■の波形は、第１図
（ａｌの各レジスタの対応する番号の信号状態を表して
いる。また■の波形は９図示されていないユニットの電
源状態（投入、切断）を表している。The waveforms marked with numbers ■ to ■ in FIG. 1 (bl) represent the signal states of the corresponding numbers in each register in FIG. (input, disconnection).

まず■に示すように、ユニットに対する接続指示が発行
されると、構成制御レジスタ（ＣＦ　Ｒ）がオンにセッ
トされ、■で示すように構成制御情報は接続（オンライ
ン）を表示する。このとき■に示すようにユニットの電
源が投入され、物理的な接続状態が確率されている。さ
らにこれに続いて、マイクロプログラムがユニットの制
御メモリにローディング（ＴＭＰＬ）され、■で示すよ
うにローディング完了により、■で示すようにユニット
・レディ情報レジスタ（ＵＲＤＹＲ）はオンにセットさ
れる。First, as shown in ■, when a connection instruction to the unit is issued, the configuration control register (CFR) is set on, and the configuration control information displays connection (online) as shown in ■. At this time, as shown in (3), the power of the unit is turned on and a physical connection state is established. Further, following this, the microprogram is loaded (TMPL) into the control memory of the unit, and upon completion of loading as shown by ■, the unit ready information register (URDYR) is set to ON as shown by ■.

この後、■で示すように、ユニット電源が短時間切断さ
れると、■で示すようにその切断を検出し、ユニット・
レディ情幸ドレジスタ（ＵＲＤＹＲ）をリセットする。After this, when the unit power is disconnected for a short time as shown by ■, the disconnection is detected as shown by ■, and the unit
Reset the ready status register (URDYR).

この結果、■で示すように、ユニット・レディ情報はノ
ットレディを表示し、■の構成制御情報が接続を表示し
ていても、論理的には非接続（オフライン）状態にある
ものと認識させて、再ＴＭＰＬを起動させることができ
る。As a result, as shown in ■, the unit ready information displays Not Ready, and even though the configuration control information in ■ indicates connected, it is logically recognized as being in a disconnected (offline) state. TMPL can be started again.

再ＩＭＰＬの実行が完了したときには、ユニット・レデ
ィ情報レジスタは再びオンにセットされ。When the re-IMPL execution is complete, the unit ready information register is set on again.

レディを表示する。Show ready.

〔実施例〕〔Example〕

第３図は９本発明の１実施例システムの要部構成図であ
る。FIG. 3 is a diagram showing the main parts of a system according to an embodiment of the present invention.

図において、１は記憶制御ユニット（ＭＣＵ）。In the figure, 1 is a memory control unit (MCU).

２は構成制御レジスタ（ＣＦＲ）、３はサービスプロセ
ッサ（ＳＶＰ）、４および５は中央処理装置（ＣＰＵ、
、ＣＰＵ、）、１２はユニット・レディ情報レジスタ（
ＵＲＤＹＲ）、’　１３および１４は制御メモリ　（Ｃ
３）、１５および１６はユニット電源（ＰＷＵ）、ＩＭ
ＰＬＣはＩＭＰＬ完了信号、＊ＰＲＤＹは電源切断検出
信号を表している。2 is a configuration control register (CFR), 3 is a service processor (SVP), 4 and 5 are central processing units (CPU,
, CPU, ), 12 is a unit ready information register (
URDYR), '13 and 14 are control memory (C
3), 15 and 16 are unit power supply (PWU), IM
PLC represents an IMPL completion signal, and *PRDY represents a power-off detection signal.

構成制御レジスタ（ＣＦＲ）およびユニット・レディ情
報レジスタ（ＵＲＤＹＲ）はそれぞれ複数のビットで構
成され、その各ビットは構成制御対象ユニットごとに対
応をとられている。The configuration control register (CFR) and unit ready information register (URDYR) each consist of a plurality of bits, and each bit is associated with each unit to be controlled.

ＳＶＰからの構成制御コマンドに基づいて、接続指示さ
れたユニットに対応する構成制御レジスタ（ＣＦ　Ｒ）
の各ビットはオンにセントされる。Based on the configuration control command from the SVP, the configuration control register (CFR) corresponding to the unit that is instructed to connect
Each bit of is cented on.

次にこれらの接続指示されたユニットの制御メモリ　（
Ｃ３）に対するマイクロプログラムのローディングＩＭ
ＰＬが実行され、その完了後に発行されるＩＭＰＬＣに
より、ユニット・レディ情報レジスタ（ＵＲＤＹＲ）の
対応するビットがオンｉこセットされる。Next, the control memory (
Microprogram loading IM for C3)
The IMPLC issued after the PL is executed sets the corresponding bit in the unit ready information register (URDYR) on.

ＣＰ　Ｕｏ　、　　ＣＰ　（Ｊ＋をはじめとして他の図
示省略したユニットのユニット電源（ＰＷＵ）には。CP Uo, CP (for unit power supplies (PWU) of other units not shown, including J+).

それぞれ電源の切断を検出する回路手段が設けられてお
り、電源切断が検出されたときに、　　＊ＰＲＤＹを出
力する。この＊ＰＲＤＹはユニット・レディ情報レジス
タ（ＵＲＤＹＲ）の対応するビットに印加され、それを
オフにリセットして、ノットレディであることを表示さ
せる。Each is provided with a circuit means for detecting power cutoff, and outputs *PRDY when power cutoff is detected. This *PRDY is applied to the corresponding bit of the unit ready information register (URDYR), resetting it off to indicate not ready.

〔発明の効果〕〔Effect of the invention〕

このようにして、ユニット・レディ情報レジスタ（ＵＲ
ＤＹＲ）は、あるユニットがＴＭＰＬ後に電源を一旦切
断されると、そのユニットはノットレディ状態にあるこ
とを表示しつづけることができ、動作時に構成制御レジ
スタ（ＣＦ　Ｒ）と対応させて参照することにより、オ
ンライン接続の確実な認識を可能にする。In this way, the unit ready information register (UR
DYR) can continue to indicate that a unit is not ready once it is powered down after TMPL, and should be referenced in conjunction with the configuration control register (CFR) during operation. This enables reliable recognition of online connections.

【図面の簡単な説明】[Brief explanation of drawings]

第１図＋ａｌは本発明の原理的構成を示す説明図。 第１図（ｂ）は動作例によるタイミング図、第２図は構
成制御可能な計算機システムの１例の構成図。 第３図は本発明の１実施例システムの要部構成図である
。 第１図において、ＣＦＲは構成制御レジスタ。 ＵＲＩ）ＹＲはユニット・レディ情報レジスタを表して
いる。FIG. 1+al is an explanatory diagram showing the basic configuration of the present invention. FIG. 1(b) is a timing diagram based on an operation example, and FIG. 2 is a configuration diagram of an example of a computer system whose configuration can be controlled. FIG. 3 is a diagram showing the main parts of a system according to an embodiment of the present invention. In FIG. 1, CFR is a configuration control register. URI)YR represents the unit ready information register.

Claims (1)

【特許請求の範囲】 構成制御機能を有し、システム内の要素ユニットの接続
あるいは非接続の状態を構成制御レジスタ上のユニット
対応ビットの値によって表示する計算機システムにおい
て、 上記構成制御レジスタと並行に同一ビット対応をもつユ
ニット・レディ情報レジスタを設け、該ユニット・レデ
ィ情報レジスタの各ビットを、対応するユニットのマイ
クロプログラム・ローディング完了によりオンにセット
し、電源切断検出信号によりオフにリセットすることに
より、マイクロプログラム・ローディング完了後に電源
切断および復旧動作が生じたときノットレディ状態とし
て認識可能にすることを特徴とするノットレディ状態表
示方式。[Scope of Claims] In a computer system having a configuration control function and displaying the connection or disconnection status of element units in the system by the value of a unit-corresponding bit in a configuration control register, in parallel with the configuration control register, By providing a unit ready information register with the same bit correspondence, and setting each bit of the unit ready information register to ON when the microprogram loading of the corresponding unit is completed, and resetting it to OFF by the power disconnection detection signal. , a not-ready state display method characterized in that the not-ready state can be recognized when a power-off and recovery operation occurs after microprogram loading is completed.