JPS61212935A - フレ−ム同期方式 - Google Patents
フレ−ム同期方式Info
- Publication number
- JPS61212935A JPS61212935A JP60052551A JP5255185A JPS61212935A JP S61212935 A JPS61212935 A JP S61212935A JP 60052551 A JP60052551 A JP 60052551A JP 5255185 A JP5255185 A JP 5255185A JP S61212935 A JPS61212935 A JP S61212935A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- control
- synchronization
- frame pattern
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は伝送路を通してディジタル情報を伝送するた
めのフレーム同期方式に関し、特に制御ビットの数が制
限された場合にもより良い同期特性が得られるフレーム
同期方式に関するものであるＯ 〔従来の技術〕 従来、ディジタル情報を伝送する伝送方式の一種として
、固定長のフレームを持ち、フレームパターンによって
同期をとり、スタッフ制御によって伝送速度の異なる信
号を伝送するディジタル伝送方式が用いられる。このデ
ィジタル伝送方式では伝送制御のため、フレーム内に、
フレーム同期をとるためのフレームパターン、スタッフ
情報全伝送するためのスタッフ制御ビットなどの制御ビ
ットが必要である。゛これらの制御ビットおよび受信側
のフレーム同期回路は伝送路などで発生する誤シに対し
て、伝送ができるだけ安定に行なわれるように、その方
式を定める必要がある。すなわチ、０）フレーム同期が
必要以上にはずれないようにすること、（ロ）誤った同
期位置に止まらないようにすること、（ハ）同期復帰が
すみやかに行なわれるように、フレームパターンのビッ
ト数、配置置司期保護回路などを決定すること、に）デ
スタッフ誤シが起こシにくいように、スタッフ制御ビッ
トは冗長構成とすることなどである。
めのフレーム同期方式に関し、特に制御ビットの数が制
限された場合にもより良い同期特性が得られるフレーム
同期方式に関するものであるＯ 〔従来の技術〕 従来、ディジタル情報を伝送する伝送方式の一種として
、固定長のフレームを持ち、フレームパターンによって
同期をとり、スタッフ制御によって伝送速度の異なる信
号を伝送するディジタル伝送方式が用いられる。このデ
ィジタル伝送方式では伝送制御のため、フレーム内に、
フレーム同期をとるためのフレームパターン、スタッフ
情報全伝送するためのスタッフ制御ビットなどの制御ビ
ットが必要である。゛これらの制御ビットおよび受信側
のフレーム同期回路は伝送路などで発生する誤シに対し
て、伝送ができるだけ安定に行なわれるように、その方
式を定める必要がある。すなわチ、０）フレーム同期が
必要以上にはずれないようにすること、（ロ）誤った同
期位置に止まらないようにすること、（ハ）同期復帰が
すみやかに行なわれるように、フレームパターンのビッ
ト数、配置置司期保護回路などを決定すること、に）デ
スタッフ誤シが起こシにくいように、スタッフ制御ビッ
トは冗長構成とすることなどである。
上述した従来のフレーム同期方式ではその方式を決める
際、各々の条件の要求が相反する場合があるので、条件
がすべて満すことは困難である。
際、各々の条件の要求が相反する場合があるので、条件
がすべて満すことは困難である。
特に、伝送路や信号の速度が与えられていて、制御ビッ
トの数が制限される場合には良好な特性が得られない。
トの数が制限される場合には良好な特性が得られない。
また、一般にフレームパターンが１種類の場合は装置系
の中に方式上フレーム周期と相関を持つような信号ない
し回路があると、誤同期の危険がある。そこで、１フレ
ーム内に複数の異なるフレームパターンを配置するなど
の方法をとっていたが、必要とするビット数が多くなる
問題（欠点）がある。
の中に方式上フレーム周期と相関を持つような信号ない
し回路があると、誤同期の危険がある。そこで、１フレ
ーム内に複数の異なるフレームパターンを配置するなど
の方法をとっていたが、必要とするビット数が多くなる
問題（欠点）がある。
この発明に係るフレーム同期方式は複数個のフレームパ
ターンを定義し、送信側では毎フレームごとのスタッフ
制御の状態に対応させて、そのうちの１つのフレームパ
ターンを送ることによって、フレーム同期情報とスタッ
フ制御情報を同時に伝送し、受信側では前記の複数個の
フレームパターンのいずれかの検出をもってフレームパ
ターンの検出とし、このフレームパターンによシ、いス
レかのスタッフ制御状態と判定してスタッフ情報を樽で
デスタッフ制御を行なうものである。
ターンを定義し、送信側では毎フレームごとのスタッフ
制御の状態に対応させて、そのうちの１つのフレームパ
ターンを送ることによって、フレーム同期情報とスタッ
フ制御情報を同時に伝送し、受信側では前記の複数個の
フレームパターンのいずれかの検出をもってフレームパ
ターンの検出とし、このフレームパターンによシ、いス
レかのスタッフ制御状態と判定してスタッフ情報を樽で
デスタッフ制御を行なうものである。
この発明においてはスタッフ制御の特性によってフレー
ムパターンが変化するので、制御ビットの数が制限され
る場合にもよシ良い同期特性が得られる。しかも、スタ
ッフ情報が方式上定まるある範囲からはずれた場合にも
同期はずれと判定してフレーム同期回路を動作させるこ
とができる。
ムパターンが変化するので、制御ビットの数が制限され
る場合にもよシ良い同期特性が得られる。しかも、スタ
ッフ情報が方式上定まるある範囲からはずれた場合にも
同期はずれと判定してフレーム同期回路を動作させるこ
とができる。
図はこの発明に係るフレーム同期方式の一実施例を示す
ブロック図であり、ディジタル信号１系統をスタッフ制
御によって伝送する伝送装置の受信側回路を示す図であ
る。同図において、１は受信された伝送路信号が入力す
る入力端子、２はスタッフパルスあシを示す第１フレー
ムパターンＡＢＣＤｌｌｉｔを検出し、第１フレームパ
ターン信号を出力する第１フレームパターン検出回路、
３はスタッフパルスなしを示す第２フレームパターンａ
ｂｃｄｅを検出し、第２フレームパターン信号を出力す
る第２フレームパターン検出回路、４は前記フレームパ
ターンの位置のビットを多数決方式でスタッフパルスＩ
Ｄ／スタッフパルスなしのいずれかを判定し、スタッフ
制御信号５を出力する一方、このスタッフパルスあり／
スタッフパルスなしを検出する割合は正常な状態ならば
ある範囲内に収まるため、この割合の正常／異常をもと
に同期はずれ検出信号６を出力する冗長判定回路を含ム
スタッフ制御判定回路、７はフレームパターン検出信号
８を出力するオアゲートからなる加算回路、９は前記同
期はずれ検出信号６および前記フレームパターン検出信
号８との入力によシ、同期復帰、同期保護なとの制御を
行なうフレーム同期回路、１０は出力端子１１８〜ｌｌ
ｎから各種の制御信号を出力する制御出力回路である。
ブロック図であり、ディジタル信号１系統をスタッフ制
御によって伝送する伝送装置の受信側回路を示す図であ
る。同図において、１は受信された伝送路信号が入力す
る入力端子、２はスタッフパルスあシを示す第１フレー
ムパターンＡＢＣＤｌｌｉｔを検出し、第１フレームパ
ターン信号を出力する第１フレームパターン検出回路、
３はスタッフパルスなしを示す第２フレームパターンａ
ｂｃｄｅを検出し、第２フレームパターン信号を出力す
る第２フレームパターン検出回路、４は前記フレームパ
ターンの位置のビットを多数決方式でスタッフパルスＩ
Ｄ／スタッフパルスなしのいずれかを判定し、スタッフ
制御信号５を出力する一方、このスタッフパルスあり／
スタッフパルスなしを検出する割合は正常な状態ならば
ある範囲内に収まるため、この割合の正常／異常をもと
に同期はずれ検出信号６を出力する冗長判定回路を含ム
スタッフ制御判定回路、７はフレームパターン検出信号
８を出力するオアゲートからなる加算回路、９は前記同
期はずれ検出信号６および前記フレームパターン検出信
号８との入力によシ、同期復帰、同期保護なとの制御を
行なうフレーム同期回路、１０は出力端子１１８〜ｌｌ
ｎから各種の制御信号を出力する制御出力回路である。
なお、前記スタッフパルスなしを示すフレームパターン
ａｂｃｄｅはスタッフパルスあシを示スフレームパター
ンＡＢＣＤＥと反対のパターンである。
ａｂｃｄｅはスタッフパルスあシを示スフレームパター
ンＡＢＣＤＥと反対のパターンである。
次に上記構成によるフレーム同期方式の動作について説
明する。まず、受信された伝送路信号は入力端子１を介
して第１フレームパターン検出回路２．第２フレームパ
ターン検出回路３およびスタッフ制御判定回路４に入力
する。したがって、この第１フレームパターン検出回路
２は第１フレームパターンＡＢＣＤＥを検出Ｌ、第１フ
レームハターン信号を出力し、第２フレームパターン検
出回路３は第２フレームパターンＢｂｃｄｅ”ｒ検出し
、第２フレームパターン信号を出力し、スタッフ制御判
定回路４は前記不し−ムパターンのビットを多数決方式
でスタッフパルスあり／なＬ（１）いずれかに判定し、
スタッフ制御信号５を出力する。すなわち、スタッフ制
御に関してはフレームパターンは２ビツトの誤シ訂正符
号となっている。
明する。まず、受信された伝送路信号は入力端子１を介
して第１フレームパターン検出回路２．第２フレームパ
ターン検出回路３およびスタッフ制御判定回路４に入力
する。したがって、この第１フレームパターン検出回路
２は第１フレームパターンＡＢＣＤＥを検出Ｌ、第１フ
レームハターン信号を出力し、第２フレームパターン検
出回路３は第２フレームパターンＢｂｃｄｅ”ｒ検出し
、第２フレームパターン信号を出力し、スタッフ制御判
定回路４は前記不し−ムパターンのビットを多数決方式
でスタッフパルスあり／なＬ（１）いずれかに判定し、
スタッフ制御信号５を出力する。すなわち、スタッフ制
御に関してはフレームパターンは２ビツトの誤シ訂正符
号となっている。
そして、スタッフ制御を行なう伝送方式において、この
スタッフ制御判定回路４はこのスタッフパルスあり／な
しの検出する割合は正常な状態ならばある範囲内に収ま
るため、この割合の正常／異常をもとに同期はずれ検出
信号６を出力する。一方、加算回路７は上記第１フレー
ムパターン信号と第２フレームパターン信号とを加算し
てフレームパターン検出信号８を出力する。したがって
、フレーム同期回路９は前記同期はずれ検出信号６およ
びフレームパターン検出信号８とをもとにして、同期復
帰、同期保護などの制御を行なう。この場合、このフレ
ーム同期回路９が同期はずれ検出信号６を受けて、スタ
ッフ制御の特性によってフレームパターンが変化するの
で、少ないビット数にかかわらず、誤同期の危険性を少
なくすることができる。そして、制御出力回路１０は前
記スタッフ制御信号５および前記フレーム同期回路９の
出力信号を受けて、出力端子１１８〜ｌｌｎから各種の
制御信号を出力することができる。
スタッフ制御判定回路４はこのスタッフパルスあり／な
しの検出する割合は正常な状態ならばある範囲内に収ま
るため、この割合の正常／異常をもとに同期はずれ検出
信号６を出力する。一方、加算回路７は上記第１フレー
ムパターン信号と第２フレームパターン信号とを加算し
てフレームパターン検出信号８を出力する。したがって
、フレーム同期回路９は前記同期はずれ検出信号６およ
びフレームパターン検出信号８とをもとにして、同期復
帰、同期保護などの制御を行なう。この場合、このフレ
ーム同期回路９が同期はずれ検出信号６を受けて、スタ
ッフ制御の特性によってフレームパターンが変化するの
で、少ないビット数にかかわらず、誤同期の危険性を少
なくすることができる。そして、制御出力回路１０は前
記スタッフ制御信号５および前記フレーム同期回路９の
出力信号を受けて、出力端子１１８〜ｌｌｎから各種の
制御信号を出力することができる。
以上詳細に説明したように、この発明に係るフレーム４
Ｍ方式によればフレームパターントスタッフ制御ビット
を共通化できるので、より少ない制御ピット数でよく、
シかも誤同期に入る危険性を少なくすることができるな
どの効果がある。
Ｍ方式によればフレームパターントスタッフ制御ビット
を共通化できるので、より少ない制御ピット数でよく、
シかも誤同期に入る危険性を少なくすることができるな
どの効果がある。
図はこの発明に係るフレーム同期方式の一実施例を示す
ブロック図である。 １・−−・入力端子、２・・・・第１フレームハターン
検出回路、３・１１ ｍ ’１＋第２フレームパターン
検出回路、４・・・・スタッフ制御判定回路、５φ・・
・スタッフ制御信号、６・・暢φ同期はずれ検出信号、
７１１・・φ加算回路、８・・・・７Ｖ−ｂパｉ−ン検
出信号、９・・・−フレーム同期回路、１０・・・・制
御出力回路、１１ａ〜１１ｎ・・・・出力端子。
ブロック図である。 １・−−・入力端子、２・・・・第１フレームハターン
検出回路、３・１１ ｍ ’１＋第２フレームパターン
検出回路、４・・・・スタッフ制御判定回路、５φ・・
・スタッフ制御信号、６・・暢φ同期はずれ検出信号、
７１１・・φ加算回路、８・・・・７Ｖ−ｂパｉ−ン検
出信号、９・・・−フレーム同期回路、１０・・・・制
御出力回路、１１ａ〜１１ｎ・・・・出力端子。
Claims (2)
- （１）固定長のフレームを持ちフレームパターンによつ
てフレーム同期をとり、スタッフ制御によつて伝送速度
の異なる信号を伝送するディジタル伝送方式において、
複数のフレームパターンを定義し、毎フレームごとのス
タッフ制御の状態に対応させた複数個のパターンのうち
の１つを送信することによつてフレーム同期情報および
スタッフ制御情報を同時に伝送することを特徴とするフ
レーム同期方式。 - （２）固定長のフレームを持ちフレームパターンによつ
てフレーム同期をとり、スタッフ制御によつて伝送速度
の異なる信号を伝送するディジタル伝送方式であつて、
複数のフレームパターンを定義し、毎フレームごとのス
タッフ制御の状態に対応させた複数個のパターンのうち
の１つを送信することによつてフレーム同期情報および
スタッフ制御情報を同時に伝送するフレーム同期方式に
おいて、複数個のフレームパターンのいずれかの検出を
もつて受信されたフレームパターンの検出とする一方、
この受信されたフレームパターンをいずれかのスタッフ
制御状態と判定してスタッフ情報を得てデスタツフ制御
を行なうと共に、フレームパターンの検出、未検出状態
をもとに、得られたスタッフ情報が、方式上定まるある
範囲からはずれた場合にも同期はずれと判定することを
特徴とするフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60052551A JP2573560B2 (ja) | 1985-03-18 | 1985-03-18 | フレ−ム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60052551A JP2573560B2 (ja) | 1985-03-18 | 1985-03-18 | フレ−ム同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61212935A true JPS61212935A (ja) | 1986-09-20 |
| JP2573560B2 JP2573560B2 (ja) | 1997-01-22 |
Family
ID=12917936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60052551A Expired - Lifetime JP2573560B2 (ja) | 1985-03-18 | 1985-03-18 | フレ−ム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573560B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797247A (en) * | 1980-12-09 | 1982-06-16 | Fujitsu Ltd | Stuff control system |
-
1985
- 1985-03-18 JP JP60052551A patent/JP2573560B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797247A (en) * | 1980-12-09 | 1982-06-16 | Fujitsu Ltd | Stuff control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2573560B2 (ja) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0659001B1 (en) | Parallel data transmission system using specific pattern for synchronisation | |
| US5020023A (en) | Automatic vernier synchronization of skewed data streams | |
| EP0043432A2 (en) | Error detecting device for synchronous data transmission system | |
| EP0443754A2 (en) | Method and apparatus for detecting a frame alignment word in a data stream | |
| US4279034A (en) | Digital communication system fault isolation circuit | |
| JPH02131040A (ja) | ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム | |
| US5107495A (en) | Frame synchronization system | |
| EP0740435A2 (en) | Alignment of parity bits to eliminate errors in switching from an active to a standby processing circuit | |
| US6275880B1 (en) | Framing codes for high-speed parallel data buses | |
| JPS61212935A (ja) | フレ−ム同期方式 | |
| EP1480370B1 (en) | Transmission data frame synchronization method and transmission data frame synchronization circuit | |
| JPH0294722A (ja) | パリティ監視方式 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JPH0546729B2 (ja) | ||
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| JPS62216539A (ja) | 時分割多重化信号のフレ−ム同期方式 | |
| JPS6251849A (ja) | Ｐｃｍ通信用後方動作型フレ−ム同期回路 | |
| JPS63303518A (ja) | 誤り監視方法 | |
| JPH0370325A (ja) | フレーム同期方式 | |
| JPH05336099A (ja) | Ａｔｍセル先頭同期方法 | |
| JPS6160039A (ja) | ｍＢ１Ｐ符号信号のパリテイビツト同期方式 | |
| JPS62111539A (ja) | 時分割多方向多重通信方式 | |
| JPH04137936A (ja) | フレーム同期方式 | |
| JPH05292068A (ja) | 信号切替方式 | |
| JPH01218144A (ja) | 伝送路符号誤り監視方式 |