JPS61210843A - Small electronic appliance - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は太陽電池素子妃よって充電を行う電源システム
を用いた小型電子機器に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a small electronic device using a power supply system that is charged by a solar cell element.

〔従来の技術〕[Conventional technology]

電卓やディジタル時計を駆動するための電源としては電
池を用いたものが一般的である。また。Batteries are commonly used as a power source to drive calculators and digital watches. Also.

最近はソーラ発電素子によって発電された電力を２次電
池に充電しておき、該２次電池によって駆動を行うもの
も提案されている。Recently, a device has been proposed in which a secondary battery is charged with electric power generated by a solar power generation element and the battery is driven by the secondary battery.

〔従来技術とそ問題点〕[Prior art and its problems]

前記従来例において電池を用いたものは比較的大きな電
力を安定して供給できるが本質的に電池交換が必要であ
る。また、ソーラ発電素子と２次電池を組合せたものは
、前記電池のみを用いたものに比較してはるかに長寿命
であるが、十分な光量が一定時間得られない場合には充
電が不充分になり特にディジタル時計などに使用する場
合時計が停止してしまう可能性があった。また、最近消
費電力の大きい音声録音再生機構、音声合成機能等を有
するディジタル時計なども開発されているが、このよう
な場合には音声回路の消費電力が大きく、前記ソーラ発
電素子と２次電池のみによる電源システムでは２次電池
に充電された電力を短時間で消費してしまい、全システ
ムがストップする可能性が大きくなるという問題点を有
していた。In the conventional example, those using batteries can stably supply a relatively large amount of power, but essentially require battery replacement. In addition, a combination of a solar power generation element and a secondary battery has a much longer lifespan than one that uses only the battery, but if a sufficient amount of light is not obtained for a certain period of time, charging may be insufficient. This could cause the clock to stop, especially when used with a digital clock. In addition, recently, digital clocks and the like have been developed that have voice recording and playback mechanisms, voice synthesis functions, etc. that consume a lot of power, but in such cases, the power consumption of the voice circuit is large, and the solar power generation element and the secondary battery are required. In a power supply system based solely on the battery, the power charged in the secondary battery is consumed in a short period of time, which increases the possibility that the entire system will stop.

さらに前記のように負荷の大きい駆動を繰り返し行った
場合、２次電池の寿命も次第に短くなってしまい２本来
の電池交換不要という目標を満たすこζ、力（できなか
った。Furthermore, when driving with a large load as described above is repeated, the life of the secondary battery gradually becomes shorter, making it impossible to meet the original goal of not requiring battery replacement.

〔発明の目的〕[Purpose of the invention]

本発明は上記問題点を除くために、充電素子として容量
（キャパシタ）を用い、ソーラ発電素子から該容量への
供給電力が少なくなったり負荷の大きい駆動を繰り返し
て充電容量が少なくなったりした場合には補助バッテリ
ーからの前記容量への充電を行うことによって常に安定
した電力を供給することのできる。小型電子機器を提供
することを目的とする。In order to eliminate the above-mentioned problems, the present invention uses a capacitor as a charging element, and when the power supplied to the capacitor from the solar power generation element decreases or the charging capacity decreases due to repeated driving with a large load. By charging the capacity from the auxiliary battery, stable power can always be supplied. The purpose is to provide small electronic devices.

〔発明の要点〕[Key points of the invention]

本発明は上記目的を達成するために、まず通常は前記ソ
ーラ発電手段から前記容量へ充電を行わせ、該容量に充
電された電力を電源として負荷の駆動が行われる。そし
て、前記容量の両端の電圧を前記電圧検出手段で監視し
て、前記ソーラ発電手段からの供給電力が少なくなった
り負荷の大きい駆動を繰り返して充電容量が少なくなっ
たりして前記電圧検出手段からの検出電圧値が所定電圧
値以下になった場合には、電池電源を前記容量へ接続し
て充電を行い電力の不足分を補うようにしたものである
。In order to achieve the above object, the present invention usually causes the solar power generation means to charge the capacitor, and then drives a load using the electric power charged in the capacitor as a power source. The voltage across the capacitor is monitored by the voltage detecting means, and if the power supplied from the solar power generating means decreases or the charging capacity decreases due to repeated driving with a large load, the voltage across the capacitor is monitored. When the detected voltage value becomes less than a predetermined voltage value, a battery power source is connected to the capacitor to charge it and compensate for the lack of power.

Ｃ実　施　例〕 以下１本発明の実施例につき詳細に説明を行う。C implementation example] Hereinafter, one embodiment of the present invention will be described in detail.

第１図は本発明の一実施例の全体的な回路構成図である
。容量５　（第１の電源手段の一部）の第１の端子（端
子電圧Ｖ’ｓｓ）はり、ＳＩによって構成される時計回
路１　（後述する電圧検出手段及び切換手段の一部を含
む）及び負荷回路３に接続されると共に、ブロッキング
ダイオードＤ＋を介して、ソーラ発電素子６（ソーラ発
電手段）のマイナス端子に接続され、さらにＦＥＴによ
るパワースイッチトランジスタＰＳ２（切換手段の一部
）を介して電池４（第２の電源手段）のマイナス端子（
端子電圧Ｖ　ｓ　ｓ　）に接続される。この時、パワー
スイッチトランジスタＰＳ２の制御入力端子には時計回
路１からの制御信号ＳＣ２が入力し。FIG. 1 is an overall circuit configuration diagram of an embodiment of the present invention. The first terminal (terminal voltage V'ss) of the capacitor 5 (part of the first power supply means), the clock circuit 1 constituted by the SI (including part of the voltage detection means and switching means described later), and It is connected to the load circuit 3, and also connected to the negative terminal of the solar power generation element 6 (solar power generation means) via the blocking diode D+, and further connected to the battery via the power switch transistor PS2 (part of the switching means) using an FET. 4 (second power supply means) negative terminal (
terminal voltage V s s ). At this time, the control signal SC2 from the clock circuit 1 is input to the control input terminal of the power switch transistor PS2.

また、電池４のマイナス端子は時計回路１に接続される
。ソーラ発電素子６のプラス端子及び容量５の第２の端
子はアースに接続される。ソーラ発電素子６の両端子間
には例えば、バイポーラ型のパワースイッチトランジス
タＰｓｉ（切換手段の一部）が接続され、パワースイッ
チトランジスタＰＳ＋の制御端子には時計回路１から制
御信号ＳＣ＋が入力する。時計回路１にはアースとの間
ニスイッチｓＷ＋　、ＳＷ２．ＳＷ３．ＳＷｔが接続さ
れる。また、アースは時計回路１及び負荷回路３に接続
される。さらに１時計回路１には降圧用容量（コンデン
サ）Ｃ＋が外付けされ、同じくアースとの間に降圧用容
量Ｃ２が外付けされ、加えてアースとの間に容量Ｃ３及
びＣ４を介して水晶発振素子Ｘ　’ｊへ１が接続される
。時計回路１からは負荷回路３へ制御データ群ＤＡＴＡ
　１が出力し。Further, the negative terminal of the battery 4 is connected to the clock circuit 1. The positive terminal of the solar power generating element 6 and the second terminal of the capacitor 5 are connected to ground. For example, a bipolar power switch transistor Psi (part of the switching means) is connected between both terminals of the solar power generating element 6, and a control signal SC+ is input from the clock circuit 1 to a control terminal of the power switch transistor PS+. The clock circuit 1 has two switches sW+, SW2 . SW3. SWt is connected. Further, the ground is connected to the clock circuit 1 and the load circuit 3. Furthermore, a step-down capacitor (capacitor) C+ is externally connected to the clock circuit 1, and a step-down capacitor C2 is also externally connected between the clock circuit 1 and the ground, and in addition, a crystal oscillator is connected between the clock circuit 1 and the ground through capacitors C3 and C4. 1 is connected to element X'j. Control data group DATA is sent from the clock circuit 1 to the load circuit 3.
1 is output.

同じ゛（表示部２　（ＬＣＤ）へ表示データ群ＤＡＴＡ
　２が出力する。Same゛(Display data group DATA on display section 2 (LCD)
2 outputs.

次に、第２図は第１図の時計回路１の内部の回路構成図
である。容量５（第１図参照）の端子電圧ｖ’ｓ、は電
圧検出回路１１及び１２（電圧検出手段）の一方の入力
端子に入力する。電圧検出回路１１及びＩ２の他方の入
力端子には電池４（第１図参照）のマイナス端子電圧ｖ
８ｓがリファレンス電圧として入力する。電圧検出回路
１１及び１２の各出力信号ＳＬ及びＳＨは電源切換制御
回路１０　（切換手段の一部、５に入力する。電源切換
制御回路１０には分周回路１４からタイミングクロック
φが入力し、同じ（電源切換制御回路１０からパワース
イッチトランジスタＰＳ＋へは制御信号ＳＣ＋が、パワ
ースイッチトランジスタＰＳ２及び計時部１５へは制御
信号ＳＣ２が出力される。一方、水晶発振素子Ｘ、、’
ｌは発振回路１３に接続され９発振回路１３は分周回路
１４に接続され９分周回路１４は計時部１５に接続され
る。計時部１５の出力データは表示駆動回路１７に入力
し２表示駆動回路１７からの表示データ群ＤＡＴＡ　２
は表示部２（第１図参照）に出力される。Next, FIG. 2 is a diagram showing the internal circuit configuration of the timepiece circuit 1 shown in FIG. 1. A terminal voltage v's of the capacitor 5 (see FIG. 1) is input to one input terminal of voltage detection circuits 11 and 12 (voltage detection means). The other input terminal of the voltage detection circuit 11 and I2 receives the negative terminal voltage v of the battery 4 (see FIG. 1).
8s is input as a reference voltage. The respective output signals SL and SH of the voltage detection circuits 11 and 12 are input to the power supply switching control circuit 10 (a part of the switching means, 5. The timing clock φ is input from the frequency dividing circuit 14 to the power supply switching control circuit 10, Same (a control signal SC+ is output from the power supply switching control circuit 10 to the power switch transistor PS+, and a control signal SC2 is output to the power switch transistor PS2 and the clock section 15. On the other hand, the crystal oscillator elements X,,'
l is connected to the oscillation circuit 13, the 9 oscillation circuit 13 is connected to the frequency divider circuit 14, and the 9 frequency divider circuit 14 is connected to the timer section 15. The output data of the clock section 15 is input to the display drive circuit 17, and the display data group DATA 2 from the display drive circuit 17 is inputted to the display drive circuit 17.
is output to the display section 2 (see FIG. 1).

スイッチＳＷ＋　、ＳＷ２．ＳＷ３．ＳＷ４は各々スイ
ッチ制御回路１６に接続され、スイッチ制御回路１６の
出力は分周回路１４に接続されると共に、制御データ群
ＤＡＴＡ　Ｉとして負荷回路３（第１図参照）に接続さ
れる。また、端子電圧Ｖ′、。Switch SW+, SW2. SW3. The SW4 are each connected to a switch control circuit 16, and the output of the switch control circuit 16 is connected to the frequency dividing circuit 14 and also to the load circuit 3 (see FIG. 1) as a control data group DATA I. Also, the terminal voltage V'.

は表示駆動回路１７及び降圧回路１８に入力し。is input to the display drive circuit 17 and the step-down circuit 18.

降圧回路１８の出力電圧Ｖ１１＋は表示駆動回路１７及
び時計回路１内の各回路を駆動する。降圧回路１８には
降圧用言［Ｉ　Ｃ＋が外付けされ、同じ（アースとの間
に降圧用言ＭＣ２が外付けされる。The output voltage V11+ of the step-down circuit 18 drives the display drive circuit 17 and each circuit in the clock circuit 1. The step-down circuit 18 is externally connected with a step-down terminus [I C+ , and a step-down term MC2 is externally connected between it and the same (ground).

降圧回路１８及び表示駆動回路１７にはアースが接続さ
れる。The step-down circuit 18 and the display drive circuit 17 are connected to ground.

次に、第３図は、第２図の電源切換制御回路１０のより
詳細な回路構成図である。電圧検出回路１１　（第２図
参照）の出力信号ＳＬはノア回路１０３の一方の入力端
子及び立ち上がり検出回路１０４に入力する。電圧検出
回路１２（第２図参照）の出力信号ＳＨは立ち上り検出
回路１０５に入力すると共に、制御信号ＳＣ＋とじて出
力される。ノア回路１０３の他方の入力端子には分周回
路１４（第２図参照）からタイミングクロ７りφが入力
し、ノア回路１０３の出力はタイマー回路１０１のカウ
ント入力に接続される。また、立ち上り検出回路１０４
の出力はタイマー回路１０１のリセット入力Ｒ′に接続
される。タイマー回路１０１のキャリー出力はフリ７プ
フロツプ１０２のセット人力Ｓに接続され、立ち上り検
出回路１０５の出力はフリップフロップ１０２のリセッ
ト人力Ｒに接続される。フリップフロップ１０２の出力
Ｑは制御信号ＳＣ２としてパワースイッチトランジスタ
ＰＳ２及び計時部１５に接続される。Next, FIG. 3 is a more detailed circuit configuration diagram of the power supply switching control circuit 10 of FIG. 2. The output signal SL of the voltage detection circuit 11 (see FIG. 2) is input to one input terminal of the NOR circuit 103 and the rise detection circuit 104. The output signal SH of the voltage detection circuit 12 (see FIG. 2) is input to the rising edge detection circuit 105 and is output as a control signal SC+. The timing clock signal φ is inputted to the other input terminal of the NOR circuit 103 from the frequency dividing circuit 14 (see FIG. 2), and the output of the NOR circuit 103 is connected to the count input of the timer circuit 101. In addition, the rising edge detection circuit 104
The output of is connected to the reset input R' of the timer circuit 101. The carry output of the timer circuit 101 is connected to the set signal S of the flip-flop 102, and the output of the rise detection circuit 105 is connected to the reset signal R of the flip-flop 102. The output Q of the flip-flop 102 is connected to the power switch transistor PS2 and the timer 15 as a control signal SC2.

以上のような構成の実施例は９時刻表示及び音声録音再
生などの機能を有する小型電子機器のものである。すな
わち、第２図において水晶発振素子Ｘ′七へ１及び発振
回路１３によって発生されるクロック信号は分周回路１
４によって分周され。The embodiment of the above configuration is a small electronic device having functions such as a 9-time display and audio recording/playback. That is, in FIG. 2, the clock signal generated by the crystal oscillation element
divided by 4.

さらに計時部１５において時刻計時が行われ１表示駆動
回路１７を介して時９分１秒などの表示データ群ＤＡＴ
Ａ　２が表示部２へ出力されＬＳＤに表示される。また
、第１図の負荷回路３は音声録音再生回路であり、短時
間の音声の録音及び再生を電子的に行うことができる。Furthermore, time measurement is performed in the timekeeping section 15, and a display data group DAT such as hour 9 minutes 1 second is sent via the 1 display drive circuit 17.
A2 is output to the display section 2 and displayed on the LSD. Further, the load circuit 3 in FIG. 1 is an audio recording/reproducing circuit, and is capable of electronically recording and reproducing audio for a short period of time.

この時、前記時刻設定及び前記音声録音再生動作は、ス
イッチ制御回路１６　（第２図参照）を介してスイッチ
群ＳＷ＋〜ＳＷ４によって行うことができる。この時、
スイ・ノア制御回路１６から負荷回路３へは、各スイッ
チ動作に対応して音声録音再生のための制御データ群Ｄ
ＡＴＡ　Ｉが出力される。At this time, the time setting and the audio recording/reproducing operation can be performed by the switch group SW+ to SW4 via the switch control circuit 16 (see FIG. 2). At this time,
A group of control data D for audio recording and playback is sent from the Sui-Noah control circuit 16 to the load circuit 3 in response to each switch operation.
ATA I is output.

前記小型電子機器において、第２図に示すように時刻の
計時などを行う時計回路本体部分は、容１５　（第１図
参照）の端子電圧■′ｓｓを降圧回路１８によって降圧
した電圧Ｖ１１＋によって動作する。また２表示駆動回
路１７には該降圧電圧ｖ３．１及び前記端子電圧ｖ′ｓ
ｓによって動作し９表示部２（第１図参照）のＬＣＤを
ダイナミック駆動する。この時　Ｖ　＃　、ｓの規定電
圧は一３ボルトであり、またその時Ｖ１１＋の規定電圧
が−１，５ボルトとなるように降圧回路１８に外付けさ
れる容量Ｃ１及びＣ２が設定される。一方。In the above-mentioned small electronic device, as shown in FIG. 2, the main part of the clock circuit that measures the time is operated by voltage V11+, which is obtained by stepping down the terminal voltage ■'ss of capacitor 15 (see FIG. 1) by step-down circuit 18. do. Further, the two-display drive circuit 17 includes the step-down voltage v3.1 and the terminal voltage v's.
s to dynamically drive the LCD of the display section 2 (see FIG. 1). At this time, the specified voltage of V#, s is 13 volts, and the capacitors C1 and C2 externally connected to the step-down circuit 18 are set so that the specified voltage of V11+ is -1.5 volts. on the other hand.

第１図に示すように音声録音再生回路である負荷回路３
は、容量５の端子電圧ｖ’ｓ、によって動作する。As shown in Fig. 1, a load circuit 3 which is an audio recording/playback circuit
is operated by the terminal voltage v's of the capacitor 5.

以上のように容量５は時計回路１及び負荷回路３の電源
として使用されるもので例えばＩＦＡ程度の大容量のも
のを用いる。この時、容量５には通常ソーラ発電素子６
によって発電された電力が充電される。この時２時計回
路１内の電圧検出回路１１及び１２（第２図参照）が容
量５の端子電圧ｖ’、、を監視しており＊Ｖ’ｓｓの絶
対値が第１の設定レベル以上になった時に、電源切換制
御回路１０（第２図参照）はオン信号である制御信号Ｓ
Ｃ＋を出力しパワースイッチトランジスタＰＳ＋をオン
にすると共にブロッキングダイオードＤ＋によって容量
５への過充電を防止する。一方、ソーラ発電素子６への
光量が不十分になったり負荷回路３が繰り返し駆動され
、容量５の端子電圧ｖ′ｓｓの絶対値が第２の設定レベ
ル以下になって所定時間経過すると、前記電源切換制御
回路１０はオン信号である制御信号ＳＣ２を出力しパワ
ースイッチトランジスタＰＳ２をオンにする。As described above, the capacitor 5 is used as a power source for the clock circuit 1 and the load circuit 3, and has a large capacity such as IFA. At this time, the capacity 5 is usually equipped with a solar power generation element 6.
The battery is charged with the electricity generated by the battery. At this time, the voltage detection circuits 11 and 12 (see Figure 2) in the second clock circuit 1 monitor the terminal voltage v', , of the capacitor 5, and the absolute value of *V'ss exceeds the first set level. When this happens, the power supply switching control circuit 10 (see FIG. 2) outputs the control signal S, which is an on signal.
C+ is output to turn on the power switch transistor PS+, and the blocking diode D+ prevents overcharging of the capacitor 5. On the other hand, when the amount of light to the solar power generating element 6 becomes insufficient or the load circuit 3 is repeatedly driven, and the absolute value of the terminal voltage v'ss of the capacitor 5 becomes below the second set level and a predetermined time elapses, The power supply switching control circuit 10 outputs a control signal SC2, which is an on signal, to turn on the power switch transistor PS2.

これによって電池４から電力が容量５に充電され充電不
足を補う。その後＋　Ｖ　’　ｍ　＊の絶対値が前記第
１の設定レベル以上になると、オフ信号である制御信号
ＳＣ２が出力され、パワースイッチトランジスタＰＳ２
をオフにして容量５への過充電を防止する。As a result, power from the battery 4 is charged to the capacity 5 to compensate for insufficient charging. Thereafter, when the absolute value of +V'm* becomes equal to or higher than the first setting level, the control signal SC2, which is an off signal, is output, and the power switch transistor PS2
Turn off to prevent overcharging to capacity 5.

以上の充電制御動作について第２図、第３図。The above charging control operation is shown in FIGS. 2 and 3.

及び第４図を用いて具体的に説明する。まず、電圧検出
回路１１　（第２図参照）は入力電圧ｖ′ｓｓが−２，
４ボルト以上（絶対値が２．４ボルト以下。This will be specifically explained using FIG. First, the voltage detection circuit 11 (see Fig. 2) has an input voltage v'ss of -2,
4 volts or more (absolute value is 2.4 volts or less).

以下絶対値で説明する）である場合にローレベルの出力
信号ＳＬを出力し、絶対値が２．４ボルト以上である場
合にハイレベルの出力信号Ｓ、を出力する。この時、電
圧検出回路１１の他方の入力には電池４（第１図参照）
のマイナス端子電圧ｖｓ。(described below in terms of absolute values), a low level output signal SL is output, and when the absolute value is 2.4 volts or more, a high level output signal S is output. At this time, the other input of the voltage detection circuit 11 is connected to the battery 4 (see Fig. 1).
Negative terminal voltage vs.

−一３ボルトが基準電圧として入力している。この状態
で今、第４図（ａ）の大実線に示すように容量５（第１
図参照）の充電レベルが下がり端子電圧Ｖ′ｓｓの絶対
値が２．４ボルト以下になった時（時刻ｔ１）、同図（
Ｃ）に示すように電圧検出回路１１の出力信号Ｓ、がロ
ーレベルに立ち下がる。-13 volts is input as the reference voltage. In this state, as shown by the large solid line in Figure 4(a), the capacity is 5 (1
(see figure) decreases and the absolute value of the terminal voltage V'ss becomes 2.4 volts or less (time t1).
As shown in C), the output signal S of the voltage detection circuit 11 falls to a low level.

これにより第３図の電圧切換制御回路１０の内部のノア
回路１０３を介してタイミングφがタイマー回路１０１
においてカウントされる。ここで。As a result, the timing φ is changed to the timer circuit 101 via the NOR circuit 103 inside the voltage switching control circuit 10 shown in FIG.
will be counted in here.

タイミングクロックφは分周回路１４（第２図参照）か
ら１０分に１発ずつのパルスとして供給され。The timing clock φ is supplied as a pulse every 10 minutes from the frequency dividing circuit 14 (see FIG. 2).

タイマー回路１０１では６進カウンクによて構成されて
いる。従って、タイミングクロックφが６発カウントさ
れた時、すなわち前記ＳＬ、が立ち下かってから（時刻
ｔ１から）１時間が経過すると。The timer circuit 101 is configured by a hexadecimal count. Therefore, when six timing clocks φ are counted, that is, one hour has elapsed (from time t1) after the SL falls.

タイマー回路１０１から第４図（ｄｌに示すようにキャ
リーが出力されてフリップフロップ１０２がセットされ
、その出力Ｑが第４図（ｅｌに示すように立ち上がる。A carry is output from the timer circuit 101 as shown in FIG. 4 (dl), and the flip-flop 102 is set, and its output Q rises as shown in FIG. 4 (el).

これにより制御信号ＳＣ２がハイレベルとなり、パワー
スイッチトランジスタＰＳ２がオンとなるため、電池４
から容量５へ充電が行われる（第１図参照）。この状態
においては、消費電力の大きい負荷回路３（第１図参照
）を動作させると誤動作の危険があるの゛でオン信号Ｓ
Ｃ２を計時部１５に入力させ（第２図参照）２表示駆動
回路１７を介して表示部２（第１図参照）において警告
表示を行わせる。その後、第４図（ａ）に示すように■
′ｓｓの絶対値が２．４ボルトを越えると（時刻ｔ２）
、電圧検出回路１１の出力信号Ｓ。As a result, the control signal SC2 becomes high level and the power switch transistor PS2 is turned on, so that the battery 4
From there, charging is performed to the capacitor 5 (see Fig. 1). In this state, there is a risk of malfunction if the load circuit 3 (see Figure 1), which consumes a large amount of power, is operated, so the on signal S
C2 is inputted to the clock section 15 (see FIG. 2), and a warning is displayed on the display section 2 (see FIG. 1) via the 2-display drive circuit 17. After that, as shown in Fig. 4(a),
When the absolute value of 'ss exceeds 2.4 volts (time t2)
, the output signal S of the voltage detection circuit 11.

がハイレベルにもどり、立ち上がり検出回路１０４（第
３図参照）からパルスが出力され、タイマー回路１０１
をリセットする。なお、ｖ’、。returns to high level, a pulse is output from the rise detection circuit 104 (see Figure 3), and the timer circuit 101
Reset. In addition, v',.

の絶対値が２．４ボルト以下になってからソーラ発電素
子６への光量が十分となり１時間以内に２．４ボルト以
上にもどった場合には、同じくタイマー回路１０１がリ
セットされるため、その場合にはフリップフロップ１０
２の出力信号ＳＣ２はオンとならず、電池４から容量５
への充電は行われない。タイマー回路１０１がリセット
された後、容量５（第１図参照）への充電が十分となり
第４図（ａ）に示すようにｖ′ｓｓの絶対値が３．４ボ
ルトを越えると（時刻ｔ３）、今度は電圧検出回路１２
（第２図参照）の出力信号ＳＨが第４図（ｂｌに示すよ
うにハイレベルとなる。これにより、立ち上がり検出回
路１０５から第４図（ｆ）に示すようなパルスが゛出力
され、フリップフロップ１０２がリセットされ、その出
力Ｑ（ＳＣ２）が第４図（ｅ）に示すように立ち下がる
。それと同時に制御信号ＳＣ＋はハイレベルとなる。従
って、パワースイッチトランジスタＰＳ２はオフとなり
、同じ（ＰＳ＋はオンとなるため容量５への充電動作は
ストップし過充電を防止する。その後、第４図（ａ）に
示すようにｖ′ｓｓの絶対値が３．４ボルトより下がる
と（時刻ｔ４）、電圧検出回路１２の出力信号ＳＨが立
ち下がり、制御信号ＳＣ＋がオフ信号となるためパワー
スイッチトランジスタＰＳ＋がオフとなり、ソーラ発電
素子６から容量５への充電が行われる。この時、制御信
号ＳＣ２はオフ信号となったままなので＋Ｖ’Ｓｆｉの
絶対値が再び２．４ボルト以下になるまでパワースイッ
チトランジスタＰＳ２はオンとならず、電池４から容１
ｉ５への充電は行われない。If the amount of light to the solar power generating element 6 becomes sufficient after the absolute value of becomes 2.4 volts or less and returns to 2.4 volts or more within one hour, the timer circuit 101 is reset as well. Flip-flop 10 in case
The output signal SC2 of 2 is not turned on, and the capacity 5 is not turned on from the battery 4.
Charging is not performed. After the timer circuit 101 is reset, the capacitor 5 (see FIG. 1) is sufficiently charged and the absolute value of v'ss exceeds 3.4 volts as shown in FIG. 4(a) (at time t3). ), this time the voltage detection circuit 12
The output signal SH (see FIG. 2) becomes high level as shown in FIG. 4 (bl). As a result, a pulse as shown in FIG. The transistor PS2 is reset and its output Q (SC2) falls as shown in FIG. is turned on, and the charging operation to the capacitor 5 is stopped to prevent overcharging.After that, as shown in FIG. 4(a), when the absolute value of v'ss falls below 3.4 volts (time t4) , the output signal SH of the voltage detection circuit 12 falls and the control signal SC+ becomes an off signal, so the power switch transistor PS+ is turned off, and the solar power generation element 6 charges the capacitor 5.At this time, the control signal SC2 Since remains as an off signal, the power switch transistor PS2 will not turn on until the absolute value of +V'Sfi falls below 2.4 volts again, and the power switch transistor
The i5 will not be charged.

以上のように本発明の実施例においては９通常はソーラ
発電素子から容量へ充電を行い、ソーラ発電素子への光
量が十分でなくなったり負荷回路を繰り返し駆動したこ
とによって容量の充電が十分でなくなったりして容量の
端子電圧の絶対値が１時間以上２．４ボルト以下になっ
た場合には電池から容量へ充電を行い電力を補っている
。さらに。As described above, in the embodiments of the present invention, the capacity is normally charged from the solar power generation element, and the capacity is not sufficiently charged due to insufficient light intensity to the solar power generation element or repeated driving of the load circuit. If the absolute value of the terminal voltage of the capacitor becomes 2.4 volts or less for more than one hour, the capacitor is charged from the battery to supplement the power. moreover.

容量の端子電圧の絶対値が３．４ボルト以上になった場
合には容量への全ての充電をストップし過充電を防止し
ている。これにより、容量から時計回路及び負荷回路へ
は常に安定した電力を供給することが可能となる。なお
、降圧回路１８（第２図参照）の出力電圧Ｖ　ｓ＄　１
は第４図（ａｌに示すように■′ｓｓに従って安定して
変化する。この時。When the absolute value of the terminal voltage of the capacitor exceeds 3.4 volts, all charging to the capacitor is stopped to prevent overcharging. This makes it possible to always supply stable power from the capacitor to the clock circuit and load circuit. Note that the output voltage V s$ 1 of the step-down circuit 18 (see FIG. 2)
As shown in Figure 4 (al), changes stably according to ■'ss. At this time.

容量の端子電圧が２．４ボルト以下になることは頻繁に
は起こらないため、補助用の電池の寿命は十分に長いも
のとなる。Since the terminal voltage of the capacitor does not frequently fall below 2.4 volts, the life of the auxiliary battery is sufficiently long.

なお、前記各設定電圧は固定とされるものではないこと
は勿論であり、また１時計以外に小型計算機、電子ゲー
ム機、カメラ等にも適用できる。It goes without saying that each of the set voltages mentioned above is not fixed, and can be applied not only to a watch but also to a small computer, an electronic game machine, a camera, etc.

〔効　果〕〔effect〕

本発明によれば、容量を介して負荷に対して常に安定し
た電力を供給することが可能となり、ソーラ発電素子及
び電池の利用効果を十分に上げることができ、電池も長
寿命にすることができる。According to the present invention, it is possible to always supply stable power to the load through the capacity, the effectiveness of using the solar power generation element and the battery can be sufficiently increased, and the life of the battery can also be extended. can.

それにより、ソーラ発電素子が無発電状態でも負荷を駆
動することが可能となり、携帯性に富んだ小型電子機器
を提供することが可能である。This makes it possible for the solar power generation element to drive a load even when no power is being generated, making it possible to provide a compact electronic device that is highly portable.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施例の全体的な回路構成図。 第２図は第１図の時計回路の内部の回路構成図。 第３図は第２図の電源切換・着生回路のより詳細な回路
構成図。 第４図は本発明の詳細な説明するための動作タイミング
チャートである。 ３・・・負荷回路。 ４・・・電池。 ５・・・容量。 ６・・・ソーラ発電素子。 １０・・・電源切換制御回路。 １１．１２・・・電圧検出回路。 １０１・・・タイマー回路。 １０２・・・フリップフロップ。 １０４．１０５・・・立ち上がり検出回路。FIG. 1 is an overall circuit configuration diagram of an embodiment of the present invention. FIG. 2 is an internal circuit configuration diagram of the clock circuit shown in FIG. 1. FIG. 3 is a more detailed circuit configuration diagram of the power supply switching/seedling circuit shown in FIG. 2. FIG. 4 is an operation timing chart for explaining the present invention in detail. 3...Load circuit. 4...Battery. 5...Capacity. 6... Solar power generation element. 10...Power switching control circuit. 11.12... Voltage detection circuit. 101...Timer circuit. 102...Flip-flop. 104.105...Rise detection circuit.

Claims (2)

【特許請求の範囲】[Claims] （１）ソーラ発電手段と容量とを有し該容量に充電され
た電力によって負荷を駆動する第１の電源手段と、電池
を有する第２の電源手段と、前記第１の電源手段の容量
の両端の電圧を検出する電圧検出手段と、該電圧検出手
段からの検出電圧値に対応して前記第１の電源手段の容
量に充電を行うための電力供給手段として前記ソーラ発
電手段又は前記第２の電源手段を選択し前記第１の電源
手段の容量に接続して充電を行う切換手段とを有するこ
とを特徴とする小型電子機器。(1) A first power supply means having a solar power generation means and a capacity and driving a load with the electric power charged in the capacity, a second power supply means having a battery, and a capacity of the first power supply means. Voltage detection means for detecting the voltage at both ends, and the solar power generation means or the second power supply means as a power supply means for charging the capacity of the first power supply means in accordance with the detected voltage value from the voltage detection means. 1. A small electronic device comprising a switching means for selecting a power supply means and connecting it to the capacity of the first power supply means for charging. （２）前記電圧検出手段からの検出電圧値が第１の所定
閾値以上になった場合には前記切換手段は前記ソーラ発
電手段及び前記第２の電源手段を前記第１の電源手段の
容量から切り離して該容量への充電を停止し、前記検出
電圧値が前記第１の所定閾値以下になった場合には前記
切換手段は前記ソーラ発電手段を前記第１の電源手段の
容量に接続して該容量への充電を行い、前記検出電圧値
が所定時間の間前記第１の所定閾値より小さい第２の所
定閾値以下になった場合には前記切換手段は前記第２の
電源手段を前記第１の電源手段の容量に接続して該容量
への充電を行うことを特徴とする特許請求の範囲第１項
記載の小型電子機器。(2) When the detected voltage value from the voltage detection means exceeds a first predetermined threshold value, the switching means changes the capacity of the solar power generation means and the second power supply means from the capacity of the first power supply means. The switching means connects the solar power generation means to the capacity of the first power supply means when the detected voltage value becomes equal to or less than the first predetermined threshold value. When the capacitor is charged and the detected voltage value becomes equal to or less than a second predetermined threshold value which is smaller than the first predetermined threshold value for a predetermined period of time, the switching means switches the second power supply means to the first predetermined threshold value. 2. The small electronic device according to claim 1, wherein the small electronic device is connected to a capacitor of one power source means to charge the capacitor.