JPS6120984A - Smoothing apparatus for digital function - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ディジタル関数発生器の表示装置において
、ディ・ゾタル固有の分解能による′刻みの荒さによる
線分の「鋸状」の「ぎざぎざ」を平滑化するディジタル
関数発生器のスムージング装置に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention is directed to a display device for a digital function generator, in which the ``saw-like''``jaggedness'' of a line segment due to the roughness of the increments due to the resolution specific to Di Zotal is eliminated. The present invention relates to a smoothing device for a digital function generator.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

ディジタル関数発生による線分の平滑化を行うため、今
までも種々な方法が考えられた。まず第１はディジタル
表示の画素数をできるだけ増して、表示する最小分解能
を小さくする方法である。この方法では、視感覚による
荒さがなくなるが、ハードウェア上の制約が伴い、希望
の分解能まで増すことは不可能である。Various methods have been considered to smooth line segments by generating digital functions. The first method is to increase the number of pixels in the digital display as much as possible to reduce the minimum display resolution. Although this method eliminates visual roughness, it is accompanied by hardware constraints and cannot increase the resolution to the desired level.

また、ランダム走査形の表示装置においては、関数発生
の出力をいくつかの遅延素子に供給してそれぞれの遅延
出力を加算することによシ、表示画面上の分解能をあげ
、ディジタル関数発生の荒さを補閲す、る方式がある。In addition, in a random scanning display device, the resolution on the display screen can be increased by supplying the output of the function generation to several delay elements and adding the respective delay outputs. There is a method to correct the

しかしながら、ラスク走査方式の図形表示装置では、Ｙ
軸（またはＸ軸）方向において分解能が表示装置のラス
ク本数により制限されるため、この方式の適用には限界
がある。However, in a rask scanning type graphic display device, Y
There are limits to the application of this method because the resolution in the axial (or X-axis) direction is limited by the number of rasks in the display device.

〔発明の目的〕[Purpose of the invention]

この発明は、上記従来の欠点を除去するためになされた
もので、ラスク走査形の図形表示装置において、搬用形
の分解能（５１２Ｘ５１２程度）をもつ表示装置の直線
の線分画像がアナログで発生する直線の線分画像と同じ
になるようにし、しかも一般的なラスク走査形のインタ
レース走査におけるフィールドのちらつきも防ぐ役目を
する、ツインビーム方式のディジタル関数発生器のスム
ージング装置を提供することを目的とする。This invention was made in order to eliminate the above-mentioned drawbacks of the conventional art, and it is possible to generate straight line segment images in analog form on a display device having a resolution of portable type (approximately 512 x 512) in a rask scanning type graphic display device. An object of the present invention is to provide a smoothing device for a twin-beam digital function generator, which makes the image the same as a straight line segment image and also prevents field flickering in general rask scanning type interlaced scanning. shall be.

〔発明の概要〕[Summary of the invention]

この発明のディジタル関数のスムージング装置は、関数
の始点、終点を表わす入力データに基づき所定の関数信
号を発生する関数発生器と、この関数発生器から出力さ
れる関数信号の始点値と終点値からｘ−ｙ座標における
勾配を求めこの勾配が所定値よシ大か小かによシ階調の
補正方向を決定してこの補正方向に対応したアドレス信
号を出力する階調補正部と、階調補正値が記憶され前記
階調補正部からのアドレス信号によシ所定の補正値が読
み出される階調補正記憶器と、前記補正方向に対応して
前記関数発生器からのＸ軸座標信号またはＹ軸座標信号
を１ビツトずつ増加しアドレス信号として出力する補正
演算部と、この補正演算部からの出力信号に対応したア
ドレスに前記階調補正記憶器から読み出された補正値を
記憶する記憶器とを設け、この記憶器で記憶された補正
値を輝度信号として表示装置に供給するようにしたもの
である。The digital function smoothing device of the present invention includes a function generator that generates a predetermined function signal based on input data representing the start point and end point of the function, and a function generator that generates a predetermined function signal based on the start point value and end point value of the function signal output from the function generator. a gradation correction section that calculates a gradient in the x-y coordinates, determines a gradation correction direction depending on whether the gradient is larger or smaller than a predetermined value, and outputs an address signal corresponding to this correction direction; a gradation correction storage device in which correction values are stored and predetermined correction values are read out according to an address signal from the gradation correction section; and an X-axis coordinate signal or a Y coordinate signal from the function generator corresponding to the correction direction; a correction calculation section that increments the axis coordinate signal by one bit and outputs it as an address signal; and a storage device that stores the correction value read from the gradation correction storage device at an address corresponding to the output signal from the correction calculation section. The correction value stored in the memory is supplied to the display device as a luminance signal.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明のディジタル関数発生器のスムージング
装置の実施例について図面に基づき説明する。第１図は
その一実施例の構成を示すブロック図である。この第１
図において、入力データＩＤは計算機などの外部機器か
らのディジタルデータである。この入力データＩＤには
関数の種別、関数の始点、終点位置などを示すデータが
含まれる。Embodiments of a smoothing device for a digital function generator according to the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of one embodiment. This first
In the figure, the input data ID is digital data from an external device such as a computer. This input data ID includes data indicating the type of function, the start point, end point position, etc. of the function.

この入力データＩＤは、入カパッファレジスタノに蓄え
られた後、関数発生器２に転送される。関数発生器２は
、入力データＩＤから始点。This input data ID is stored in the input buffer register and then transferred to the function generator 2. The function generator 2 starts from the input data ID.

終点などのデータおよび関数の種別を示す直線。A straight line that indicates data and function types, such as end points.

円などの記号のデータに基づき所定の関数信号を発生す
る。この関数発生器２の出力は階調補正部３００、アド
レスレジスタ４、補正演算部５００１書き込み用アドレ
スレジスタ６に供給される。A predetermined function signal is generated based on data of symbols such as circles. The output of the function generator 2 is supplied to the gradation correction section 300, the address register 4, the correction calculation section 5001, and the writing address register 6.

上記階調補正部３００の構成が第３図にブロック図で示
されている。この第３図に示すように、関数発生器２か
らの始点値データが始点値レジスタ３０１に蓄えられ、
関数の終点値データが終点値レジスタ３０２に蓄えられ
る。The configuration of the tone correction section 300 is shown in a block diagram in FIG. As shown in FIG. 3, starting point value data from the function generator 2 is stored in a starting point value register 301,
End point value data of the function is stored in end point value register 302.

この始点値レジスタ３０１と終点値レジスタ３θ２の出
力はＸ座標減算部３０３とＹ座標減算部３ρ４に送出さ
れる。Ｘ座標減算部３０３とＹ座標減算部３０４の出力
は割算部３０５に送出され割算処理されてＸ／Ｙの傾き
が求められる。The outputs of the starting point value register 301 and the ending point value register 3θ2 are sent to the X coordinate subtraction unit 303 and the Y coordinate subtraction unit 3ρ4. The outputs of the X coordinate subtraction section 303 and the Y coordinate subtraction section 304 are sent to the division section 305 and subjected to division processing to obtain the X/Y slope.

割算部３０５の出力は、補正演算部５００に送出される
とともに、比較部３０６　、ＳＯＢおよび割算部３０２
に送出される。この階調補正部３００は、表示装置１１
の階調能力視感度を考慮して、１６階階調度の階調補正
を行うようにしている。したがって、比較部３０６では
、演算部３０５の出力Ｘ／Ｙ　＝　Ｃについて、ル乍≧
１６゜Ｘ／Ｙ（１６、Ｘ／Ｙ＝１６の３通りの比較を行
う。The output of the division section 305 is sent to the correction calculation section 500, and is also sent to the comparison section 306, SOB and the division section 302.
will be sent to. This gradation correction unit 300
In consideration of the gradation ability and visual sensitivity of 16 gradations, gradation correction is performed. Therefore, in the comparison unit 306, regarding the output X/Y = C of the calculation unit 305,
16°X/Y (3 comparisons are made: 16, X/Y=16.

比較部３０６の比較結果のうちＸ／Ｙ≧１６を示す信号
がゲート３０９を通して、ＯＲダート３１０に出力され
る。比較結果のうちＸ／Ｙ（１６を示す信号は、ゲート
３１１を通してＯＲゲート３１０に出力される。さらに
、比較結果のうちＸ／Ｙ　＝　１６を示す信号が１６ビ
ットクロツク発生部３１２に出力される。Among the comparison results of the comparator 306, a signal indicating X/Y≧16 is outputted to the OR dart 310 through the gate 309. Among the comparison results, a signal indicating X/Y (16) is outputted to OR gate 310 through gate 311.Furthermore, among the comparison results, a signal indicating X/Y=16 is outputted to 16-bit clock generating section 312.

この１６ビツトクロツク発生部３１２．ダート３０９．
３１１の各出力は、ＯＲダート、１゜を通してアドレス
レジスタ４に送出される。アドレスレジスタ４の出力は
第１図に示した階調補正メモ’Ｉ）ｖＫ所壷の階調補正
値を選択するアドレスとして供給される。This 16-bit clock generating section 312. Dart 309.
Each output of 311 is sent to address register 4 through OR dart, 1°. The output of the address register 4 is supplied as an address for selecting the gradation correction value of the gradation correction memo 'I) vK urn shown in FIG.

また、割算部３０７は、割算部３０５の割算結果Ｘ／Ｙ
＝Ｃにより、１６／ｃの割算を行い、その出力をダート
３１３．３１４に送出する。Furthermore, the division unit 307 calculates the division result X/Y of the division unit 305.
=C performs the division of 16/c and sends the output to dart 313.314.

比較部３０８は割算部３０５の出力Ｃで「１６」を割っ
た値が１よシ犬か小、すなわち、１６／Ｃ）１または１
６／Ｃ〈１の比較をするものであシ、その比較結果が１
６／Ｃ＞１のときはゲート３１３に信号を送出し、比較
結果が１６／Ｃ（：１の、ときはダート３１４に信号゛
を送出する。The comparison unit 308 determines that the value obtained by dividing “16” by the output C of the division unit 305 is smaller than 1, that is, 16/C) 1 or 1.
6/C〈It is a comparison of 1, and the comparison result is 1.
When 6/C>1, a signal is sent to the gate 313, and when the comparison result is 16/C (:1), a signal is sent to the dart 314.

ゲート３１３の出力はゲート３０９Ｖｃ送出され、’ｙ
”−）３１４の出力は割算部３１５に送出される。割算
部３１５は、Ｃ／１６の割算を行い、ゲート３１１に信
号を送出する。The output of gate 313 is sent out to gate 309Vc, 'y
”-) 314 is sent to the divider 315. The divider 315 performs C/16 division and sends a signal to the gate 311.

次に、補正演算部５００の構成について第４図によシ説
明する。この第４図は、補正、演算部５θ０の内部構成
を示したブロック図である。Next, the configuration of the correction calculation section 500 will be explained with reference to FIG. FIG. 4 is a block diagram showing the internal configuration of the correction and calculation section 5θ0.

この第４図において、第３図の割算部３０５の出力が比
較回路５０ノに供給される。この比較回路５０１はＸ／
Ｙ　）　１かまたはＸ／Ｙ　（１かを比較するものであ
シ、Ｘ／Ｙ　）　１の比較結果はダート５０２に出力さ
れ、Ｘ／Ｙ　（１の比較結果はゲート５０３に出力され
る。In FIG. 4, the output of the divider 305 in FIG. 3 is supplied to a comparison circuit 50. This comparison circuit 501 is
A comparison result of Y) 1 or X/Y (1) is output to the dart 502, and a comparison result of X/Y (1 is output to the gate 503).

また、関数発生器２からＸ軸座標出力２Ｘがゲート５０
３およびＯＲゲート５０４に供給され、同様にしてＹ軸
座標出力２Ｙがゲート５０２およびＯＲダート５０５に
供給される。In addition, the X-axis coordinate output 2X from the function generator 2 is output to the gate 50.
Similarly, the Y-axis coordinate output 2Y is supplied to the gate 502 and the OR gate 505.

Ｘ／Ｙ　（１のときＸ軸出力２Ｘがダート５０３を介し
て加算部５０６に送出され、Ｘ／Ｙ　）　１のときＹ軸
出力２Ｙがゲート５０２を介して加算部５０７に送出さ
れる。加算部５０６はＸ軸出力２ＸＫｒｌＪを加え、ま
た、加算部５’０７はＹ軸出力２Ｙに「１」を加えＸ軸
またはＹ軸の座標を示すアドレス信号を１ビツトずつ増
加させる。X/Y (When 1, the X-axis output 2X is sent to the adder 506 via the dart 503, and when X/Y is 1, the Y-axis output 2Y is sent to the adder 507 via the gate 502. The adder 506 adds the X-axis output 2XKrlJ, and the adder 5'07 adds "1" to the Y-axis output 2Y to increase the address signal indicating the X-axis or Y-axis coordinate by one bit.

加算部５０６の出力は０Ｒｆ−ト５０４に送られ、加算
部５０７の出力はＯＲゲート５０５に送られる。ＯＲダ
ート５０４の出力はリフレッシュアドレスレジスタＸ軸
カウンタ５ｏｓＫ送出され、また、ＯＲダート５０５の
出力はリフレッシュアドレスレジスタＹ軸カウンタ５０
９に送出される。The output of adder 506 is sent to 0Rf-gate 504, and the output of adder 507 is sent to OR gate 505. The output of the OR dart 504 is sent to the refresh address register X-axis counter 5osK, and the output of the OR dart 505 is sent to the refresh address register Y-axis counter 50.
Sent on 9th.

このリフレッシュアドレスレジスタＸ軸カウンタ５０８
およびリフレッシュアドレスレジスタＹ軸カウンタ５０
９の出力はリフレッシュメモリ８にアドレス信号として
供給されリフレッシ−メモリ８の所定のアドレスに階調
補正メモリ７からの階調補正値が記憶される。This refresh address register X-axis counter 508
and refresh address register Y-axis counter 50
The output of 9 is supplied to a refresh memory 8 as an address signal, and the gradation correction value from the gradation correction memory 7 is stored at a predetermined address in the refresh memory 8.

リフレッシュメモリ８の出力は出力回路１０に送られ、
この出力回路１０の出力は表示装置１１に送出される。The output of the refresh memory 8 is sent to the output circuit 10,
The output of this output circuit 10 is sent to a display device 11.

壕だ、同期信号発生回路１２から同期信号が読み出し用
アドレスレジスタ９および走査駆動回路１３に供給され
る。走査駆動回路１３は同期信号に基づいて、表示装置
１１の走査駆動を行う。A synchronizing signal is supplied from the synchronizing signal generating circuit 12 to the read address register 9 and the scanning drive circuit 13. The scan drive circuit 13 performs scan drive of the display device 11 based on the synchronization signal.

次に、以上のように構成されたこの発明のディジタル関
数のスムージング装置の動作（ついて説明する。計算機
などの外部機器からのディジタルデータの入力データＩ
Ｄは、入カバッファレジスタノに入力され、そこで一旦
、蓄積された後、関数発生器２に転送される。Next, the operation of the digital function smoothing device of the present invention configured as described above will be explained.
D is input to the input buffer register, where it is temporarily stored and then transferred to the function generator 2.

この入力データＩＤＥは、関数の種別、関数の始点、終
点位置などを示すデータが含まれる。This input data IDE includes data indicating the type of function, the start point, end point position, etc. of the function.

階調補正部３００の始点値レジスタ３０１、終点値レジ
スタ３０２は関数発生器２からの関数信号のうち始点と
終点のデータを記憶する。A start point value register 301 and an end point value register 302 of the gradation correction section 300 store data of the start point and end point of the function signal from the function generator 2.

この階調補正部３００における階調補正は階調補正メモ
リ７と組み合わせて行なわれ、関数の勾配または円弧な
どに対して生じる「ぎざぎざ」がなめらかＫされる。The gradation correction in the gradation correction section 300 is performed in combination with the gradation correction memory 7, and "jaggies" that occur in the gradient or arc of a function are smoothed out.

この階調補正は、第２図（ａ）、第２図（ｂ）に示すご
とく、まず始点、終点値からＸ軸方向とＹ軸方向の階調
の濃淡のベクトルの方向と勾配からピットの変化値と方
向を見つけ、階調の補正値を算出して、関数発生器２で
発生した各ビット値と補正演算を行った各ビット値ごと
に行われる。As shown in Figures 2(a) and 2(b), this gradation correction is performed by first starting from the starting point and ending point values, then determining the direction and gradient of the gradation vector in the X-axis direction and Y-axis direction. The change value and direction are found, a gradation correction value is calculated, and this is performed for each bit value generated by the function generator 2 and each bit value subjected to correction calculation.

変化値を示す勾配は、まず、第３図の始点値レジスタ、
９　ｏ　ｚ　、　Ｈ黒値レジスタ３０２においてそれぞ
れ記憶された（ｘ、ｙ）座標のＸ座標とＹ座標の終点座
標ｘ、　、　ｙｌ！と始点座標Ｘ８ｒ　Ｙｓのデータを
もとにそれぞれ減算部３０３でＸ＝Ｘｔ　Ｘｓ、減算部
３０４でＹ＝ＹＥ−Ｙｇが算出されたのち、割算部３０
５でＸ／Ｙ　＝　Ｃの割算を行うことにより求められる
。この割算結果Ｘ／Ｙ　＝　Ｃは、比較部３０６．３０
８、演算部３０７に送られるが、これと同時に、補正演
算部５００の比較回路５０ノにも送られ、ｇＹ　）　１
．　Ｘ／’Ｙ　（１、Ｘ／Ｙ　＝　１の比較がなされ補
正方向が判定される。The gradient indicating the change value is first stored in the starting point value register in FIG.
9 oz, H The end point coordinates x, , yl! of the X and Y coordinates of the (x, y) coordinates respectively stored in the black value register 302. Based on the data of the starting point coordinates X8r and Ys, the subtraction unit 303 calculates X=Xt
It is obtained by dividing X/Y = C by 5. This division result X/Y = C is obtained by the comparison section 306.30
8, is sent to the arithmetic unit 307, but at the same time is also sent to the comparison circuit 50 of the correction arithmetic unit 500, gY) 1
．． A comparison of X/'Y (1, X/Y = 1) is made to determine the correction direction.

この補正方向の判定の結果、Ｘ／Ｙ≧１のときは第２図
（、）に示すようにＸ軸方向に所定の階調差でツインビ
ームの一方ビームによる階調が大→小、他方ビームによ
る階調が小→大となるようにＹ軸座標（Ｙ方向のドツト
位置）が変わる毎に階調補正をし、Ｘ／Ｙ　（１のとき
は第２図（ｂ）に示すようにＹ軸方向に所定の階調差で
ツインビームの一方ビームによる階調が大→小、他方ビ
ームによる階調が小→大となるようにＸ軸座標（Ｘ方向
のドツト位置）が変わる毎に階調補正を行い、スムージ
ングを行う。As a result of this correction direction determination, when X/Y≧1, as shown in Figure 2 (,), the gradation by one of the twin beams changes from large to small, and the other The gradation is corrected every time the Y-axis coordinate (the dot position in the Y direction) changes so that the gradation by the beam goes from small to large. Each time the X-axis coordinate (dot position in the Perform gradation correction and smoothing.

Ｘ／Ｙ　＝　１のときは丁度４５°の勾配を示すので、
Ｘ軸またはＹ軸方向に棒ずつ（最大輝度の半分）の階調
補正を行うことになる。階調補正は、理論的には、表示
座標軸の分解能だけ補正すればよいが、表示装装置１１
の階調能力視感度を考慮して、１６階階調度の階調補正
を行う。When X/Y = 1, it shows a slope of exactly 45°, so
Gradation correction is performed bar by bar (half the maximum brightness) in the X-axis or Y-axis direction. Theoretically, gradation correction only needs to be corrected by the resolution of the display coordinate axes;
Taking into consideration the gradation ability and visual sensitivity of , gradation correction of 16 gradations is performed.

割算部３０５のルなの演算結果は、比較部３０６に供給
され、ゾと１６との比較がなされ、その比較の結果がｘ
、’ｙ　＝　１６のときは１６階ｖ＠フルに使用するこ
とになる（輝度、が１６段階に変化され隣接する１ドツ
ト毎の階調差は１）。The result of the calculation by the division unit 305 is supplied to the comparison unit 306, where zo and 16 are compared, and the result of the comparison is x.
, 'y = 16, the 16th floor v@ is fully used (the brightness is changed in 16 steps and the gradation difference between adjacent dots is 1).

また、Ｘ／Ｙ　（１６のときはＹ方向のドツト位置が同
じときのＸ方向の輝点数（ドツト数）が１６よシ少ない
ため１６階調フルに使えない。Further, when X/Y (16), the number of bright spots (dots) in the X direction when the dot positions in the Y direction are the same is smaller than 16, so the full 16 gradations cannot be used.

したがって、このときは、１６／ｃ中Ｔ（Ｔは整数）を
隣接する１ドツト毎の階調差とする。また、ル乍〉１６
のときは、Ｘ方向のドツト数が１６より多いためＣ／’
１６　（整数）個のドツトを１ドツトとみて１６階調使
用する。Therefore, in this case, T (T is an integer) in 16/c is the gradation difference between adjacent dots. Also, Le〉16
When , the number of dots in the X direction is more than 16, so C/'
16 (integer) dots are considered as 1 dot, and 16 gradations are used.

また、比較部３０８で１６／ｃ≧１の比較を行った結果
が１６７Ｃ）１のときは、１６階調レベルを１６／Ｃ（
整数）で分割したレベルを１ドツト毎の階調差とし、１
６／Ｃ（１のときはゲート３１４を通して割算部３０７
の出力をｃ／１６割算部３１５に送り、そこで逆数Ｃ／
１６を求めてＣ／１６ずつのドツトを１単位にＸ軸また
はＹ軸方向に階調補正を行う。Further, when the comparison unit 308 performs a comparison of 16/c≧1 and the result is 167C)1, the 16th gradation level is changed to 16/C(
The level divided by an integer) is defined as the gradation difference for each dot, and 1
6/C (when 1, divider 307 through gate 314
The output of C/16 is sent to the c/16 divider 315, where the reciprocal C/
16 is calculated and gradation correction is performed in the X-axis or Y-axis direction in units of C/16 dots.

この階調補正は第１図に示す階調補正メモリ７でストア
されたデータで行われる。この階調補正メモリ７は半固
定ＲＯＭで構成される。このＲＯＭにはスムージングを
階調によシ行うためのデータがストアされ、ＯＲダート
３１０の出力信号でアドレスが規定される。This tone correction is performed using data stored in the tone correction memory 7 shown in FIG. This gradation correction memory 7 is composed of a semi-fixed ROM. This ROM stores data for performing smoothing by gradation, and the address is defined by the output signal of the OR dirt 310.

いま、階調補正のステ、グを最大１６にとれば、階調補
正メモリ７のアドレスは１６ワード設定し、ＬＳＢから
ＭＳＢまでの各階調レベルを１６ステツプ設ける。。階
調補正部ＳＯＯは、関数発生器２からの関数信号が直線
の場合は勾配から階調補正メモリ７のアドレス設定値と
補正ワード数を選択して、階調補正メモリ７のアドレス
を制御する。Now, if the maximum number of steps for gradation correction is 16, the address of the gradation correction memory 7 is set to 16 words, and each gradation level from LSB to MSB is provided with 16 steps. . When the function signal from the function generator 2 is a straight line, the gradation correction unit SOO selects the address setting value and the number of correction words of the gradation correction memory 7 based on the slope, and controls the address of the gradation correction memory 7. .

補正演算部５００は、リフレッシュメモリ８の書き込み
アドレスとして関数発生器２から指定されたアドレスを
補正するのに使用される。The correction calculation unit 500 is used to correct the address specified by the function generator 2 as the write address of the refresh memory 8.

比較回路５０）は、階調補正部ＳＯＯで演算されたＸ／
Ｙ　＝　Ｃの出力を導入し、ｘ／ｙ　＝　ＣＳ　１の判
定を行う。この判定内容によシＸ軸またはＹ軸に補正デ
ータを加算する。The comparison circuit 50) calculates the X/
Introduce the output of Y = C and determine x/y = CS 1. Correction data is added to the X-axis or Y-axis depending on the content of this determination.

Ｘ／Ｙ　）　１のときはＸ軸方向に、またＸ／Ｙ　＜：
　１のときはＹ軸方向に「＋１」ビットのアドレス補正
を各座標ごとにインクリメンタルに行う。X/Y ) 1 in the X-axis direction, or X/Y <:
When it is 1, address correction of "+1" bit is performed incrementally for each coordinate in the Y-axis direction.

書き込み用アドレスレジスタ６は、関数発生器２の出力
データと補正演算部５００の演算結果のデータをインク
リメンタルに交互に書き込みアドレスとしてストアする
。この書き込みアドレスレジスタ６にストアされた書き
込みアドレスによシ、リフレッシュメモリ８は階調補正
゛メモリ７からの出力を書き込む。The write address register 6 incrementally and alternately stores the output data of the function generator 2 and the data of the calculation result of the correction calculation section 500 as write addresses. According to the write address stored in the write address register 6, the refresh memory 8 writes the output from the gradation correction memory 7.

階調補正メモリ７はリフレッシュメモリ８の各書き込み
アドレスごとの階調データを供給する。The gradation correction memory 7 supplies gradation data for each write address of the refresh memory 8.

リフレッシュメモリ８は例えばラスタスキャ／タイグの
表示データをストアし、書き込まれた階調データは輝度
信号として表示装置１１の走査速度に同期して読谷出さ
れる。読み出し用アドレスレジスタ９は、表示装置１ノ
の表示面の走査を駆動するときの走査信号に同期をとる
ため、同期信号発生回路１２から同期されたクロック信
号を受けとり、読み出しアドレスを更新させる。The refresh memory 8 stores, for example, raster scan/tiger display data, and the written gradation data is read out as a luminance signal in synchronization with the scanning speed of the display device 11. The readout address register 9 receives a synchronized clock signal from the synchronization signal generation circuit 12 to update the readout address in order to synchronize with the scanning signal when driving the scanning of the display surface of the display device 1.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明のディジタル関数のスノ・−ジ
ング装置によれば、表示装置に表示される内容の直線の
線分画像がアナログで発生する直線の線分画像と同じに
なシ、視認される線を細くシ、解偉度がよくなると同時
に１．線に「なめらかさ」を与えることが可能となる。As described above, according to the digital function snowing device of the present invention, the straight line segment image displayed on the display device is not visually recognizable as the straight line segment image generated in an analog manner. By making the line thinner, the resolution improves and at the same time 1. It is possible to give "smoothness" to the lines.

これにと本ない、一般的なラスク走査形のインタレース
走査におけるフィールドのちらつきをも防止できる。In addition to this, it is also possible to prevent field flickering in general rask scanning type interlaced scanning.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明のディジタル関数のスムージング装置
の一実施例のブロック図、第２図（、）および第２図（
ｂ）は同上ディジタル関数のスムージング装置に適用さ
れるツインビームによる「なめらかさ」の補正方法を説
明する図、第３図は同上ディジタル関数のスムージング
装置における階調補正部の構成を示すブロック図、第４
図は同上ディジタル関数のスムージング’ＡＲにおける
補正演算部の構成を示すブロック図である。 １・・・入カパッファレジスタ、２・・・関数発生器７
．４・・・アドレスレジスタ、６・・・書き込み用アド
レスレジスタ、７・・・階調補正メモリ、８・・・リフ
レッシ−メモリ、９・・・読み出し用アドレスレジスタ
、１０・・・出力回路、１１・・・表示装置、１２・・
・同期信号発生回路、１３：・・走査駆動回路、３００
−・・・階調補正部、ＳＯＯ・・・補正演算部。 出願人代理人　　弁理士　鈴　江　武　彦第２図 （ａ） （ｂ）FIG. 1 is a block diagram of an embodiment of the digital function smoothing device of the present invention, FIG.
b) is a diagram illustrating a "smoothness" correction method using twin beams applied to the digital function smoothing device described above, and FIG. 3 is a block diagram showing the configuration of the tone correction section in the digital function smoothing device described above. Fourth
The figure is a block diagram showing the configuration of a correction calculation section in smoothing 'AR' of the digital function. 1... Input buffer register, 2... Function generator 7
．． 4... Address register, 6... Address register for writing, 7... Gradation correction memory, 8... Refresh memory, 9... Address register for reading, 10... Output circuit, 11 ...Display device, 12...
・Synchronization signal generation circuit, 13:...Scanning drive circuit, 300
-... Gradation correction section, SOO... Correction calculation section. Applicant's agent Patent attorney Takehiko Suzue Figure 2 (a) (b)

Claims (1)

【特許請求の範囲】[Claims] 関数の始点、終点を表わす入力データに基づき所定の関
数信号を発生する関数発生器と、この関数発生器から出
力される関数信号の始点値と終点値からＸ−Ｙ座標にお
ける勾配を求めこの勾配が所定値より大か小かにより階
調の補正方向を決定してこの補正方向に対応したアドレ
ス信号を出力する階調補正部と、階調補正値が記憶され
前記階調補正部からのアドレス信号により所定の補正値
が読み出される階調補正記憶器と、前記補正方向に対応
して前記関数発生器からのＸ軸座標信号またはＹ軸座標
信号を１ビットずつ増加しアドレス信号として出力する
補正演算部と、この補正演算部からの出力信号に対応し
たアドレスに前記階調補正記憶器から読み出された補正
値を記憶する記憶器と、この記憶器で記憶された補正値
が読み出され輝度信号として供給される表示装置とを具
備するディジタル関数のスムージング装置。A function generator that generates a predetermined function signal based on input data representing the start point and end point of a function, and a slope in the X-Y coordinates that is calculated from the start point value and end point value of the function signal output from this function generator. a gradation correction section that determines a gradation correction direction depending on whether the gradation correction direction is larger or smaller than a predetermined value and outputs an address signal corresponding to this correction direction; a gradation correction memory device from which a predetermined correction value is read out in response to a signal; and a correction device that increments the X-axis coordinate signal or Y-axis coordinate signal from the function generator by one bit in correspondence with the correction direction and outputs it as an address signal. a calculation section; a storage device for storing the correction value read out from the gradation correction storage device at an address corresponding to the output signal from the correction calculation section; and a storage device for storing the correction value read out from the tone correction storage device; A digital function smoothing device, comprising: a display device supplied as a luminance signal;