JPS61209314A - Apparatus for detecting coordinates data - Google Patents
Apparatus for detecting coordinates dataInfo
- Publication number
- JPS61209314A JPS61209314A JP60049907A JP4990785A JPS61209314A JP S61209314 A JPS61209314 A JP S61209314A JP 60049907 A JP60049907 A JP 60049907A JP 4990785 A JP4990785 A JP 4990785A JP S61209314 A JPS61209314 A JP S61209314A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- detection
- signal
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は座標データ検出装置、さらに詳しくは、物体上
の測定点の3次元座標あるいはステレオ画像中に任意に
設けた測定点の3次元座標を非接触でデータ検出するた
めの装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a coordinate data detection device, and more particularly, to a coordinate data detection device, and more particularly, to a coordinate data detection device, which detects three-dimensional coordinates of a measurement point on an object or a three-dimensional coordinate of a measurement point arbitrarily provided in a stereo image. This invention relates to a device for contactless data detection.
従来の非接触型の3次元座標データ検出装置の例として
は、1対のステレオ写真の双方において対応した測定点
を抽出し、この測定点の写真上での座標値から3次元座
標値を算出する装置が知られている。An example of a conventional non-contact 3D coordinate data detection device is to extract corresponding measurement points from both of a pair of stereo photographs and calculate 3D coordinate values from the coordinate values of these measurement points on the photographs. There are known devices that do this.
上記従来の3次元座標データ検出装置においては、写真
を媒体とするので時間がかかりさらに、測定点の抽出に
熟練と時間を要し、極めて非能率的な作業が必要とされ
、特に測定対象物の形状が複雑で測定点が多い場合作業
者の疲労は多大であった。In the above-mentioned conventional three-dimensional coordinate data detection device, since it uses photographs as a medium, it is time-consuming and requires skill and time to extract measurement points, which requires extremely inefficient work. When the shape of the machine is complex and there are many measurement points, the fatigue of the worker is great.
また、1対のカメラからなるステレオカメラによって撮
影されたステレオ写真を使用する場合、各カメラと測定
点を含む測定平面すなわちX軸が確定しているからX軸
に関してのみ測定点の対応関係を演算すればよいが、一
台のカメラを移動させて撮影したステレオ写真を使用す
る場合、各写真間に機械的関係がないからX軸及びこれ
と直交するy軸に関して測定点の対応関係を演算しなけ
ればならずデータ処理が繁雑となる問題があった。In addition, when using stereo photographs taken by a stereo camera consisting of a pair of cameras, the measurement plane containing each camera and measurement point, that is, the X axis, is determined, so the correspondence between measurement points is calculated only with respect to the X axis. However, when using stereo photographs taken by moving a single camera, there is no mechanical relationship between each photograph, so it is necessary to calculate the correspondence of measurement points with respect to the X axis and the y axis perpendicular to this. However, there was a problem in that data processing was complicated.
本発明は従来の非接触型の座標データ検出装置の上記問
題に鑑みなされたものであって、画像データを得るため
の複数の検出器をy軸に関して対応させて配置してX軸
に関してのみ測定点の対応関係を求めるデータ処理の容
易な座標検出装置を提供することを目的とする。The present invention was made in view of the above-mentioned problems of conventional non-contact type coordinate data detection devices, and measures only the X-axis by arranging a plurality of detectors to obtain image data in correspondence with respect to the y-axis. It is an object of the present invention to provide a coordinate detection device that facilitates data processing for finding correspondence between points.
本発明は、また、画像データを電気的に記憶しこれを電
気的に演算処理することにより測定時間を大幅に短縮さ
せることができる座標データ検出装置を提供することを
目的とする。Another object of the present invention is to provide a coordinate data detection device that can significantly shorten measurement time by electrically storing image data and electrically processing it.
本発明は上記目的を達成するため以下の構成上の特徴を
有する。すなわち、本発明は、被測定物の像を得る光学
系及び上記像位置に互いの検出信号が重複する如く配置
された複数のアレイ状検出素子を有する検出系から成る
検出部と、上記アレイ状検出素子のそれぞれからデータ
を取り出す制御部と、上記制御部によって取り出された
各アレイのデータを記憶する記憶部とから構成されるこ
とを特徴として構成される。The present invention has the following structural features in order to achieve the above object. That is, the present invention includes a detection unit including an optical system that obtains an image of the object to be measured and a detection system having a plurality of array-shaped detection elements arranged at the image position so that detection signals overlap with each other; The device is characterized by comprising a control unit that takes out data from each of the detection elements, and a storage unit that stores the data of each array taken out by the control unit.
本発明は上述のように写真を媒体とせず対象物体から得
られる画像データを電気的に記憶してこれを処理して座
標算出を行うから測定操作が容易でかつ測定時間を大幅
に短縮できる利点を有する。As mentioned above, the present invention does not use photographs as a medium, but electrically stores the image data obtained from the target object, processes this, and calculates the coordinates, so the advantage is that the measurement operation is easy and the measurement time can be significantly shortened. has.
また、本発明は、画像データを得るための検出器をy軸
に関し対象に配置することによりX軸に関してのみ測定
点の対応関係を求めることを要するデータ処理の簡単で
ある利点を有する。The invention also has the advantage of simplifying the data processing, which requires determining the correspondence of measurement points only with respect to the X-axis, by arranging the detectors for obtaining image data symmetrically with respect to the Y-axis.
以下、本発明の実施例を、データ読取り系及び処理出力
系に分けて説明する。Hereinafter, embodiments of the present invention will be explained separately into a data reading system and a processing output system.
(データ読取り系)
データ読取り系100は、第1図に示すように、測定の
対象物体3の光学像を得るための光学系と該光学像を光
電式に検出する手段からなる検出部10と、検出部10
からデータを得てこれを処理する制御部20と、制御部
20により得られたデータを記憶する記憶部30とから
なる。(Data reading system) As shown in FIG. 1, the data reading system 100 includes a detection unit 10 consisting of an optical system for obtaining an optical image of the object 3 to be measured and means for photoelectrically detecting the optical image. , detection unit 10
It consists of a control section 20 that obtains data from and processes it, and a storage section 30 that stores the data obtained by the control section 20.
まず、対象物体3を考慮して、第1図に示すようにx、
y、z座標を定める。検出部10は、対象物体3の上方
位置に2つの対物レンズ105.106をX軸方向に並
べて配置し、さらに対物レンズ105.106による対
象物体3の結像位置にリニアCGD C電荷結合素子)
103.104を、検出方向がX軸方向と平行となるよ
うに配置する。CCD103.104、対物レンズ10
5.106はそれぞれ検出部(A)101及び検出部(
B)102を構成し、検出装置101.102は一体と
なってパルスモータ107によってy軸方向に移動可能
である。First, considering the target object 3, as shown in FIG.
Determine the y and z coordinates. The detection unit 10 has two objective lenses 105 and 106 arranged side by side in the X-axis direction above the target object 3, and a linear CGD C charge-coupled device at the position where the objective lens 105 and 106 form an image of the target object 3.
103 and 104 are arranged so that the detection direction is parallel to the X-axis direction. CCD103.104, objective lens 10
5.106 is the detection part (A) 101 and the detection part (
B) 102, and the detection devices 101 and 102 are integrally movable in the y-axis direction by a pulse motor 107.
検出装置101.102の間には、対物レンズ109、
パターンフィルム110及び光源111からなる照明ユ
ニット108が配置される。照明ユニット108は対象
物体3の表面に模様がない場合に、その表面に格子状、
ストライブ状、あるいは濃度や周期に係るランダムパタ
ーンを投影するために使用される。Between the detection devices 101 and 102 there is an objective lens 109,
A lighting unit 108 consisting of a pattern film 110 and a light source 111 is arranged. When the surface of the target object 3 has no pattern, the illumination unit 108 has a grid pattern on the surface.
It is used to project striped or random patterns related to density or period.
一方、制御部20及び記憶部30は以下のように構成さ
れる。すなわち、まず、制御部20は、検出部(A)1
03及び検出部(B)102からの信号をデジタル信号
に変換するA/D変換器(A)121及びA/D変換器
(B)122、後述のRAM123.124が一走査分
のデジタル信号を記憶する時にRAM123.124の
アドレスを管理するカウンタ125、−走査中の最大信
号を検出する最大値検出部(A)127及び最大値検出
部(B)126、CGD 103.104の制御と各部
のタイミングをとるタイミングパルスを発生するタイミ
ングパルス発生部128とを包含する。On the other hand, the control section 20 and the storage section 30 are configured as follows. That is, first, the control unit 20 detects the detection unit (A) 1
A/D converter (A) 121 and A/D converter (B) 122 that convert signals from 03 and detection unit (B) 102 into digital signals, and RAMs 123 and 124 (described later) convert digital signals for one scan. A counter 125 that manages addresses in the RAM 123 and 124 during storage, a maximum value detection unit (A) 127 and a maximum value detection unit (B) 126 that detect the maximum signal during scanning, and control of the CGD 103 and 104 and each unit. The timing pulse generator 128 includes a timing pulse generator 128 that generates a timing pulse for determining timing.
記憶部30は、−走査分のデジタル信号を記憶するRA
M (A)123、RAM (B)124、及び全走査
分のデータを記憶するディスク2からなる。The storage unit 30 includes an RA that stores digital signals for −scanning.
It consists of an M (A) 123, a RAM (B) 124, and a disk 2 that stores data for all scans.
タイミングパルス発生部128は、A/D変換器121
.122へ信号線ASを通してA/D変換スタートのパ
ルス信号を出力し、一方A/D変換器121.122か
らA/D変換終了信号を信号線AEA、AEBを通して
受取る。タイミングパルス発生部128は、A/D変換
器121.122の両方からA/D変換終了信号を受取
ると、信号線T1を通してCCD103.104へ出力
されるクロック信号Tl (S)(第3図参照)を1
0”から“11あるいは“1”から0”に変換し、CC
D 103.104をそれぞれ1ビツトだけシフトさせ
、再びA/D変換スタートのパルス信号をA/D変換器
121.122へ出力する。The timing pulse generation section 128 includes the A/D converter 121
.. An A/D conversion start pulse signal is output to the A/D converter 122 through the signal line AS, and an A/D conversion end signal is received from the A/D converters 121 and 122 through the signal lines AEA and AEB. When the timing pulse generator 128 receives the A/D conversion end signals from both the A/D converters 121 and 122, it outputs the clock signal Tl (S) to the CCD 103 and 104 through the signal line T1 (see FIG. 3). ) to 1
Convert from “0” to “11” or “1” to 0” and CC
D 103 and 104 are each shifted by one bit, and a pulse signal for starting A/D conversion is outputted to A/D converters 121 and 122 again.
すなわち、タイミングパルス発生部128とA/D変換
器121.122によって発振ループが形成され、該発
振ループの作動によりCCD103.104の走査が実
行され、その出力信号はそれぞれA/D変換器121,
122によってデジタル信号に変換されてRAM123
.124に入力される。That is, an oscillation loop is formed by the timing pulse generator 128 and the A/D converters 121 and 122, and the scanning of the CCDs 103 and 104 is executed by the operation of the oscillation loop, and the output signals are sent to the A/D converters 121 and 122, respectively.
122 into a digital signal and stored in RAM 123.
.. 124.
タイミングパルス発生部128は、また、主制御部1か
らデータ線TCを通して周期データを受取る。タイミン
グパルス発生部128の内部には、信号線T1を通して
出力されるデジタル信号をクロック信号TI (S)
(第3図参照)として計数し、上記周期データに基づい
て1サイクルするカウンタが含まれており、1サイクル
するごとに信号vAT2を通してCCDIO3、i04
にタイミングパルス信号T2(S)(第3図参照)を1
パルス出力する。ところで、CCD 103.104は
蓄積効果形であり、蓄積時間を制御することにより出力
信号の大きさを変えることができ、信号IIIAT2を
通してC0D103.104へ出力されるタイミングパ
ルス信号T2 (S)はこの蓄積時間の制御を行うため
のものである。The timing pulse generator 128 also receives periodic data from the main controller 1 through the data line TC. Inside the timing pulse generator 128, a digital signal output through the signal line T1 is used as a clock signal TI (S).
(See Figure 3) and includes a counter that performs one cycle based on the above periodic data.
The timing pulse signal T2(S) (see Fig. 3) is set to 1.
Outputs pulses. By the way, the CCD 103.104 is an accumulation effect type, and the magnitude of the output signal can be changed by controlling the accumulation time.The timing pulse signal T2 (S) output to the C0D 103.104 through the signal IIIAT2 is based on this. This is for controlling the accumulation time.
タイミングパルス発生部128は、さらに、主制御部1
から信号線Sを通して読取りスタート信号5(S)(第
3図参照)を受取る。タイミングパルス発生部128は
、読取りスタート信号5(S)を受取りかつタイミング
パルス信号T2(S)をCCD103.104へ出力す
ると、クロック信号Tl(S)と同期した書込み信号T
3(S) (第3図参照)を信号線T3を通してカウン
タ125へ出力し、一方パルス信号T3 (S)の発生
はカウンタ125から信号線Eを通して入力される後述
の読取り終了信号E(S)(第3図参照)を受取ること
により停止させられる。The timing pulse generator 128 further includes the main controller 1
It receives a read start signal 5 (S) (see FIG. 3) from the signal line S through the signal line S. When the timing pulse generator 128 receives the read start signal 5 (S) and outputs the timing pulse signal T2 (S) to the CCD 103.104, the timing pulse generator 128 generates a write signal T in synchronization with the clock signal Tl (S).
3(S) (see FIG. 3) is output to the counter 125 through the signal line T3, while the pulse signal T3(S) is generated by the reading end signal E(S), which will be described later, input from the counter 125 through the signal line E. (See Figure 3).
カウンタ125は主制御部1から信号NIASを通して
読取りスタート信号S (S)を受取ることによってリ
セットされ、その後書込み信号T3 (S)を計数する
。カウンタ125によるこの計数値はCCD 103.
104のアドレス値を示し、アドレスデータ線ADRを
通してRAM123.124へ出力される。カウンタ1
25は、計数値が所定数、例えばCCD103.104
のビット数に達すると、信号線Eを通して読取り終了信
号E (S)をタイミングパルス発生部128及び主制
御部1へ出力する。RAM123.124は、書込み信
号T3 (S)によってカウンタ125の計数値に従っ
たアドレス位置にA/D変換器121.122からの出
力データを書込む。The counter 125 is reset by receiving the read start signal S (S) from the main controller 1 through the signal NIAS, and then counts the write signal T3 (S). This count value by the counter 125 is calculated by the CCD 103.
104, and is output to RAMs 123 and 124 through address data line ADR. counter 1
25 has a predetermined count value, for example, CCD103.104.
When the number of bits reaches , a read end signal E (S) is output to the timing pulse generator 128 and the main controller 1 through the signal line E. The RAMs 123 and 124 write the output data from the A/D converters 121 and 122 to the address position according to the count value of the counter 125 in response to the write signal T3 (S).
最大値検出部126.127はそれぞれ比較器とランチ
から成り、読取りスタート信号S (S)により上記ラ
ッチがリセットされ、その後A/D変換器121.12
2からのデータが該ラッチ内にあるデータよりも大きけ
れば、A/D変換器121.122から出力されている
データにラッチの内容が書込み信号T3 (S)により
置換えられる。すなわち、上記ラッチは、−走査の読取
りが終了した時点で、該読取りデータの最大値(Ama
x)、(Bmax)が保持される。この最大値(Ama
x )、(Bmax )は、主制御部1より信号線ME
I、MB2を通して出力される制御信号を受取ることに
より、データ![)ATを通して主制御部1に出力され
る。The maximum value detection units 126 and 127 each consist of a comparator and a launcher, and the above-mentioned latch is reset by the read start signal S (S), and then the A/D converter 121 and 12
If the data from 2 is greater than the data present in the latch, the contents of the latch are replaced by the data being output from the A/D converter 121, 122 by the write signal T3 (S). That is, the latch is set to the maximum value of the read data (Ama
x), (Bmax) are held. This maximum value (Ama
x) and (Bmax) are the signal lines ME from the main control unit 1.
By receiving the control signal output through I, MB2, the data! [) is output to the main control unit 1 through AT.
マイクロコンピュータあるいはパーソナルコンピュータ
によって形成される主制御部1は、測定が開始すると、
最初に周期データをデータ線TCを通してタイミングパ
ルス発生部128に送り、次に読取りスタート信号S
(S)を信号線Sを同じくタイミングパルス発生部12
8に送る。タイミングパルス発生部128は、上述した
ように、上記入力によりCCD 103.104の蓄積
時間を制御し、CCD 103.104からの一走査分
の出力信号はRAM123.124に書込まれ、また−
走査における出力信号の最大値(Amax)、(Bn+
ax)が最大値検出部126.127によって検出され
る。When the measurement starts, the main control unit 1 formed by a microcomputer or a personal computer
First, the periodic data is sent to the timing pulse generator 128 through the data line TC, and then the read start signal S
(S) and the signal line S are also connected to the timing pulse generator 12.
Send to 8. As described above, the timing pulse generator 128 controls the accumulation time of the CCD 103.104 based on the above input, and the output signal for one scan from the CCD 103.104 is written to the RAM 123.124, and -
Maximum value of output signal in scanning (Amax), (Bn+
ax) is detected by maximum value detection units 126 and 127.
主制御部1は、さらに、上述したようにカウンタ125
から読取り終了信号E (S)を受取ると、制御信号を
信号vAME1、MB2を通して最大値検出部126.
127に出力し、データ線DATを通して上記最大値(
Amax)、(Bmax )を主制御部1に入力させる
。ここで、もし、最大値(An+ax )、(Bmax
)の大きい方のデータが所定、の範囲内に含まれていな
い場合、すなわちCCD103.104の出力が低過ぎ
る場合には、上記周期データを加減して再度読取りスタ
ート信号5(S)をタイミングパルス発生部128へ出
力して読取りデータを取直す、一方、上記最大値(Aa
ax )、(Bmax)の大きい方のデータが所定の範
囲内に含まれている場合には、主制御部1は、RAM、
123.124に記憶されている一対の一走査分の画像
データ(A)、(B)を、アドレスデータ線ADRと読
取り信号線RR1、RR2とを通してRAM123.1
24を制御することにより、データ線DATを通して制
御部1に移し、ディスク2に人力させる。主制御部1は
その後、信号線MTを通してパルスモータ107を駆動
して、検出部101.102をy軸方向に移動させて、
再びX軸方向について走査がなされる。このようにして
、対象物体3についてx、y軸に関する画像データ(A
)、(B)がディスク2に記憶される。The main control unit 1 further controls the counter 125 as described above.
Upon receiving the read end signal E (S) from the maximum value detection unit 126 ., the control signal is sent to the maximum value detection unit 126 .
127 and the above maximum value (
Amax) and (Bmax) are input to the main control unit 1. Here, if the maximum value (An+ax), (Bmax
) is not included in the predetermined range, that is, if the output of the CCD 103 or 104 is too low, adjust the periodic data and read it again and set the start signal 5 (S) as a timing pulse. The read data is output to the generation unit 128 and the read data is retaken, while the maximum value (Aa
ax ), (Bmax) is included within the predetermined range, the main control unit 1
A pair of scanned image data (A) and (B) stored in RAM 123.124 are sent to RAM 123.1 through address data line ADR and read signal lines RR1 and RR2.
24, the data is transferred to the control section 1 through the data line DAT, and the disk 2 is manually operated. The main control unit 1 then drives the pulse motor 107 through the signal line MT to move the detection units 101 and 102 in the y-axis direction.
Scanning is performed again in the X-axis direction. In this way, image data (A
), (B) are stored on the disk 2.
(処理出力系)
処理出力系200は、第2図に示すように、ディスク2
に記憶された一対の画像データ(A)、(B)から、対
象物体3の画像をモニタTV254上に交互に表示し、
これを左右交互に開閉するシャッターを有する分離用メ
ガネ259によって観察して対象物体画像を立体視する
とともに、対象物体3上の任意の測定点のx、y、z軸
の座標を演算して表示する。(Processing output system) As shown in FIG.
images of the target object 3 are alternately displayed on the monitor TV 254 from the pair of image data (A) and (B) stored in the
This is observed through separation glasses 259 having shutters that open and close alternately left and right to view the target object image stereoscopically, and the coordinates of the x, y, and z axes of any measurement point on the target object 3 are calculated and displayed. do.
処理出力系200は、第2図に示すように、ステレオ画
像を形成する画像データ(A)、(B)を記憶する記憶
部210と、画像データ(A)における測定点を設定す
る測定点設定部220と、上記測定点に対する画像デー
タ(B)における対応点を相関処理によって求める相関
部230と、設定部220によって設定された測定点に
基づいて画像データ(A)に測定点マークデータを加え
、かつ相関部230からの対応点に基づいて画像データ
(B)に対応点マークデータを加えて出力するマーカ部
240と、マーカ部240から出力された上記測定点マ
ークデータを含む画像データ(A)と上記対応点マーク
データを含む画像データ(B)によって画像を形成する
画像形成部250と、上記測定点マークデータと上記対
応点マークデータから測定点を表示する表示部260と
から構成される。上記構成の処理出力系200は主制御
装置によって制御され、主制御部1は、所望の制御を行
うように入力装置4と接続される。As shown in FIG. 2, the processing output system 200 includes a storage unit 210 that stores image data (A) and (B) forming a stereo image, and a measurement point setting unit that sets measurement points in the image data (A). a correlation unit 230 that calculates a corresponding point in the image data (B) with respect to the measurement point by correlation processing, and a correlation unit 230 that adds measurement point mark data to the image data (A) based on the measurement point set by the setting unit 220; , and a marker unit 240 that adds corresponding point mark data to the image data (B) based on the corresponding points from the correlation unit 230 and outputs the resultant image data (A), which includes the measurement point mark data output from the marker unit 240. ) and the corresponding point mark data, and a display section 260 that displays measurement points from the measurement point mark data and the corresponding point mark data. . The processing output system 200 having the above configuration is controlled by a main controller, and the main controller 1 is connected to the input device 4 so as to perform desired control.
画像形成部250の映像信号制御部252は、カウンタ
等により構成された発振器251の出力信号をクロック
信号として水平同期信号H1垂直同期信号■及びブラン
キング信号BをモニタTV254に出力し、また記憶部
210の映像メモリVRAM (A)213.映像メ−
T−IJVRAM(B)214の画像データをモニタT
V254上の所定位置に表示するためのアドレスデータ
をアドレスデータ線ADVを通してVRAM213.2
14に出力する。そして、映像信号制御部252は、主
制御部1から信号線VCEを通して出力される禁止信号
が入力されるとアドレスデータをV RAM(A)21
3、(B)214に出力することを停止するが、それ以
外の時には常にアドレスデータをVRAM (A)21
3、(B)214に繰返して出力している。なお、主制
御部1は、入力装置4によってディスク2にある画像デ
ータのうち所望とする領域の画像データをVRAM (
A) 213、(B)214に入力する。A video signal control section 252 of the image forming section 250 outputs a horizontal synchronization signal H1, a vertical synchronization signal ■, and a blanking signal B to the monitor TV 254 using the output signal of an oscillator 251 configured with a counter or the like as a clock signal, and also outputs a horizontal synchronization signal H1, a vertical synchronization signal ■, and a blanking signal B to the monitor TV 254. 210 video memory VRAM (A) 213. video mail
Monitor T-IJVRAM (B) 214 image data
Address data to be displayed at a predetermined position on V254 is sent to VRAM213.2 through address data line ADV.
Output to 14. When the video signal control unit 252 receives the inhibition signal outputted from the main control unit 1 through the signal line VCE, the video signal control unit 252 transfers the address data to the V RAM (A) 21.
3. Stop outputting to (B) 214, but otherwise always output address data to VRAM (A) 21
3. (B) It is repeatedly output to 214. The main control unit 1 uses the input device 4 to transfer image data of a desired area of the image data on the disk 2 to the VRAM (
A) Enter in 213 and (B) 214.
VRAM213.214の出力データは、マーカ部24
0のマーカ(A)242、マーカ(B)244を介して
画像形成部250の切換器256に入力される。切換器
256は映像信号制御部252の垂直同期信号Vがフリ
ップフロップ258を通して〃に分周された周波数の信
号を入力され、これに基づいてマーカ(A)242、(
B)244からの出力を交互に切換えてブランキング2
57に出力する。従って、モニタTV254は、切換器
256のこの切換え作動により画像データ(A)、(B
)による対象物体像を交互に表示することになる。The output data of the VRAM 213 and 214 is sent to the marker section 24.
It is input to the switch 256 of the image forming section 250 via the 0 marker (A) 242 and the marker (B) 244. The switch 256 receives a signal whose frequency is obtained by dividing the vertical synchronizing signal V of the video signal control section 252 into 〃 through a flip-flop 258, and based on this, the marker (A) 242,
B) Blanking 2 by alternately switching the output from 244
57. Therefore, the monitor TV 254 changes the image data (A) and (B) by this switching operation of the switch 256.
) images of the target object are displayed alternately.
ブランキング部257は、映像信号制御部252から出
力されるブランキング信号BによってモニタTV254
の帰線時に画像データの出力を停止し、その他の時は切
換器256の出力をD/A変換器258に出力する。D
/A変換器258はブランキング部257からのデジタ
ル画像データ信号をアナログ信号に変換してモニタTV
254に出力する。The blanking unit 257 controls the monitor TV 254 using the blanking signal B output from the video signal control unit 252.
The output of image data is stopped at the time of retrace, and the output of the switch 256 is output to the D/A converter 258 at other times. D
/A converter 258 converts the digital image data signal from blanking section 257 into an analog signal and sends it to the monitor TV.
254.
測定者がモニタTV254を観察するときに使用する分
離用メガネ259は、液晶等によって作られた光学シャ
ッタを左右メガネレンズ枠用に設け、該光学シャフタを
、フリップフロップ258の出力により、モニタTV2
54上の切換え画像に同期させて左右交互に開閉させる
ことにより、画像データ(A)、(B)による対象物体
像をそれぞれ測定者の左右眼により観察させて対象物体
3の立体視を可能にする。The separation glasses 259 used by the measurer when observing the monitor TV 254 are provided with optical shutters made of liquid crystal or the like for the left and right glasses lens frames, and the optical shutters are connected to the monitor TV 2 by the output of the flip-flop 258.
By opening and closing the left and right alternately in synchronization with the switching image on 54, it is possible to observe the target object images based on image data (A) and (B) with the left and right eyes of the measurer, respectively, thereby enabling stereoscopic vision of the target object 3. do.
測定点設定部220はモニタTV254上における測定
点を設定するために座標XF−,)’Pを入力するため
のものであり、測定点の座標を入力するタブレフト又は
キイー221の出力は設定部222に入力される。設定
部222は入力された測定点座標XP 、)’Fを記憶
してこれを後述の比較器に出力するとともに、座標x、
、に関してあらかじめ入力されているウィンド定数±ω
を加えて、(X +ω)、(X −ω)をそれぞれ比較
器p
後述する相関器においては画像データ(A)における測
定点近傍のデータ列に対し類似したデータ列を画像デー
タ(B)から抽出するものであるからウィンド定数(±
ω)はこの時のデータ列長を規制するものである。The measurement point setting section 220 is for inputting the coordinates XF-,)'P in order to set the measurement point on the monitor TV 254, and the output of the tab left or key 221 for inputting the coordinates of the measurement point is input to the setting section 222. is input. The setting unit 222 stores the input measurement point coordinates XP, )'F and outputs them to a comparator described later, and also
The wind constant ±ω that is input in advance for ,
, and (X + ω) and (X - ω) are respectively calculated by the comparator p. In the correlator described later, a data string similar to the data string near the measurement point in the image data (A) is extracted from the image data (B). Since it is something to be extracted, the wind constant (±
ω) regulates the data string length at this time.
比較器(xp±ω)224は、映像信号制御部252か
らのアドレスデータと設定部222からのウィンド定数
信号(xp十〇)、(3Cp4)とを受取り、X軸方向
に関するアドレスデータが(X+ω)とくxp−ω)と
の間にある時に出力信号を発生する。比較器0’F)2
26は映像信号制御部252からのアドレスデータと設
定部222からの座標yPとを受取り、y軸方向に関す
るアドレスデータがyPと一致した時に出力信号を発生
する。The comparator (xp±ω) 224 receives the address data from the video signal control unit 252 and the window constant signals (xp10) and (3Cp4) from the setting unit 222, and the address data regarding the X-axis direction is (X+ω). ) and xp-ω), an output signal is generated. Comparator 0'F)2
26 receives the address data from the video signal control section 252 and the coordinate yP from the setting section 222, and generates an output signal when the address data in the y-axis direction matches yP.
相関部230のAND回路232は比較器(X p±ω
)224及び比較器yp226(D出力信号の両方を受
けると出力を発生する。相関器234は発振器251の
出力信号を端子CLを通してクロック信号として受取り
、端子AにAND回路232の出力信号が入力している
時にはVRAM(A)213からの出力データを端子D
Aを通して入力される。一方、端子Bに比較器)’P2
26の出力信号が入力している時にはVRAM (B)
214からの出力データを端子DBを通して入力される
。すなわち、相関器234には、相関用データとしてV
RAM (A)213に記憶されている座標yPの行の
“X十〇 ”の範囲の画像デ−タと、VRAM (B
)214に記憶されている座標yPの行の一走査分の画
像データとが人力される。相関器234は、端子DBか
ら入力したー走査分の画像データの中から端子DAから
入力した( x p十〇)の画像データに類億した画像
データの部分を検出して、この部分の位置に係る位置信
号いいかえると座標x0に対応する対応点の座標x2′
を出力する。相関器234の構成の詳細は後述する。The AND circuit 232 of the correlation unit 230 is a comparator (X p±ω
) 224 and the comparator yp226 (D output signal), it generates an output.The correlator 234 receives the output signal of the oscillator 251 as a clock signal through the terminal CL, and the output signal of the AND circuit 232 is input to the terminal A. output data from VRAM (A) 213 to terminal D.
It is input through A. On the other hand, a comparator)'P2 is connected to terminal B.
When 26 output signals are input, VRAM (B)
Output data from 214 is input through terminal DB. That is, the correlator 234 receives V as correlation data.
The image data in the range of “
) 214 and the image data for one scan of the row with coordinates yP are manually input. The correlator 234 detects a portion of the image data that is similar to the image data of ( In other words, the position signal related to the coordinate x2' of the corresponding point corresponding to the coordinate x0
Output. Details of the configuration of the correlator 234 will be described later.
相関部230の比較器(XP)238は、設定部222
から入力されるデータx、の信号と、映像信号制御部2
52からX軸方向のアドレスデータ信号とを受取り、両
者が一致した時に出力を発生してこれをマーカ部240
のマーカ(A)242に出力する。マーカ(A)242
は比較器(y、)226と比較器(Xp)23Bの両方
から出力信号が入力されると、VRAM (A)213
からの出力データをマークデータ、例えば画像データの
最大値が16進数で“FF″より小さい時はマークデー
タを”FF”に置換えて出力する。すなわち、VRAM
(A)213からの画像データ(A)は測定点を示す
マークデータの入った画像データ(A)となってマーカ
(A)242から出力される。The comparator (XP) 238 of the correlation unit 230 is connected to the setting unit 222
The signal of data x inputted from the video signal control unit 2
52 receives an address data signal in the X-axis direction, and when the two match, an output is generated and sent to the marker section 240.
output to the marker (A) 242. Marker (A) 242
When output signals are input from both comparator (y,) 226 and comparator (Xp) 23B, VRAM (A) 213
If the maximum value of the image data is smaller than "FF" in hexadecimal, the mark data is replaced with "FF" and output. That is, VRAM
Image data (A) from (A) 213 is output from marker (A) 242 as image data (A) containing mark data indicating measurement points.
比較器(XF’)236は、相関器234から出力され
る座標!、に対応した対応点の座標x 、 1の信号と
、映像信号制御部252からX軸方向のアドレスデータ
信号を受取り、両者が一致した時に出力を発生してこれ
をマーカ(B)244に出力する。マーカ(B)244
は、比較器(yp )226と比較器(Xデ’)236
に接続され、両比較器 226.236の出力が入力さ
れると、VRAM (B)214からの出力データをマ
ークデータに置換えて出力する。すなわち、VRAM(
B)214からの画像データ(B)は対応点を示すマー
クデータの入った画像データ(B)としてマーカ(B)
244から出力される。The comparator (XF') 236 calculates the coordinates output from the correlator 234! It receives the signal of the coordinate x, 1 of the corresponding point corresponding to do. Marker (B) 244
The comparator (yp) 226 and the comparator (Xde') 236
When the outputs of both comparators 226 and 236 are input, the output data from the VRAM (B) 214 is replaced with mark data and output. That is, VRAM (
B) The image data (B) from 214 is used as a marker (B) as image data (B) containing mark data indicating corresponding points.
244.
マーカ(A)243、(B)244がら出力されたマー
クデータを含む画像データ(A)、(B)は、切換器2
56、ブランキング257、D/A変換器258を介し
てモニタTV254に入力されて、モニタTV254に
対象物体像として表示され、該対象物体像は分離用メガ
ネ259を通して立体的に観察される。この時、もし上
述の相関処理結果が正しくなければ、測定点のマークは
対象物体像の表面から浮上るか又は沈んで観察されるこ
とになるから、該マークを観察することにより相関処理
の正否を判別することができる。The image data (A) and (B) including the mark data output from the markers (A) 243 and (B) 244 are transferred to the switch 2
56, blanking 257, and is input to the monitor TV 254 via the D/A converter 258, and displayed as a target object image on the monitor TV 254, and the target object image is observed three-dimensionally through separation glasses 259. At this time, if the above-mentioned correlation processing result is incorrect, the mark at the measurement point will be observed floating or sinking from the surface of the target object image. can be determined.
一方、測定点の座標(X、Y、Z’)を計算するための
表示部260は、演算部(Y)262及び演算部(X、
Z)264を包含する。演算部(Y)262は設定部2
22からの座標yPの信号を受け、Y=α3’P+YO
を演算する。ここで、αはパルスモータ−07によるY
軸方向の移動ピッチを示し、Y、は対象物体3を置(台
に任意に定められた原点に対するVRAM (A)21
3の基準アドレス(例えば、X x Q、y−0)Y軸
方向の位置を示す。On the other hand, the display section 260 for calculating the coordinates (X, Y, Z') of the measurement point includes a calculation section (Y) 262 and a calculation section (X,
Z)264. The calculation section (Y) 262 is the setting section 2
Receive the signal of coordinate yP from 22, Y=α3'P+YO
Calculate. Here, α is Y due to pulse motor-07
Y indicates the movement pitch in the axial direction, where the target object 3 is placed (VRAM (A) 21
3 reference address (for example, X x Q, y-0) indicates the position in the Y-axis direction.
演算部(X、Z)264は、設定部222から座標X、
の信号と相関器232からの座標x pPの信号を受取
り、
2−− −−一一一一一一一−−−−−−β(xpt、
xp) + Ll −Ls ” ”z・ −(
2)の演算を行い、X、Zの値を出力する。ここで、β
はCCD 103.104の素子間隔であり、第4図に
示す如<L+、LzはCCD 103.104の左端か
らレンズ 105.106の中心Or 、Ozまでのそ
れぞれの距離、Lはレンズ中心0+、Ozの距離、fは
レンズ105.106とCCD103.104との距離
、Xo、Zoは座標系x、y、zの原点に対する01の
X座標、Z座標である。The calculation unit (X, Z) 264 receives the coordinates X,
2-- ---111111--β(xpt,
xp) + Ll −Ls ” “z・ −(
2) is performed and the values of X and Z are output. Here, β
is the element spacing of the CCD 103.104, and as shown in Fig. 4, <L+, Lz is the respective distance from the left end of the CCD 103.104 to the center Or, Oz of the lens 105.106, L is the lens center 0+, The distance Oz, f is the distance between the lens 105.106 and the CCD 103.104, and Xo and Zo are the X and Z coordinates of 01 with respect to the origin of the coordinate system x, y, z.
(1)、(2)式は次に示す(3)〜(8)の関係式か
ら得られる。Equations (1) and (2) are obtained from the following relational expressions (3) to (8).
X!!’+X・ ・・・(
3)z=a −Z′十為 −
(4)l LL、−βx p ”・(
7)j愈 =βxp’−L意
・・・ (8)なお、座標
(X、YSZ)の演算は、データ)’F 、XP 、X
p’を主制御部lを構成するマイクロコンピュータ又は
パーソナルコンピュータに入力して演算させてもよい。X! ! '+X...(
3) z=a −Z′ten for −
(4)l LL, -βx p”・(
7) j 戈 =βxp'−L yi
... (8) Note that the calculation of coordinates (X, YSZ) is based on data) 'F, XP,
It is also possible to input p' into a microcomputer or a personal computer constituting the main control section 1 for calculation.
(相関器) 次に、上述の相関器234について説明する。(correlator) Next, the above-mentioned correlator 234 will be explained.
相関器の原理としては、絶対差法と相関係数法がある。The principles of the correlator include the absolute difference method and the correlation coefficient method.
絶対差法は、
において、xP′を順次変化させ、G、が最小となるx
、 lを求める方法である。一方、相関係数法は、
豐6I
において、x、lを順次変化させ、G8が最も1″に近
づいた時のX、/を求める方法である。The absolute difference method sequentially changes xP' in
, l. On the other hand, the correlation coefficient method is a method in which x and l are sequentially changed in 豐6I, and X and / are determined when G8 is closest to 1''.
ここでAXp 、BX、’は平均値を意味する。Here, AXp, BX,' mean average values.
以下に、上記絶対差法による相関器234の構成につい
て、第5図を参照して説明する。AND回路232の出
力が入力する端子Aは、AND回路301及び切換器3
04に接続され、比較器(y−>226の出力が入力す
る端子Bは、カウンタ(1) 307のリセット端子R
3T、AND回路308、RAM305及びインバータ
306に接続される。VRAM (A)213の出力が
入力する端子DAは切換器304に接続され、VRAM
(B)214の出力が入力する端子DBはRAM305
に接続される0発振器251の出力が入力する端子CL
はカウンタ(1) 307のクロック端子CL、AND
回路301.302、RAM305、累積加算器(1)
、(2) 314.315に接続される。The configuration of the correlator 234 based on the absolute difference method will be described below with reference to FIG. 5. Terminal A to which the output of the AND circuit 232 is input is connected to the AND circuit 301 and the switch 3.
04 and to which the output of the comparator (y->226 is input) is the reset terminal R of the counter (1) 307.
3T, AND circuit 308, RAM 305, and inverter 306. Terminal DA to which the output of VRAM (A) 213 is input is connected to a switch 304,
(B) Terminal DB to which the output of 214 is input is RAM 305
Terminal CL to which the output of the 0 oscillator 251 connected to is input
is the counter (1) 307 clock terminal CL, AND
Circuits 301 and 302, RAM 305, cumulative adder (1)
, (2) Connected to 314.315.
カウンタ(1) 307の出力端子は、カウンタ(2)
309、累積加算器(1)314、最小値検出器317
、累積加算器(2) 315、さらに加算器310及び
比較器320に接続される。AND回路308の出力端
子はカウンタ(2) 309に接続される。インバータ
306の出力端子はAND回路302及び遅延素子32
2に接続され、AND回路301.302の出力はシフ
トレジスタ303に入力される。切換器304の出力は
シフトレジスタ303に入力され、シフトレジスタ30
3の出力は切換器304及び減算器312に入力される
。Counter (1) The output terminal of 307 is counter (2)
309, cumulative adder (1) 314, minimum value detector 317
, cumulative adder (2) 315 , further connected to adder 310 and comparator 320 . The output terminal of the AND circuit 308 is connected to a counter (2) 309. The output terminal of the inverter 306 is connected to the AND circuit 302 and the delay element 32.
2, and the outputs of the AND circuits 301 and 302 are input to the shift register 303. The output of the switch 304 is input to the shift register 303.
The output of 3 is input to a switch 304 and a subtracter 312.
カウンタ(2) 309の出力は加算器(1) 310
及び加算器(2) 323に入力され、加算器(113
10の出力はRAM305及び比較器(END)311
に入力される。比較器(END)311の出力はカウン
タ(2) 309及びAND回路321に入力され、A
ND回路321には遅延素子322の出力も入力される
。The output of the counter (2) 309 is the adder (1) 310
and adder (2) 323, and adder (113
The output of 10 is RAM 305 and comparator (END) 311
is input. The output of the comparator (END) 311 is input to the counter (2) 309 and the AND circuit 321, and A
The output of the delay element 322 is also input to the ND circuit 321 .
一方、RAM305の出力は減算器312、絶対値演算
器313を介して累積加算器(1) 314及び累積加
算器(2) 315に入力される。累積加算器(1)
314及び累積加算器(2) 315の出力は合成器3
16に入力され、合成器316の出力は最小値検出器3
17に入力される。AND回路321の出力はラッチ3
19及び最小値検出器317に入力される。さらに、加
算器(2)の出力はアドレスラッチ318を介してラッ
チ319に入力され、アドレスラッチ318には最小値
検出器317の出力が入力される。ラッチ319の出力
は相関器234の出力となる。On the other hand, the output of the RAM 305 is input to a cumulative adder (1) 314 and a cumulative adder (2) 315 via a subtracter 312 and an absolute value calculator 313. Cumulative adder (1)
314 and cumulative adder (2) The output of 315 is synthesizer 3
16, and the output of the synthesizer 316 is input to the minimum value detector 3.
17. The output of AND circuit 321 is latch 3
19 and the minimum value detector 317. Furthermore, the output of the adder (2) is input to the latch 319 via the address latch 318, and the output of the minimum value detector 317 is input to the address latch 318. The output of latch 319 becomes the output of correlator 234.
相関器234は、上記構成において、端子AにAND回
路232から信号が入力すると、端子CLから入力した
クロック信号がAND回路301を通してシフトレジス
タ303に入力し、また端子DAから入力したVRAM
(A)213からの出力データが切換器304を通し
てシフトレジスタ303に順次入力する。シフトレジス
タ303は、(Xp±ω)のデータ数に対応した(2ω
+1)段のシフトレジスタがデータを構成するビット数
と等しい数だけ並列に配置してあり、データ内容を並列
にシフトする。一方、端子AにAND回路232から信
号が入力しなくなると、切換器304はシフトレジスタ
303の出力データをシフトレジスタ303の入力に供
給する。従って、切換器304とシフトレジスタ303
によってリング状のシフトレジスタ、すなわちリングレ
ジスタが形成される。In the above configuration, when the correlator 234 inputs a signal from the AND circuit 232 to the terminal A, the clock signal input from the terminal CL is input to the shift register 303 through the AND circuit 301, and the clock signal input from the terminal DA is input to the shift register 303.
(A) Output data from 213 is sequentially input to shift register 303 through switch 304. The shift register 303 has (2ω) corresponding to the number of data (Xp±ω).
+1) stage shift registers are arranged in parallel in a number equal to the number of bits forming the data, and shift the data contents in parallel. On the other hand, when the signal from the AND circuit 232 is no longer input to terminal A, the switch 304 supplies the output data of the shift register 303 to the input of the shift register 303. Therefore, the switch 304 and the shift register 303
A ring-shaped shift register, that is, a ring register is formed by this.
端子Bに比較器Dr)226から信号が入力すると、カ
ウンタ(1) 307はリセット状態、RAM305は
書込み状態、カウンタ(21309はAND回路308
を通してクロック信号を受取って計数状態となる。すな
わち、カウンタ(1) 307のカウントは0であるか
ら、RAM305は、カウンタ(2) 309の内容を
そのまま加算器(1) 310を通してアドレス信号と
して受取り、端子DBからのデータをカウンタ(2)
309の出力に従ったアドレス位置に書込む。比較器(
END)311は、対応点検出のための対象となる一走
査分のデータ数nと加算器(1) 310からの値を比
較し、−敗した時はカウンタ(2) 309をリセット
する。When a signal is input from the comparator Dr) 226 to terminal B, the counter (1) 307 is in the reset state, the RAM 305 is in the write state, and the counter (21309 is in the AND circuit 308).
It receives a clock signal through the counter and enters the counting state. That is, since the count of counter (1) 307 is 0, RAM 305 receives the contents of counter (2) 309 as is as an address signal through adder (1) 310, and transfers the data from terminal DB to counter (2).
Write to the address location according to the output of 309. Comparator (
END) 311 compares the number n of data for one scan, which is a target for detecting corresponding points, with the value from adder (1) 310, and resets counter (2) 309 when the adder (1) 310 fails.
なお、端子Bに比較器(yp)226から信号が入力し
ている時には、インバータ306によりAND回路30
2とAND回路321は禁止状態となり、これらは信号
を発生しない。ここで、遅延素子 322は、カウンタ
(2) 309、加算器(1)310及び比較器(EN
D)311による遅延時間によってAND回路321が
信号を発生することを防止する。Note that when a signal is input from the comparator (yp) 226 to terminal B, the AND circuit 30 is input by the inverter 306.
2 and the AND circuit 321 are in an inhibited state and do not generate any signals. Here, the delay element 322 includes a counter (2) 309, an adder (1) 310, and a comparator (EN
D) The delay time caused by 311 prevents AND circuit 321 from generating a signal.
前述したように、映像信号制御部252からのy軸に関
するアドレスデータがy、である間、端子Bに信号が発
生し、さらにその発生期間でy軸に関するアドレスデー
タが(X ±ω)の範囲にある間、端子Aに信号が発生
する。従って、RA)’1305にはVRAM (B)
214に記憶されている画像データ(B)のうちのyp
行の一走査分の画像データが入力され、一方シフトレジ
スタ303にはVRAM (A)213に画像データ(
A)のうちyp行のmXp ±ω”の範囲の画像データ
が順次人力される。As mentioned above, while the address data regarding the y-axis from the video signal control unit 252 is y, a signal is generated at the terminal B, and furthermore, during this generation period, the address data regarding the y-axis is within the range of (X ±ω). , a signal is generated at terminal A. Therefore, RA)'1305 has VRAM (B)
yp of the image data (B) stored in 214
Image data for one scan of a row is input, and on the other hand, image data (
In A), the image data in the range mXp ±ω'' of the yp row is manually input one by one.
端子Bにおける信号発生終了は、相関処理の開始を意味
する。すなわち、端子Bに比較器(y、)226から信
号が印加されなくなると、カウンタ(1) 307はク
ロック信号を計数し始め、また切換器304とシフトレ
ジスタ303によって構成される上記リングレジスタが
AND回路302の禁止解除によりクロック信号に従っ
て作動する。The end of signal generation at terminal B means the start of correlation processing. That is, when the signal from the comparator (y,) 226 is no longer applied to terminal B, the counter (1) 307 starts counting clock signals, and the ring register composed of the switch 304 and the shift register 303 is The disinhibition of circuit 302 causes it to operate according to the clock signal.
端子Bにおける信号発生終了はまた、RAM305を読
取り状態にし、かつAND回路321を少し遅延させて
禁止解除状態、すなわち比較器(END)311の出力
状態をラッチ319に伝達可能とする。The end of the signal generation at terminal B also puts the RAM 305 in the read state and causes the AND circuit 321 to be delayed a little so that the inhibit release state, that is, the output state of the comparator (END) 311 can be transmitted to the latch 319.
カウンタ(1) 307は計数が(2ω+1)で1サイ
クルするカウンタであり、上記リングレジスタと同期し
て動作する。カウンタ(1) 307の計数値は式(9
)のiを意味し、相関器234はカウンタ(1)307
が1サイクルするごとに式(9)のG、を演算すること
になる。Counter (1) 307 is a counter that counts (2ω+1) for one cycle, and operates in synchronization with the ring register. The count value of counter (1) 307 is calculated by the formula (9
), and the correlator 234 is the counter (1) 307
G in equation (9) is calculated every cycle.
カウンタ(21309の計数値は(xpt−ω)を意味
し、カウンタ(1) 307が1サイクルする毎に1増
加する。加算器(1) 310はカウンタ(1) 30
7とカウンタ(2) 309の計数値を加算し、この加
算値をアドレスデータとしてRAM305に入力する。The count value of the counter (21309) means (xpt-ω), and increases by 1 every time the counter (1) 307 completes one cycle.The adder (1) 310 is the counter (1) 30
7 and the count value of counter (2) 309 are added, and this added value is input to RAM 305 as address data.
従って、RAM305はカウンタ(1) 307の最初
のサイクル時にはBo、B7、・・・、B8.の出力デ
ータを出力し、次のサイクル時にはB1、Bt、・・・
、B の出力データを出力し、さ意ω十!
らに次のサイクル時にはBt 、B3、・・・、”s(
、es の出力データを出力する。すなわち、RAM
305の出力はカウンタ(1) 307の1サイクル毎
に1データだけずれたデータ列となる。Therefore, during the first cycle of the counter (1) 307, the RAM 305 stores Bo, B7, . . . , B8 . Outputs the output data of B1, Bt,... in the next cycle.
, output the output data of B, and say ω10! Furthermore, in the next cycle, Bt, B3, ..., "s(
, es output data. That is, RAM
The output of the counter 305 is a data string that is shifted by one data every cycle of the counter (1) 307.
シフトレジスタ303は、カウンタ(21309の1サ
イクル毎にAo、/’z、・・・、A のデータ意−
列を繰り返して出力する。カウンタ(1) 307のこ
の動作は、加算器(1) 310の出力値がnとなって
比較器(END)311が出力信号を発生して相関処理
が終了するまで続けられる。The shift register 303 repeatedly outputs the data column of Ao, /'z, . . . , A every cycle of the counter (21309). This operation of the counter (1) 307 The correlation process continues until the output value of 310 becomes n, comparator (END) 311 generates an output signal, and the correlation process is completed.
減算器312はシフトレジスタ303の出力データから
RAM305の出力データを減じて出力する。絶対値演
算器313は減算器312の出力データが負の時、正に
変換して出力する。A subtracter 312 subtracts the output data of the RAM 305 from the output data of the shift register 303 and outputs the result. When the output data of the subtracter 312 is negative, the absolute value calculator 313 converts it into a positive value and outputs it.
累積加算器(1) 314は加算器とラッチから構成さ
れ、カウンタ(1) 307が1サイクルする間、絶対
値演算器313の出力データをラッチ内に順次加算する
。合成器316は後で詳しく説明するが、ここでは説明
の便宜上累積加算器(11314の出力を最小値検出器
317に入力させるものとする。The cumulative adder (1) 314 is composed of an adder and a latch, and sequentially adds the output data of the absolute value calculator 313 into the latch while the counter (1) 307 completes one cycle. The synthesizer 316 will be explained in detail later, but for convenience of explanation, it is assumed here that the output of the cumulative adder (11314) is input to the minimum value detector 317.
最小値検出器317は比較器とラッチから構成される。Minimum value detector 317 is composed of a comparator and a latch.
該ラッチはリセット状態で最も大きな値(例えば8bi
tの場合“FF″)をとり、上記比較器が入力データと
ラッチの内容とを比較して入力データが小さければ入力
データが上記ラッチに入力し、上記ラッチ内のデータ変
更を意味する出力信号を最小値検出器317からアドレ
スラッチ318へ出力する。累積加算器+11314及
び最小値検出器317にはカウンタ(1) 307の出
力信号が供給されており、カウンタ口)307が1サイ
クルする毎にその出力信号の発生により最小値検出器3
17が動作する。そして、カウンタ(1) 307の出
力信号の発生終了により累積加算器(11314はリセ
ットされ、最小値検出器317の出力信号は停止する。The latch is set to the largest value (e.g. 8bit) in the reset state.
t, the comparator compares the input data with the contents of the latch, and if the input data is smaller, the input data is input to the latch, and an output signal indicating a change in the data in the latch is generated. is output from the minimum value detector 317 to the address latch 318. The output signal of the counter (1) 307 is supplied to the cumulative adder +11314 and the minimum value detector 317, and each time the counter (1) 307 completes one cycle, the minimum value detector 3 is activated by the generation of the output signal.
17 works. Then, when the generation of the output signal of the counter (1) 307 ends, the cumulative adder (11314) is reset, and the output signal of the minimum value detector 317 is stopped.
アドレスラッチ318には、加算器+2) 323によ
りカウンタ(2) 309の計数値にωを加えた値、す
なわちカウンタ(21309の計数値が(!p/−ω)
の発生に伴いラッチ319に記憶される。従って、より
小さいG、が得られる時のx 、 /の値がアドレスラ
ッチ318に記憶される。比較器(END)311の出
力信号はAND回路321を通してラッチ319及び最
小値検出器317に供給される。In the address latch 318, the adder +2) 323 adds ω to the count value of the counter (2) 309, that is, the count value of the counter (21309 is (!p/−ω)).
is stored in the latch 319 upon occurrence of. Therefore, the value of x, / when the smaller G, is obtained is stored in the address latch 318. The output signal of the comparator (END) 311 is supplied to the latch 319 and the minimum value detector 317 through an AND circuit 321.
これによりアドレスラッチ318の内容がラッチ319
に記憶され、相関器234の外部に出力データとして出
力される。一方、最小値検出器317はリセット状態と
なり次・の相関処理に備える。This causes the contents of address latch 318 to be transferred to latch 319.
and is output as output data to the outside of the correlator 234. On the other hand, the minimum value detector 317 enters a reset state and prepares for the next correlation process.
ところで、相関処理におけるウィンド幅(2ω)は広い
程測定点に対する対応点の不一致、すなわちミスマツチ
ングは少ないがX 、 /の変化に対するG、の値が滑
らかであり、検出感度は低い。一方、ウィンド幅(2ω
)が狭いと、検出感度は高くなるが、相関演算の対象と
なるデータが少ないためミスマツチングが多くなる。本
実施例の相関器234はこの不具合をなくすため、ウィ
ンド幅を2つ以上使用し、その各々から得られる相関状
態を合成して最終的な対応点を検出するように構成され
ており、以下に説明する合成器316、累積加算器(2
1315、比較器320はこのために作用する。By the way, the wider the window width (2ω) in the correlation process, the less mismatching, that is, the mismatch between the corresponding points with respect to the measurement points, but the smoother the value of G with respect to the change in X, /, and the lower the detection sensitivity. On the other hand, the wind width (2ω
) is narrow, the detection sensitivity will be high, but mismatching will increase because there is less data to be subjected to correlation calculation. In order to eliminate this problem, the correlator 234 of this embodiment is configured to use two or more window widths and to combine the correlation states obtained from each window width to detect the final corresponding point. The synthesizer 316 and the cumulative adder (2
1315, comparator 320 acts for this purpose.
比較器320はカウンタ(1) 307の出力値が(ω
±ω′)の範囲で出力信号を発生する。カウンタ(1)
307がωの時、シフトレジスタ303の出力はx、
であるから、(ω±ω′)は(XF±ω′)を意味する
(但し、ω〉ω′)。累積加算器(2> 315は比較
器320が出力信号を発生している時だけ累積の加算を
する。合成器316は累積加算器(1) 314と累積
加算器(2) 315の値を合成して最小値検出器31
7に出力する。The comparator 320 is configured so that the output value of the counter (1) 307 is (ω
It generates an output signal in the range ±ω′). Counter (1)
When 307 is ω, the output of the shift register 303 is x,
Therefore, (ω±ω') means (XF±ω') (where ω>ω'). The cumulative adder (2> 315 performs cumulative addition only when the comparator 320 is generating an output signal. The synthesizer 316 combines the values of the cumulative adder (1) 314 and the cumulative adder (2) 315. minimum value detector 31
Output to 7.
次に合成器316について説明する。第1実施例の合成
器は、第6図に示すように、累積加算器+1) 314
の出力が入力する比較器401と、比較器401と累積
加算器(2) 315の出力が入力するゲート402と
から構成される。そして、比較器401は、第6図に示
す累積加算器(1) 314からの出力■とあらかじめ
設定されたスレッショルドレベルとを比較し、累積加算
器(1) 314がらの出力■がより小さい場合は、ゲ
ート402を解除して累積加算器(2) 315の出力
■を、一方出力■が上記スレッショルドレベルよりも大
きい場合は、ゲート402を禁止して最も大きな値(8
bitの場合、“FF”)を出力Oとして最小値検出器
317に出力する。Next, the synthesizer 316 will be explained. As shown in FIG. 6, the synthesizer of the first embodiment includes an accumulative adder+1) 314
The comparator 401 receives the output of the comparator 401, and the gate 402 receives the output of the comparator 401 and the cumulative adder (2) 315. Then, the comparator 401 compares the output ■ from the cumulative adder (1) 314 shown in FIG. 6 with a preset threshold level, and if the output ■ from the cumulative adder (1) 314 is smaller. If the output ■ is larger than the threshold level, the gate 402 is disabled and the output ■ of the cumulative adder (2) 315 is output.
In the case of bit, “FF”) is outputted to the minimum value detector 317 as output O.
従って、第1実施例の合成器においては、大きなウィン
ド幅での相関状態が良くない時には、小さなウィンド幅
での相関状態を無視して相関状態にないとし、一方大き
なウィンド幅での相関状態が良い時には、より正確な相
関処理が期待できる小さなウィンド幅での相関状態によ
って対応点を検出するものである。Therefore, in the synthesizer of the first embodiment, when the correlation state with a large window width is not good, it ignores the correlation state with a small window width and determines that there is no correlation state, while on the other hand, when the correlation state with a large window width is In good times, corresponding points are detected based on the correlation state in a small window width in which more accurate correlation processing can be expected.
第2実施例の合成器は、第7図に示すように加算器40
3によって構成され、累積加算器(1)314の出力■
と累積加算器(2) 315の出力■を加算器403に
、よって加算した出力■を最小値検出器317に出力す
る。The synthesizer of the second embodiment includes an adder 40 as shown in FIG.
3, the output of cumulative adder (1) 314 ■
and the output (■) of the cumulative adder (2) 315 are output to the adder 403, and the added output (■) is output to the minimum value detector 317.
上述の2つ以上のウィンド幅を使用してそれぞれのウィ
ンド幅における相関状態を合成して最終的な対応点を検
出する方法は、上記相関係数法を用いた相関器にも適用
できる。この場合の合成方法は、第1実施例の合成器と
同様にスレッショルドレベルで大きなウィンド幅での相
関状態を判定し、これが良い時に小さなウィンド幅での
相関状態を用いる方法と、大きなウィンド幅と小さなウ
ィンド幅の相関状態を乗算する方法が適切である。The above-mentioned method of combining the correlation states in each window width using two or more window widths and detecting the final corresponding points can also be applied to a correlator using the above-mentioned correlation coefficient method. In this case, the synthesis method is to judge the correlation state with a large window width at the threshold level, as in the synthesizer of the first embodiment, and use the correlation state with a small window width when this is good, or to use the correlation state with a small window width when the threshold level is good. A method of multiplying correlation states with a small window width is appropriate.
なお、上に説明した座標測定装置の実施例においては、
測定点の入力をタブレット又はキイーによって行うよう
に構成されているが、これに代えて測定点をあらかじめ
何点か定めておき、これら測定点に対して順次対応点を
検出するように構成してもよい。さらにまた、測定点の
入力は、照明ユニット108によって格子パターンを対
象物体3上に投影し、画像データ(A)から格子パター
ン位置を抽出し、抽出された格子パターン位置を測定点
のX座標とし、X座標はあらかじめ定めたものを使用す
ることによって行うこともできる。In addition, in the embodiment of the coordinate measuring device described above,
The system is configured so that measurement points are input using a tablet or keys, but instead of this, a number of measurement points can be determined in advance, and corresponding points can be sequentially detected for these measurement points. Good too. Furthermore, the measurement point can be input by projecting a grid pattern onto the target object 3 using the illumination unit 108, extracting the grid pattern position from the image data (A), and using the extracted grid pattern position as the X coordinate of the measurement point. This can also be done by using predetermined X coordinates.
前述の相関器234は、第5図で示すような回路で構成
されて相関処理を行っており、相関処理をリアルタイム
で行うものである。相関処理の速度に高速性を要求しな
い場合相関処理は、マイクロコンピュータのような演算
器によっても行わせることができる。また相関係数法は
式(10)からも明らかなように演算機能の種類も多く
、プログラムによる処理が有利である。そこで、演算器
による相関係数法の相関処理を第9図のフローチャート
を参照して説明する。相関係数法は、前述したように式
(10)で示されるものであり、式(10)を展開する
と以下のようになる。The above-mentioned correlator 234 is configured with a circuit as shown in FIG. 5 and performs correlation processing, and performs correlation processing in real time. When high speed correlation processing is not required, correlation processing can also be performed by an arithmetic unit such as a microcomputer. Furthermore, as is clear from equation (10), the correlation coefficient method has many types of calculation functions, and processing by a program is advantageous. Therefore, the correlation processing using the correlation coefficient method using the arithmetic unit will be explained with reference to the flowchart shown in FIG. As mentioned above, the correlation coefficient method is expressed by equation (10), and when equation (10) is expanded, it becomes as follows.
・−(11)
ここで
である。従って、相関係数Gは、要素CA、CB、cc
、wx及びWYを求め、これらを式(11)に代入する
ことによって得られる。・-(11) Here it is. Therefore, the correlation coefficient G is the elements CA, CB, cc
, wx and WY and substitute them into equation (11).
さて、第9図を参照して、ステップ■において設定部2
16から大小のウィンド幅ω、ω′を読込み、さらにス
テップ■において設定部216から測定点の座標Xr、
7pを読込む。ステップ■において、設定部216に設
定されたyP行の画像データ(Ax、、)から(AX+
63)まで、p
及びBoからBnまでを、VRAM (A)、(B)2
13.214から読込む。ステップ■において、Gmに
初期値として相関がない時の値0を入れる。Now, referring to FIG. 9, in step
16, the large and small window widths ω and ω' are read, and further, in step 2, the coordinates of the measurement point Xr,
Load 7p. In step ■, from the image data (Ax, ,) of the yP row set in the setting section 216 to (AX+
63), p and Bo to Bn, VRAM (A), (B)2
Read from 13.214. In step (2), the value 0 when there is no correlation is set as an initial value in Gm.
ステップ■において、X、′の初期設定としてウィンド
幅の〃であるωを入れる。ステップ■において、iの初
期値としてOを入れる。ステップ■において、CAz
、CA3 、CBt 5CBs、CCz 、CC3、W
Xz 、WXs 、WYt −WYsのそれぞれにOを
入れる。ステップ■、■、[相]において、CAl5C
BISCCIにそれぞれ否かが判別され、YESならば
ステップ◎へ進み、NOならばステップOへ進む。ステ
ップOにおいては、i>(ω+ω′)であるか否かが判
別され、YESならばステップ◎へ進み、N。In step (2), ω, which is the window width, is entered as the initial setting for X,'. In step (2), O is entered as the initial value of i. In step ■, CAz
, CA3 , CBt 5CBs, CCz , CC3, W
Input O into each of Xz, WXs, and WYt -WYs. In steps ■, ■, [phase], CAl5C
It is determined whether or not the BISCCI is met. If YES, proceed to step ◎; if NO, proceed to step O. In step O, it is determined whether or not i>(ω+ω'), and if YES, proceed to step ◎ and N.
ならばステップOへ進む。ステップ◎においては、CA
、にCA rが加算され、CB sにCB sが加算さ
れ、CC2にCCIが加算され、WXlにWxlが加算
され、WY3にWY、が加算されて、それぞれCA3、
CB1、CC3、WXl、WY3は書き換えられる。ス
テップOにおいては、CA、にCA rが加算され、C
B、にCB。If so, proceed to step O. In step ◎, CA
, CA r is added to , CB s is added to CB s, CCI is added to CC2, Wxl is added to WXl, WY is added to WY3, and CA3, respectively.
CB1, CC3, WXl, and WY3 are rewritten. In step O, CA r is added to CA, and C
B, to CB.
が加算され、CCzにCC,が加算され、W X tに
WXlが加算され、WY2にWY、が加算され、それぞ
れCAg 、CBz 、、CCt、 WXl、WYt
は書き換えられる。is added, CC, is added to CCz, WXl is added to W
can be rewritten.
ステップOにおいて、iの値に1が加えられ、これによ
って処理データが1段進む、ステップOにおいて、i=
2ωであるか否か、すなわち小さいウィンド内の全デー
タを処理したか否かを判別する。YESであればステッ
プ◎へ進み、N。In step O, 1 is added to the value of i, which advances the processed data by one step. In step O, i=
2ω, that is, whether all data within a small window has been processed. If YES, proceed to step ◎ and press N.
であればステップ■へ戻る。ステップOにおいては、C
A sにCA!が加算され、CB sにCB tが加算
され、CC3にCC!が加算され、W X zにWXt
が加算され、WY、にWYtが加算され、それぞれが大
きいウィンドに相当する要素となる。If so, return to step ■. In step O, C
CA to As! is added, CB t is added to CB s, and CC! is added to CC3. is added to WXz, and WXt
is added, WYt is added to WY, and each becomes an element corresponding to a large window.
CAz 、CBt 、CCz 、WXz 、WYtは小
さいウィンドに相当する要素を示し、この値をステップ
fおいて式(11)に代入して演算することにより、小
さいウィンドにおける相関係数gtを求める。ステップ
Oにおいて、ステップOで得た要素CA3、CB1、C
C2、WXl、WY。CAz, CBt, CCz, WXz, and WYt indicate elements corresponding to a small window, and by substituting and calculating these values into equation (11) in step f, the correlation coefficient gt in the small window is obtained. In step O, elements CA3, CB1, C obtained in step O
C2, WXl, WY.
の値を式(11)に代入して演算することにより、大き
いウィンドにおける相関係数g、を求める。By substituting the value of g into equation (11) and calculating, the correlation coefficient g in a large window is obtained.
ステップOにおいて、小さいウィンドの相関係数g+
と、大きいウィンドの相関係数g2との合成の相関係数
であるGoをgl ・B2より求める。ステップ■にお
いて、G、>G−であるか苦かを判別する。YESなら
ばステップOに進み、NoならばステップOに進む、ス
テップOにおいてGmの内容が00に置換えられ、ステ
ップOにおいてx、IをX 、 Iに入力する。In step O, the small window correlation coefficient g+
, and the correlation coefficient g2 of a large window, Go, which is a composite correlation coefficient, is obtained from gl·B2. In step (2), it is determined whether G>G- or not. If YES, proceed to step O; if NO, proceed to step O. In step O, the contents of Gm are replaced with 00, and in step O, x, I are input into X, I.
ステップOにおいて、g、’mn−ωであるか否か、す
なわち検索が終了であるか否かを判別で、x 、 Iの
値を1つ増加させた後、ステップ■へ進む、ステラAD
において、最大の相関係数G。In step O, it is determined whether g, 'mn-ω, that is, whether the search is finished or not, and after increasing the values of x and I by one, proceed to step ■. Stellar AD
, the maximum correlation coefficient G.
を得たxp’つまり対応点を出力し、相関処理が終了す
る。The obtained xp', that is, the corresponding points are output, and the correlation process is completed.
上記実施例においては、相関器234の最小値検出部3
17は対応点の相関状態を示すデータを蓄積するが、こ
の相関状態は測定煮を示すマークの表示、例えば色彩等
を変えることによって表示することもできる。また、相
関器234出力部に加算器を接続し、相関処理が所望の
精度でなされていないと判断した場合は該加算器によっ
て対応点座標を修正できるように構成することも可能で
ある。In the above embodiment, the minimum value detection unit 3 of the correlator 234
17 accumulates data indicating the correlation state of corresponding points, but this correlation state can also be displayed by displaying a mark indicating the completion of measurement, for example by changing the color or the like. Further, it is also possible to connect an adder to the output section of the correlator 234 so that when it is determined that the correlation processing is not performed with the desired accuracy, the adder can correct the corresponding point coordinates.
第1図は本発明の実施例の座標測定装置のデータ読取り
系のブロック図、第2図は同じ(処理出力系のブロック
図、第3図はデータ読取り系の波形図、第4図は座標計
算の原理説明図、第5図は相関器のブロック図、第6図
は第1実施例の合成器のブロック図、第7図は第2実施
例の合成器のブロック図、第8図は第1及び第2実施例
の合成器の波形図、第9図は相関処理を行う演算器のチ
ヤード図である。
1・・・主制御部 3・・・対象物体20・・
・制御部 30・・・記憶部103.104・
・・リニアCCD
105.106・・・対物レンズ
123.124・・・RAM
128・・・タイミングパルス発生部
222・・・設定部 234・・・相関器254・
・・モニタTV
303・・・シフトレジスタ
316・・・合成器 317・・・最小値検出器第
3図
10′y7U’J Tl(S)yv頃n几−−ル■
n几−−−−五N■−−−−ruwuvc−−−−酊■
几N■第4図
M6図Figure 1 is a block diagram of the data reading system of the coordinate measuring device according to the embodiment of the present invention, Figure 2 is the same (block diagram of the processing output system, Figure 3 is a waveform diagram of the data reading system, and Figure 4 is the coordinate measuring device). Figure 5 is a block diagram of the correlator, Figure 6 is a block diagram of the synthesizer of the first embodiment, Figure 7 is a block diagram of the synthesizer of the second embodiment, and Figure 8 is a diagram explaining the principle of calculation. The waveform diagram of the synthesizer of the first and second embodiments, and FIG. 9 are the chart diagrams of the arithmetic unit that performs the correlation process. 1... Main control unit 3... Target object 20...
・Control unit 30...Storage unit 103.104・
...Linear CCD 105.106...Objective lens 123.124...RAM 128...Timing pulse generator 222...Setting section 234...Correlator 254...
...Monitor TV 303...Shift register 316...Synthesizer 317...Minimum value detector Fig. 3
n几----5N■----ruwuvc----drunk■
几N■Figure 4M6
Claims (5)
の検出信号が重複する如く配置された複数のアレイ状検
出素子を有する検出系から成る検出部と、上記アレイ状
検出素子のそれぞれからデータを取り出す制御部と、上
記制御部によって取り出された各アレイのデータを記憶
する記憶部とから構成されることを特徴とする座標デー
タ検出装置。(1) A detection section consisting of an optical system that obtains an image of the object to be measured and a detection system having a plurality of arrayed detection elements arranged at the image position so that their detection signals overlap; A coordinate data detection device comprising: a control section that takes out data from each array; and a storage section that stores data of each array taken out by the control section.
において、上記検出部は上記アレイ状検出素子をその長
手方向と直角方向に移動させる移動部を有し、また上記
制御部は上記アレイ状検出素子から各アレイのデータを
取り出した後上記検出部を移動させることを特徴とする
座標データ検出装置。(2) In the coordinate data detection device according to claim 1, the detection section has a moving section that moves the arrayed detection elements in a direction perpendicular to the longitudinal direction thereof, and the control section A coordinate data detection device characterized in that the detection section is moved after extracting data of each array from a shape detection element.
において、上記検出部は、被測定物に所定のパターンを
投影する投影部を備えていることを特徴とする座標デー
タ検出装置。(3) The coordinate data detection device according to claim 1, wherein the detection section includes a projection section that projects a predetermined pattern onto the object to be measured.
において、上記記憶部は、上記アレイ状検出素子が移動
するたびに各アレイのデータを一旦記憶する副記憶部と
、移動のたびに副記憶部が記憶するデータを全て記憶す
る主記憶部とから構成されることを特徴とする座標デー
タ検出装置。(4) In the coordinate data detection device according to claim 2, the storage section includes a sub-storage section that temporarily stores data of each array each time the arrayed detection element moves; A coordinate data detection device comprising: a main storage section that stores all the data stored in the sub-storage section;
において、上記アレイ状検出素子は、電荷転送素子を包
含し、また上記制御部は、上記電荷転送素子の出力デー
タ最大値を検出して所定値と比較する比較部を有してい
て、上記電荷転送素子の出力データの最大値が所定領域
内に入らないときに上記電荷転送素子の蓄積時間を調節
して再検出させることを特徴とする座標データ検出装置
。(5) In the coordinate data detection device according to claim 1, the arrayed detection element includes a charge transfer element, and the control section detects a maximum value of output data of the charge transfer element. and a comparison unit that compares the data with a predetermined value, and when the maximum value of the output data of the charge transfer device does not fall within a predetermined range, the storage time of the charge transfer device is adjusted to cause re-detection. coordinate data detection device.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60049907A JPS61209314A (en) | 1985-03-13 | 1985-03-13 | Apparatus for detecting coordinates data |
EP86103221A EP0197341B1 (en) | 1985-03-13 | 1986-03-11 | Method of and apparatus for measuring coordinates |
US06/838,577 US4858157A (en) | 1985-03-13 | 1986-03-11 | Apparatus and method for determining the coordinates of a three-dimensional object |
DE8686103221T DE3687760T2 (en) | 1985-03-13 | 1986-03-11 | DEVICE AND METHOD FOR MEASURING COORDINATES. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60049907A JPS61209314A (en) | 1985-03-13 | 1985-03-13 | Apparatus for detecting coordinates data |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61209314A true JPS61209314A (en) | 1986-09-17 |
Family
ID=12844081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60049907A Pending JPS61209314A (en) | 1985-03-13 | 1985-03-13 | Apparatus for detecting coordinates data |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61209314A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6442292B1 (en) | 1997-05-22 | 2002-08-27 | Kabushiki Kaisha Topcon | Measuring apparatus |
CN104596486A (en) * | 2014-12-15 | 2015-05-06 | 大连理工大学 | Target-rotational-symmetry-characteristic-based posture measurement method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5171153A (en) * | 1974-12-18 | 1976-06-19 | Hitachi Ltd |
-
1985
- 1985-03-13 JP JP60049907A patent/JPS61209314A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5171153A (en) * | 1974-12-18 | 1976-06-19 | Hitachi Ltd |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6442292B1 (en) | 1997-05-22 | 2002-08-27 | Kabushiki Kaisha Topcon | Measuring apparatus |
US7016528B2 (en) | 1997-05-22 | 2006-03-21 | Kabushiki Kaisha Topcon | Measuring apparatus |
CN104596486A (en) * | 2014-12-15 | 2015-05-06 | 大连理工大学 | Target-rotational-symmetry-characteristic-based posture measurement method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4858157A (en) | Apparatus and method for determining the coordinates of a three-dimensional object | |
JPH0619243B2 (en) | Coordinate measuring method and apparatus thereof | |
JP4356050B2 (en) | Surveyor and electronic storage medium | |
EP0782100A2 (en) | Three-dimensional shape extraction apparatus and method | |
TWI258565B (en) | Inclination angle measuring device and method | |
CN106323176A (en) | Three dimensional displacement monitoring method for strip mine side slope | |
CN109443239A (en) | Structural light measurement method, apparatus, equipment, storage medium and system | |
JP2940736B2 (en) | Image processing apparatus and distortion correction method in the image processing apparatus | |
CN106500729A (en) | A kind of smart mobile phone self-inspection calibration method without the need for control information | |
JPH0658209B2 (en) | Coordinate measuring method and device | |
JP3925266B2 (en) | Three-dimensional shape input device and displacement detection method | |
JPS62206684A (en) | Position and shape measuring method by pattern projection | |
JPS61209314A (en) | Apparatus for detecting coordinates data | |
JPS6239737A (en) | System for setting temperature range | |
JP2001330417A (en) | Three-dimensional shape measuring method and apparatus using color pattern light projection | |
JPS5853707A (en) | Correcting method for distortion in picture of television camera in tridimensional distance measuring device | |
JPS60249477A (en) | Automatic tracking focus detector | |
JP2000180137A (en) | Method and apparatus for measuring shape | |
JPH0553249B2 (en) | ||
JPS6110372A (en) | Automatic tracking device in camera | |
JP7067091B2 (en) | Image pickup device and control method of image pickup device | |
WO2018030642A2 (en) | Stereo image matching system having cmos image sensor integrated therein and method thereof | |
KR20020021700A (en) | Device And Method For 3 Dimensional Measurement | |
WO2023095937A1 (en) | Method for identifying error in drawing, and apparatus therefor | |
WO2023095936A1 (en) | Object generation method for virtual space, and device using same |