JPS61208169A - プリント基板自動配線径路決定方法 - Google Patents

プリント基板自動配線径路決定方法

Info

Publication number
JPS61208169A
JPS61208169A JP60049124A JP4912485A JPS61208169A JP S61208169 A JPS61208169 A JP S61208169A JP 60049124 A JP60049124 A JP 60049124A JP 4912485 A JP4912485 A JP 4912485A JP S61208169 A JPS61208169 A JP S61208169A
Authority
JP
Japan
Prior art keywords
wiring
connection information
land
line
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60049124A
Other languages
English (en)
Inventor
Yasuyuki Fujiwara
康之 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60049124A priority Critical patent/JPS61208169A/ja
Publication of JPS61208169A publication Critical patent/JPS61208169A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はプリント基板自動配線径路決定方式に係り、特
に多種類のランド、多種類のライン及びビア等からなる
複数種の導体に対し各導体間の許容最小間隔を満たす範
囲において自動的に径路決定を行なうのに好適な径路決
定方式に関する。
〔発明の背景〕
従来からプリント基板を対象として多くの自動配線シス
テムが開発、実用化されている。これらに共通する配線
方式は標準となるランド間ピッチ(通常は標準DIP型
ICランドピッチ)を基準格子とし、基準格子上に隣接
するランド間を通過可能な標準ラインの本数分の補助格
子を設定した配線モデル上をランド間接続情報にしたが
って。
迷路法または線分探索法により、各端子間接続情報を順
次径路を決定していく方式である。
第2図は、従来方式における配線モデルの設定法の代表
例を示している。まず基板は1,2に示す基準格子及び
3,4に示す補助格子によってメツシュ分割する。ここ
で、基準格子は隣接する標準ランド5の間隔dにより等
間隔に設定するとともに、基準格子間に複数本の補助格
子を設定する。
基準格子間に設定する補助格子の数は隣接する標準ラン
ド間を通過し得る標準ラインの本数により求めることが
できる。いま標準ランド半径をP。
標準ラインの巾をQ、標準ランド−標準ライン最小許容
間隔をCPl、標準ラインー標準ライン最小許容間隔を
C1い基準格子間隔をdとしたとき、基準格子間に設定
し得る補助格子の数mは次式を満たす最大整数で与えら
れる。
2XP+2XC,、+mXQ(m−1)Can<d。
例えば、P=0.70. l1=0.21. C,、=
C□=0.21. d =2.54とすると、2 Xo
、70+2X0.21+mX0.21+(m−1)XO
,21<2.54 ・°・−<2.21 となり補助格子の数mは2となる。
このようにして基板に設定された格子上にX方向標準ラ
イン7、y方向標準ライン8及び層間接続用ビア6を径
路としてレイアウトした場合、設計仕様を満たすのは明
らかである。
しかし、このような配線モデルの設定法では、一般にラ
ンド直径に対し、ライン巾が小さいことから、基準格子
上にランドがない領域では本来設計仕様上設定可能なラ
イン数より少ない本数の補助格子を設定することになり
、全体として径路の収容能力を低下させることになる。
第3図(A)、(B)は、それぞれ片側にランドがない
場合、両側にランドがない場合に設定可能なライン本数
について説明する図である。図(A)、(B)に示す基
準格子間に設定可能なライン本数(基準格子上も含ぬる
とする)m、、m。
は上記パラメータP 、Qt Cpap c、、、 d
を使った次式により求めることができる。
(p +  + Cps) + (rn、1 )×((
1+ C−t) < d(m、−1)x(u+C,)<
d これより、上記数値例に対してはm、 = 4 、 m
5=7となり、9に示すようにより多くの標準ラインを
設定することができる。
第4図は、従来方式における配線手法である迷路法、線
分探索法の共通的問題点を説明する図である。いま仮に
、接続情報AH,BG、CF。
DEが存在するとして、既にDE、BG、AHの順で径
路7−1が決定したとする。この場合CFはもはや径路
を見い出すことはできない(図(A))こういう場合、
一般的には後もどり法により。
CFの径路ぎめが行なわれる。すなわち図(B)に示す
ようにいったんCFにとって障害iなるAHの径路を削
除した後CF、AHの順で新しい径路7−2を決定する
方法である。しかし、この後もどり法は非常に多くの手
間数を必要とし、限られた時間内ではかならずしもこの
ようにうまくいくとはかぎらない。
従来手法のこのような問題点を解消する配線方式として
は、第18回デザインオートメーション会議プロシーデ
ングズ(Proc、of 18th DesignAu
tomation Conf、) pp 746−75
5 (1981年)におけるドレイ(Doreau)及
びコシオル(Koziol)による位相幾何学的なアル
ゴリズムに基づく配線システム・ツイギイ(“TWIG
Y A TOPOLOGICALALGORITHM 
BASED ROUTING SYSTEM”)と題す
る文献において論じられている。この公知例における配
線方式の概略は第5〜8図に示すようなものである。
第5図は、この公知例における配線モデルの設定法を示
す図である。基板に設定された基準格子は、適当な整数
Nに対し、N等分割した細密格子10.11により細分
割される。そして、この細分割された格子上で、ランド
−ライン、ラインーライン中心間の座標方向、45°な
なめ方向の最小許容間隔パラメータをPL、PLO,L
L。
LLDと定義する。(但し、これらのパラメータはマン
ハッタン距離として定義する。)図の例はN=12とし
た場合のパラメータであり、PL=5、PLO=7.L
L=2.LLD=3の場合を示している。
また、これらのパラメータ値は、先に述べた設計仕様パ
ラメータP、Q、C□、C□、d及び分割数Nより次式
によって求めることができる。
p + Q / 2 + Cp * < P L−d 
/ Np + Q / 2 + CP & < (P 
L D / 2 )・(d/N)・5N+C,、<LL
−d/N Q+C,<(LLD/2)・Ca/N>−fT第6図、
第7図は、この公知例における配線手法の概略を示す図
である。
まず、第6図において、5で示される部品端子の接続情
報は6で示す層間接続用ビアを用いて12.13で示す
部分接続情報に分解する。各部分接続情報は後段におい
て、おのおの1層配線によって詳細径路が実現されるこ
とを意味し、12゜13はそれぞれX方向配線層、y方
向配線層で実現されることを意味する。
このようにして、独立な配線層に展開された部分接続情
報は、各配線層において、各部分接続情報が互いに交差
しないとともに上記パラメータPL、PLD、LL、L
LDによって表現される規則を満足するような平面化処
理(各配線層上での部分接続情報及びランドの位置関係
を決定する処理)が行なわれる。第71!Iにおいて、
14で示す部分接続情報及び5で示すランドは互いの位
置関係を示す。
各部分接続情報の平面化処理は、具体的に第7図に示す
様に実行される。すなわち第1に各ランド間を通過可能
なライン本数を求めることであり、第2にランド、部分
接続情報相互の位置関係を求めることである。これを図
によって説明する。
例えばランドA、B間、ランドB、C間を通過可能な配
線本数は、それぞれ、 2・N−2・PLO+LLON −2・PL + LL
LLD         LL となる、いまN==4.PL=2.PLD=3゜LL=
1.LLD=1の場合それぞれ、となる。
また、図の場合、部分接続情報L1はL2の上位にあり
、L、の下位にあること、L、はランドCの上位にあり
、L、の下位にあること等を示す。
このようにして求められた1部分接続情報の平面化に基
づいて第5図に示す様な配線モデル上に詳細径路を決定
する。
このように、本公知例によると、配線スペースの効率的
使用をはかることの可能な配線モデル。
各配線層において配線順序依存性のない平面化処理に基
づいた配線手法を採用しているところに特徴がある。
しかし、この公知例で前提としていることはランド種が
1種ライン種が1種であり、現実の産業用、民生用基板
においてこの方式をそのままの形で適用しようとする場
合1次のような大きな問題が存在する。
(1)電源線、アース線等、信号線に比較しより太い巾
、広い最小許容間隔を必要とする接続情報に対し、いか
に対処するか。
(2)フラットパッケージ型IC等多様化したランドや
広領域導体等、11準DIPランドとは相異なる導体形
状にいかに対処するか。
〔発明の目的〕
本発明の目的は、多種類のランド、多種類のライン、広
領域導体及びそれら相互の最小許容間隔の定義されたプ
リント基板において、配線スペースの効率的使用をはか
ることのできる配線モデル、各配線層において配線順序
依存性のない平面化処理を核とする配線手法に基づいた
配線方式を提供することにある。
〔発明の概要〕
本発明のプリント基板自動配線径路決定方式は。
多種類のランド、多種類のライン、広領域導体、及びそ
れら相互の最小許容間隔の定義されたレイアウト規則に
基づいた配線モデルの設定法と、上記配線モデルに基づ
いた、各端子間接続情報のビアを介した複数個の部分接
続情報への部分処理と、部分接続情報の各配線層での平
面化処理と、平面化処理に基づいた詳細径路の決定をお
こなうことに特徴がある。
〔発明の実施例〕
以下本発明の原理を詳細に説明する。
第9図は本発明において定義する導体の種類の例を示し
ている。ここでランドは円形、8角形。
長方形、長円等の図形を定義する。また、ランドの大き
さを示すパラメータ(図中A、Bで示す)は同一図形に
対し複数定義する6ラインはその手中により定義すると
ともに、その値(図中Aで示す)は複数定義する。さら
に、広領域は多角形により定義し、各配素は上記ライン
により定義する。
但し、上記ラインの中心線は座標方向またはななめ45
°、135°方向に限定する。
このようにして定義した導体はその形状、大きさの相異
により「コード」化しておく。
第10図は、コード化された各導体コード間が満たすべ
き最小許容間隔を示している。
本発明ではこのようにして、多種類の導体を定義すると
ともに、それら相互の最小許容間隔を定義する。
第11図は本発明における配線モデルの設定法について
示している。基板は適当な整数Nに対し。
10.11で示すような基準格子をN分割する細密格子
を設定する。そして、pl、 p、、 Ps、 Flで
示すように円形、8角形、長円等多種類の形状のランド
を上記細密格子上に中心をもつように設定する。また、
Q、、Q、で示すように多種類の中値のラインをその中
心線が上記細密格子上にあるように(すなわち、ななめ
線は45”、または135°に限定する)設定するとと
もに、15で示す広領域導体はその輪郭線が上記細密格
子上にあるように設定する。
上記ランド、ライン、広領域により定義される多種類の
導体相互が満足すべき最小許容間隔は、上記細密格子を
単位とするマンハッタン距離パラメータとして1例えば
次のように定義することができる。第12図は、第11
図におけるランドP1とラインQLTランドP2とライ
ンα1.ラインQ1とラインQ2相互の満たすべき最小
許容距離パラメータの意味を説明する図である。図(A
)において、d(Pzt Qx) + e (Ptt 
Qx)はランドP1の中心とラインQ1の中心線との座
標方向、ななめ方向の最小許容マンハッタン距離を示す
これは、Plの中心座標値を(Xl、 Y、) 、ライ
ンQ、の任意の点を(Xt*yt)としたとき、l x
t  xt l > a (ptt 12i)I’t1
−ytlp≧d  (P工、Ql)I Xl−x、 l
 + I Yz−yt l >e (Pt+ Qt)の
いずれかを満たすとき、P□とQlは相互の最小許容距
離を満たすことを意味する1図(B)におけるパラメー
タd−Cps−n、) 、ay (pi、1a)−s 
(Ps2ms>はランドP2の中心とラインQ、の中心
線との最小許容マンハッタン距離を示し、その意味は上
記P1とQlに関するものと同様である。
また、図(C)において、d(ffiニー n’s) 
e (Qよ、Q2)はラインΩ1.ラインQ8の中心線
相互間の座標方向、ななめ方向の最小許容マンハッタン
距離を示し、その意味は上記、Plと01に関するもの
と同様である。
これらの導体相互が満たすべき最小許容間隔は一般的な
マンハッタン距離パラメータにより次のように表現でき
る。
(1)ランドPとラインΩの許容間隔についてランドP
の中心を(X、Y) 、ラインQ上の任意の点を(it
 j)としたとき、ランドP。
ラインQに対する最小許容距離パラメータD(P + 
a)==(ciz(p # 4’)、d*(P 、Q)
−d3(P、fi)、d4(P、Q)) E(P、 Q)=(a、(P、fl)、a、(P、 1
2)。
e3(pe  Q)pe4(Pe  a))により、任
意のラインQ上の点(it J)に対し が成立すれば、ランドPとラインQは最小許容間隔を満
たす。
第12図(A)ではd1=d、=d、=d、=d。
e 1= e z = s 、 = e 4= e 、
第12図(B)ではd、=d、= d□d2=d、= 
dy、81=82=83二 〇4= e となる。
(2)ラインQ□とラインQ2の許容間隔についてライ
ンQ工上の任意の点を(i工、jl)、ラインQ2上の
任意の点を(lz+ jz)  としたとき、ラインA
ltラインQ2に対する最小許容距離パラメータ D(R1−n 2) = (d工(ΩtyQ2)pdz
(fi□yflzLdxcQ1−Qz)td4cQ工#
L))ECQxv  Qt)=CetCQttQz)p
ex(QxvQt)vas(QttQ2)pe4(Qt
*22))により、任意のR1,R2上の点(lte 
jt) t(1z* j2)  に対し。
1i1−iz I+1.it−、iz I上84(lt
’lz+jtλj2のとき)」が成立すれば、ラインQ
1とラインQ2は最小許容間隔を満たす。ライン間に対
してはさらにd > ” d 2 =d 3 ” d 
4 ! el ” 8 z =ea ” elとなる。
(3)ランドP□とランドP2の許容間隔についてラン
ドP1の中心を(xt−yz)−ランドP2の中心を(
X*eYi)としたとき、ランドp 1.  ランドP
2に対する最小許容距離パラメータD(Pl、R2)=
(d□(Pl、R2)、d2(Pl、P、)。
d、(P工、 R2)、 d 、(Pl、 R2))E
 (P t + P t ) = (6x (P t 
+ P t ) t e 2 (P z e P z 
) te3(P、、R2)、s−CP−2層g))によ
り、 が成立すればランドP、とランドP1は最小許容間隔を
満たす。
第13図(A)〜(D)は上記パラメータD。
Eの求め方について示したものであり、(E)は上記パ
ラメータを使った上記不等式を図で示したものである。
このうち、図(A)はランドPとライン悲に対するパラ
メータd1cP e  Q)t a、(P e  α)
 を説明するものである。いま、a、bをランドPの座
標方向、ななめ方向半径(実寸値)1mをラインαの手
中(実寸値)、CをランドPlラインΩの最小導体間隔
パラメータとし、細密格子間隔をSとすると% dx+
 81は次式を満たす最小整数で与えられる。
d工X S > a + c + m 131 X S >  2  > b + c + m
図CB)はランドP2とライン01図(C)はラインΩ
とラインΩ′、図(D)はランドP、とランドP4に関
するパラメータdzpexの求め方を示しているが、こ
れらは図(A)と同様である。
また、上記不等式(1)〜(3)は@(E)において斜
線部の外側の領域を意味している。
第14〜16図は本発明における配線手法を示している
まず、第14図に示すように1部品端子の接続情報(例
えばランドPとランドFの接続)を6で示す層間接続用
ビアを用いて12.13で示す部分接続情報に分解する
。さらに、ビアを発生する際、ビアと他のランド間の間
隔を上記パラメータによりチェックする。ここで12.
13はそれぞれX方向配線層、X方向配線層を用いて後
段において1層で配線されることを意味する。但し、信
号線配線層が4層以上の場合、この段階ではX方向配線
層またはy方向配線層に各部分接続情報を分配するだけ
で、特定の配IIA層への展開は決定しない。
このようにして、Xr’/方向配線層に展開、された部
分情報は第15図に示す゛ように多種類のランド、ライ
ン等で構成される導体相互が上記最小許容マンハッタン
距離パラメータで記述される最小許容距離を満たし、か
つ互いに交差することがないように平面化処理を行なう
、ここで2m層(mン1)の配線層に対して、例えば上
記y方向配線層で実現すべき部分接続情報はmコのy方
向配線層のいずれかに展開する。
各部分接続情報の平面化処理は、具体的に第16図に示
すように実行される。すなわち、第1に、基板上にあら
かじめ配置された、ランド、広領域等の多種類の導体間
を、各部分接続情報に対しラインの特定の上下関係に対
し、ラインを通過させることができる判定することであ
り、第2に上記多種類の導体及び部分接続情報相互の位
置関係を求めることである。これを図によって説明する
第1の項目に関しては、例えばランドP1とランドP3
の間をラインa5とΩ、が、Lが上位にあるように通過
できるかどうか、ランドP2 とランドP、の間をライ
ンΩ3とQlが、Q3が上位にあるように通過できるか
どうかは次のようにして判定できる。
イ*p1. P、、 P、(7)座標値をPl(X、、
Y□)。
P、(X、、Y、)、Pl (xat Y、) とし、
P1〜Q3間、P2〜Q3間t 02〜Ω4間 p3〜
Q4間の座標方向、ななめ方向の最小許容マンハッタン
距離を d  (Pat  Qa) t  e  (Pat  
Qs) rd  (Pie  Da) +  e  (
Pie  Qz) ed  (Q、、  Ql) 、 
 Q  (Q、、 ff4) 。
d  (Psv  u4) v 8  (Pa、u、)
*としたとき、ランドP1〜P1間、ランドP2〜P3
間に関しておのおの次式を満たせば、上記の判定ができ
る。
・ランド21〜21間に関して・・・・・・d (P、
、 Q、)+ d (Ω、、 ff14)+ d (P
、、 fi、)<l xlX、1 または d (P、、 ff3)+ d CQ、、 114)+
 d (pat 124)−≦−1X1−X、1 または eCPxtQa)+ ecnseQ*)+ e(Pie
Q4)<+ xx  xs l + I y t −y
a +・ラン128〜21間に関して d (Pat fiz)+ d CQse (14)+
 d (Pl、Q、)<I X、 −x−1 または d(Pm、jla)rd((1,、j14)rd(Pz
、QJ<l Yl −Y、 1 または a (Pay Ra) + e CQsp Ql) +
 s (Pie Ql)<+ xs −Xl l + 
l Yl  Y31さらに、例えば広領域導体にユとラ
ンドP4の間をライン悲、とラインQ7がQlが上位に
あるように通過できるかどうかの判定も同様にできる。
また、第2の項目に関しては、例えば部分接続情報4B
、に関しては上位にΩ、とa、が存在し、下位にΩ、と
n、が存在するというふつうに相互の位置関係を求める
ことができる。
そして、この相互の位置関係により例えば第15図に示
すようにW、、W2.・・・・・・、W工、の部分接続
の順序が求まる。
このようにして求められた1部分接続情報の平面化処理
によって決定された部分接続順序に基づいて、該部分接
続情報を用いて第11図に示すような配線モデル上に詳
細径路を決定する。
(発明の実施例〕 本発明の全体構成例を第1図により説明する。
第1図において、31,32,33.34はそれぞれ、
部品端子間接続情報記憶装置(第14図における5−4
〜5等の接続要求を記憶)、導体あるいは禁止情報記憶
装置(第8図に示す導体属性、第10図のうちプリセッ
ト導体の位II(情報を記憶)、導体間最小許容間隔記
憶装置(第10図に示す導体間最小許容間隔を記憶)、
基準格子分割数データを示し、配線径路決定処理の入力
情報として用いられる。35は配線径路記憶装置(第1
1図のうちラインの位置情報を記憶)を示し、配線径路
決定処理の出力情報である。
また、配線径路決定処理部40は配線モデル設定部41
(第10図、第11図、第12図に対応)、接続情報の
部分接続情報への分割処理部43(第14図に対応)、
部分接続情報の各配線層での平面化処理部44(第15
図、第16図に対応)、平面化に基づいた詳細径路決定
部45、配線径路格納処理部から構成し、配線径路決定
処理テーブル50は基準格子分割数51、接続情報52
、部分接続情報53.導***置情報54、導体間最小間
隔55、部分接続情報の相対的位置関係56(第16図
に対応)を記述したテーブルから構成する。
図中、配線モデル設定部41では上記記憶装置31〜3
4よりデータを入力するとともに、配線径路決定処理テ
ーブル50中の51.52,54゜55へデータをセッ
トする。その際、ランド等の導***置情報及び、導体間
最小間隔は基準格子分割数に応じた細密格子を単位とす
る座標系への座標変換処理42を実行する。(第11.
12゜13図に対応。) 接続情報の部分接続情報への分割処理部43ではテーブ
ル50よりデータを入力し、部分接続情報53にセット
するとともに、部分接続情報の端点である層間接続用ビ
アを導***置情報54にセットする(第16図に対応)
部分接続情報の各配線層での平面化処理部44ではテー
ブル50よりデータを入力し、部分接続情報及び、あら
かじめ基板上に定義された導体相互間の相対的位置関係
をテーブル56にセットする。
平面化に基づいた詳細径路決定部ではテーブル56にセ
ットされたデータをもとに導体間最小間隔55をもとに
詳細径路を決定(第11図に対応)、テーブル54に径
路をセットする。なお、詳細径路は細密格子上を迷路法
により決定できる。
配線径路格納処理部46ではテーブル54にセットされ
た配線径路を基準格子分割数51をもとに座標変換47
を実行し記憶装置35へ格納する。
このように1本実施例によれば、多種類の導体に対し、
導体相互間の最小許容間隔を満たし、なおかつ、配線順
序依存性なく配線スペースを有効に利用した配線径路を
得ることができるという効果がある。
〔発明の効果〕
本発明によれば、種々の導体の定義された基板において
、配線モデルの設定法により、配線スペースの有効利用
をはかることができる。
【図面の簡単な説明】
第1図は本発明の一実施例構成の説明図、第2図は従来
配線モデル、第3図は配線スペース、第4図は従来配線
手法、第5図は導体種が限定された配線モデル、第6図
、第7図は導体種を限定した場合の平面化処理を含む配
線手法第1段階、第2段階、第8(!Iは第7図の補足
、第9図、第10図は本発明における定義導体、導体間
最小間隔。 第11図は本発明における配線モデル、第12図。 第13図は本発明における導体間許容距離パラメータ、
第14図、第15図は本発明における配線手法の第1段
階、第2段階、第16図は第15図の補足図である。 1.2・・・基準格子、10.11・・・細密格子、5
゜6・・・ランド(6・・・ビア)、8・・・ライン、
15・・・広領域、12.・13・・・部分接続情報、
14・・・相対的位置関係の決定した部分接続情報、3
1,32゜33.34,35・・・記憶装置、4o・・
・配線径路決定処理部、50・・・配線径路決定処理テ
ーブル。 悟1 閃 第2図 第 4−図 第ミ 凹 字す図 臀δ 図 vyqの 静10 の v7+11!] v、12の (I5) fF+4(!1 審+51n

Claims (1)

    【特許請求の範囲】
  1. 1、部品端子間接続情報記憶装置と、基板を構成する導
    体領域、禁止領域が定義されたレイアウト情報記憶装置
    と各導体間最小許容間隔記憶装置を有するプリント基板
    自動配線径路決定方法において、端子間接続情報をビア
    を介した複数個の部分接続情報へ分割処理し、複数種の
    導体間最小許容間隔を考慮し該部分接続情報を当該配線
    層においてそれぞれ平面化処理し、該平面化処理によつ
    て決定された部分接続順序に基づいて詳細径路を決定す
    ることを特徴としたプリント基板自動配線径路決定方法
JP60049124A 1985-03-12 1985-03-12 プリント基板自動配線径路決定方法 Pending JPS61208169A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60049124A JPS61208169A (ja) 1985-03-12 1985-03-12 プリント基板自動配線径路決定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60049124A JPS61208169A (ja) 1985-03-12 1985-03-12 プリント基板自動配線径路決定方法

Publications (1)

Publication Number Publication Date
JPS61208169A true JPS61208169A (ja) 1986-09-16

Family

ID=12822311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60049124A Pending JPS61208169A (ja) 1985-03-12 1985-03-12 プリント基板自動配線径路決定方法

Country Status (1)

Country Link
JP (1) JPS61208169A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159897A (ja) * 2006-12-25 2008-07-10 Elpida Memory Inc 多層プリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159897A (ja) * 2006-12-25 2008-07-10 Elpida Memory Inc 多層プリント配線板
US8198549B2 (en) 2006-12-25 2012-06-12 Elpida Memory, Inc. Multi-layer printed wiring board

Similar Documents

Publication Publication Date Title
US20030070153A1 (en) Process and apparatus for finding pahts through a routing space
JPS63225869A (ja) 配線経路探索方式
JPH0481226B2 (ja)
CN109460564B (zh) 一种电网潮流图布线方法
Chang et al. Layer assignment problem for three-layer routing
CN113987996A (zh) 模拟芯片电路绕线方法
JPS61208169A (ja) プリント基板自動配線径路決定方法
JP3157732B2 (ja) 対話型配線パターン作成システム
Joy et al. Layer assignment for printed circuit boards and integrated circuits
CN105184022A (zh) 一种针对多层芯片的高效x结构避障布线器的构造方法
JP2000192528A (ja) 配線トレイネットワ―ク作成方法
JPH0950454A (ja) ケーブル敷設ルート設定方法
US5888893A (en) Process for arranging printed conductors on the surface of a semiconductor component
US11087034B1 (en) Large-scale capital project cable routing simulator
Zhou et al. THE STUDY ON AN AUTOMATIC LAYOUT METHOD FOR EQUIPMENT IN NUCLEAR POWER PLANT
Malladi et al. Automatic placement of rectangular blocks with the interconnection channels
JPS63151048A (ja) 半導体集積回路
JPH077424B2 (ja) 自動配線方法
Wu et al. Optimal algorithms for adjacent side routing
Zhenghua The algorithm and application for the symmetrical routing
JPH03127277A (ja) 八角形表現を利用した配線方法およびその装置
JPH0346071A (ja) プリント配線板の配線経路を形成するための各データの表示方法
CN116227093A (zh) 一种含量测的配电站所图布局布线方法
CN117874972A (zh) 光伏汇流划分方法、装置、电子设备及存储介质
JP3006156B2 (ja) 自動配線方式