JPS61201346A - マイクロプログラム制御方法 - Google Patents
マイクロプログラム制御方法Info
- Publication number
- JPS61201346A JPS61201346A JP60042909A JP4290985A JPS61201346A JP S61201346 A JPS61201346 A JP S61201346A JP 60042909 A JP60042909 A JP 60042909A JP 4290985 A JP4290985 A JP 4290985A JP S61201346 A JPS61201346 A JP S61201346A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- circuit
- clock
- control circuit
- microinstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子機器の制御方法の一つであるマイクロ
プログラム制御方法に関するものである。
プログラム制御方法に関するものである。
第２図は従来のマイクロプログラム制御方法を説明する
ためのものであ９９図において＋１１はマイクロプログ
ラムの実行順序を制御するマイクロプログラムシーケン
ス制御回路、（２）はマイクロプログラムを格納したマ
イクロプログラムメモリ。
ためのものであ９９図において＋１１はマイクロプログ
ラムの実行順序を制御するマイクロプログラムシーケン
ス制御回路、（２）はマイクロプログラムを格納したマ
イクロプログラムメモリ。
（３ａ）、 （３ｂ）はマイクロプログラムメモ１月２
）から読み出されたマイクロ命令を取り込むマイクロ命
令レジスタ、（４）はマイクロ命令レジスタ（３ｂ）に
取シ込まれたマイクロ命令により制御される電子機器内
の回路、（５１はマイクロ命令の実行胸期を制御する内
部クロックを発生しマイクロプログラムシーケンス制御
回路１１１とマイクロ命令レジスタ（３ａ）（３ｂ）に
供給するクロック発生回路である。
）から読み出されたマイクロ命令を取り込むマイクロ命
令レジスタ、（４）はマイクロ命令レジスタ（３ｂ）に
取シ込まれたマイクロ命令により制御される電子機器内
の回路、（５１はマイクロ命令の実行胸期を制御する内
部クロックを発生しマイクロプログラムシーケンス制御
回路１１１とマイクロ命令レジスタ（３ａ）（３ｂ）に
供給するクロック発生回路である。
次に動作について説明する。マイクロプログラムシーケ
ンス制御回路（１）から出力されるアドレスにヨリマイ
クロプログラムメモ１月２）から次に実行スヘきマイク
ロ命令が読み出され、クロック発生回路（５）から出力
される次のクロックによやマイクロ命令レジスタ（３ａ
）、（５ｂ）にセットされる。マイクロ命令レジスタ（
３ｂ）にセットされたマイクロ命令により、ｖＬ電子機
器内回路（４）が制御される。また、マイクロ命令レジ
スタ（３ａ）にセットされたマイクロ命令によりマイク
ロプログラムシーケンス制御回路（１）が制御され１次
に実行すべきマイクロ命令のアドレスが出力される。こ
のようにして。
ンス制御回路（１）から出力されるアドレスにヨリマイ
クロプログラムメモ１月２）から次に実行スヘきマイク
ロ命令が読み出され、クロック発生回路（５）から出力
される次のクロックによやマイクロ命令レジスタ（３ａ
）、（５ｂ）にセットされる。マイクロ命令レジスタ（
３ｂ）にセットされたマイクロ命令により、ｖＬ電子機
器内回路（４）が制御される。また、マイクロ命令レジ
スタ（３ａ）にセットされたマイクロ命令によりマイク
ロプログラムシーケンス制御回路（１）が制御され１次
に実行すべきマイクロ命令のアドレスが出力される。こ
のようにして。
マイクロプログラムメモ１月２）から読み出されたマイ
クロ命令が次々に実行され、！子機器の制御が行なわれ
る。
クロ命令が次々に実行され、！子機器の制御が行なわれ
る。
上記のような従来のマイクロプログラム制御方法では、
内部クロックの周期で制御され、その周期で制御される
回路の状態も次々と変化して行くため、電子機器に異常
を発見した時、故障個所の診断特にマイクロプログラム
メモリの故障の場合故障アドレスの診断が困難であると
いう問題点があった。
内部クロックの周期で制御され、その周期で制御される
回路の状態も次々と変化して行くため、電子機器に異常
を発見した時、故障個所の診断特にマイクロプログラム
メモリの故障の場合故障アドレスの診断が困難であると
いう問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、電子機器内の故障診断を容易にするマイクロプロ
グラム制御方法を得ることを目的とする。
ので、電子機器内の故障診断を容易にするマイクロプロ
グラム制御方法を得ることを目的とする。
この発明に係るマイクロプログラム制御方法は。
マイクロプログラムシーケンス制御回路から出力される
マイクロプログラム実行アドレスと外部から設定された
アドレスの一致を検出する比較回路を付加し、この一致
信号により内部クロックを外部クロックに切り換えて制
御する方法である。
マイクロプログラム実行アドレスと外部から設定された
アドレスの一致を検出する比較回路を付加し、この一致
信号により内部クロックを外部クロックに切り換えて制
御する方法である。
この発明においては、電子機器が異常となる直前のマイ
クロプログラムアドレスを外部より設定し、そのアドレ
スまでは内部クロックで動作させ。
クロプログラムアドレスを外部より設定し、そのアドレ
スまでは内部クロックで動作させ。
その後は故障診断用に外部クロックを１パルス毎印加し
、その部層マイクロプログラムメモリの内容及び制御さ
れる回路の動作、状態遷移等をチェックする事により故
障個所の診断を容易にする。
、その部層マイクロプログラムメモリの内容及び制御さ
れる回路の動作、状態遷移等をチェックする事により故
障個所の診断を容易にする。
以下第１図に示すこの発明の一実施例について説明する
。第１図において、（１）〜（５）は上記従来のマイク
ロプログラム制御方法と全く同一である。
。第１図において、（１）〜（５）は上記従来のマイク
ロプログラム制御方法と全く同一である。
（６１ハ？イクロプログラムシ一ケンヌ制御回路（１）
から出力される次に実行すべきマイクロプログラムのア
ドレスと外部より設定されたアドレスデータ（−１）を
比較する比較器、（７）は比較器（６）から出力される
一致信号によりセットされるフリップフロップ。
から出力される次に実行すべきマイクロプログラムのア
ドレスと外部より設定されたアドレスデータ（−１）を
比較する比較器、（７）は比較器（６）から出力される
一致信号によりセットされるフリップフロップ。
（８）はフリップフロップ（７）によりクロック発生回
路（５）から出力される内部クロックと外部から供給さ
れる外部クロック（０）を切換えるセレクタである。
路（５）から出力される内部クロックと外部から供給さ
れる外部クロック（０）を切換えるセレクタである。
フリップフロップ（７）がセットされるまでのマイクロ
プログラムの実行は従来のマイクロプログラム制御方法
と同様であり、マイクロプログラムシーケンスＩ制御回
路（１）から出力されるアドレスによリマイクロプログ
ラムメモ１月２）から次に実行スヘきマイクロ命令が読
み出され、クロック発生回路（５）から出力される次の
内部クロックによりマイクロ命令しジヌタ（３ａ）、（
３ｂ）にセットされる。マイクロ命令レジスタ（３ｂ）
にセットされたマイクロ命令により、電子機器内の回路
（４）が制御される。また、マイクロ命令レジスタ（３
ａ）にセットされたマイクロ命令によりマイクロプログ
ラムシーケンス制御回路（１）が制御され９次に実行す
べきマイクロ命令のアドレスが出力される。このように
して。
プログラムの実行は従来のマイクロプログラム制御方法
と同様であり、マイクロプログラムシーケンスＩ制御回
路（１）から出力されるアドレスによリマイクロプログ
ラムメモ１月２）から次に実行スヘきマイクロ命令が読
み出され、クロック発生回路（５）から出力される次の
内部クロックによりマイクロ命令しジヌタ（３ａ）、（
３ｂ）にセットされる。マイクロ命令レジスタ（３ｂ）
にセットされたマイクロ命令により、電子機器内の回路
（４）が制御される。また、マイクロ命令レジスタ（３
ａ）にセットされたマイクロ命令によりマイクロプログ
ラムシーケンス制御回路（１）が制御され９次に実行す
べきマイクロ命令のアドレスが出力される。このように
して。
マイクロプログラムメモリ（２）から読み出されたマイ
クロ命令が次々に実行され、！＋子機器制御が行なわれ
る。この時、外部から設定されたアドレスデータとマイ
クロプログラムシーケンス制御回路＋１１から出力され
るアドレスが一致した場合、比較回路（６）から一致信
号が出力されフリップフロップ（７）がセットされ、セ
レクタ＋８１ Ｋよシマイクロブログラムシーケンス制
御回路（！）とマイクロ命令レジスタ（３ａ）、 （３
ｂ）に供給するクロックをクロック発生回路（５）の内
部クロックから外部クロック呻）へ切り換える。これに
より、マイクロプログラムシーケンス制御回路（１）、
マイクロ命令レジスタ（３ａ）。
クロ命令が次々に実行され、！＋子機器制御が行なわれ
る。この時、外部から設定されたアドレスデータとマイ
クロプログラムシーケンス制御回路＋１１から出力され
るアドレスが一致した場合、比較回路（６）から一致信
号が出力されフリップフロップ（７）がセットされ、セ
レクタ＋８１ Ｋよシマイクロブログラムシーケンス制
御回路（！）とマイクロ命令レジスタ（３ａ）、 （３
ｂ）に供給するクロックをクロック発生回路（５）の内
部クロックから外部クロック呻）へ切り換える。これに
より、マイクロプログラムシーケンス制御回路（１）、
マイクロ命令レジスタ（３ａ）。
（３ｂ）、 を子機器内の回路（４）がその時点の状態
にホールドされ、各部の信号及び状態をチェックするこ
とができる。更に外部クロックを１クロツクづつ印加す
ることによりマイクロブログラムを一マイクロ命令づつ
実行させ、その都度各部の信号及び状態をチェックする
ことにより故障個所の診断を行う。その後、外部よりフ
リップフロップをリセットする事により再び内部クロッ
クにより制御を続行させる事ができる。
にホールドされ、各部の信号及び状態をチェックするこ
とができる。更に外部クロックを１クロツクづつ印加す
ることによりマイクロブログラムを一マイクロ命令づつ
実行させ、その都度各部の信号及び状態をチェックする
ことにより故障個所の診断を行う。その後、外部よりフ
リップフロップをリセットする事により再び内部クロッ
クにより制御を続行させる事ができる。
なお、ｅつはフリップ７０ツブ（７）に与えられる外部
リセット信号である。
リセット信号である。
以上のように、この発明によるマイクロプログラム制御
方法では、！子機器が異常となるマイクロプログラムの
部分のみを故障診断用の外部クロックで動作させること
がでさるため、電子機器内の故障個所の診断な容易にす
るという効果がある。
方法では、！子機器が異常となるマイクロプログラムの
部分のみを故障診断用の外部クロックで動作させること
がでさるため、電子機器内の故障個所の診断な容易にす
るという効果がある。
第１図はこの発明の一実施例を説明するための図、第２
図は従来のマイクロプログラム制御方法を説明するため
の図である。図中、（１）はマイクロプログラムシーケ
ンス制御回路、（２）はマイクロプログラムメモリ、（
３）はマイクロ命令レジスタ、（４）は重子機器内の回
路、（５）はクロック発生回路、（６）は比較回路、（
７）はフリップフロップ、（８）はセレクタである。 なお９図中、同一あるいは相当部分には同一符号を付し
て示しである。
図は従来のマイクロプログラム制御方法を説明するため
の図である。図中、（１）はマイクロプログラムシーケ
ンス制御回路、（２）はマイクロプログラムメモリ、（
３）はマイクロ命令レジスタ、（４）は重子機器内の回
路、（５）はクロック発生回路、（６）は比較回路、（
７）はフリップフロップ、（８）はセレクタである。 なお９図中、同一あるいは相当部分には同一符号を付し
て示しである。
Claims (1)
- マイクロプログラムシーケンス制御回路から出力される
アドレスに従つてマイクロプログラムメモリから読み出
されたマイクロ命令により電子機器の制御を行うマイク
ロプログラム制御方法において、マイクロプログラムシ
ーケンス制御回路から出力されるアドレスと外部から設
定されるアドレスデータとを比較する比較回路と、この
比較回路から出力される一致信号によりマイクロプログ
ラム制御回路に供給するクロックを内部クロックから外
部クロックに切換えるセレクタとを有し、外部から任意
に設定されたアドレスのマイクロプログラムが実行され
た時、外部の任意のタイミングを有するクロックにより
マイクロプログラムを実行させる事を特徴とするマイク
ロプログラム制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60042909A JPS61201346A (ja) | 1985-03-05 | 1985-03-05 | マイクロプログラム制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60042909A JPS61201346A (ja) | 1985-03-05 | 1985-03-05 | マイクロプログラム制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61201346A true JPS61201346A (ja) | 1986-09-06 |
Family
ID=12649154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60042909A Pending JPS61201346A (ja) | 1985-03-05 | 1985-03-05 | マイクロプログラム制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61201346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01244548A (ja) * | 1988-03-25 | 1989-09-28 | Fujitsu Ltd | マイクロプログラム制御装置 |
-
1985
- 1985-03-05 JP JP60042909A patent/JPS61201346A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01244548A (ja) * | 1988-03-25 | 1989-09-28 | Fujitsu Ltd | マイクロプログラム制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4796211A (en) | Watchdog timer having a reset detection circuit | |
| US5309444A (en) | Integrated circuit including a test cell for efficiently testing the accuracy of communication signals between a standard cell and an application cell | |
| JPS61201346A (ja) | マイクロプログラム制御方法 | |
| JPH1069403A (ja) | マイクロプロセッサの初期化と監視のための方法及び回路 | |
| JPH01201762A (ja) | マイクロコンピュータ | |
| KR100196526B1 (ko) | 에뮬레이션을 위한 실시간 제어시스템 | |
| JPH0441376Y2 (ja) | ||
| SU1365086A1 (ru) | Устройство дл контрол блоков управлени | |
| JP2723609B2 (ja) | マイクロプロセッサ | |
| JP2794440B2 (ja) | Ｐｗｍ制御装置 | |
| SU725184A1 (ru) | Устройство дл многорежимного управлени трехфазным шаговым двигателем | |
| JPH11296400A (ja) | モード設定回路 | |
| SU1571552A1 (ru) | Устройство дл контрол программных автоматов | |
| SU1365082A1 (ru) | Микропрограммное устройство управлени с контролем | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| SU1397917A1 (ru) | Двухканальное устройство дл контрол и восстановлени процессорных систем | |
| JPS61501661A (ja) | 並列同期動作 | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| JP3137089B2 (ja) | マイクロコンピュータ | |
| JPH06131209A (ja) | 擬似エラー発生方式 | |
| JPS60230241A (ja) | Ｃｐｕの周辺ｌｓｉの誤動作防止方法 | |
| JPS61202238A (ja) | マイクロプロセツサのダイナミツクバ−ンイン方法 | |
| JPH03210638A (ja) | マイクロコンピュータ | |
| JPS62151943A (ja) | マイクロコンピユ−タのテスト方式 | |
| JPS62197834A (ja) | マイクロプログラム制御装置 |