JPS61194886A - Semiconductor laser element - Google Patents

Abstract

PURPOSE:To reduce leakage current by a method wherein a clad layer of a BH-type semiconductor laser is element connected electrically with a buried layer thereof through an anode electrode. CONSTITUTION:A buffer layer 2 constituted of an n<-> type semiconductor is formed on an n<-> type semiconductor substrate 1, and thereon a strip active layer 3, which emits laser light from an edge face, is formed. A clad layer 4 constituted of a p-type semiconductor is formed on the active layer 3, and at both sides thereof blocking layer 6 constituted of a p-type semiconductor is formed. Additionally, a buried layer 7 constituted of an n-type semiconductor and an ohmic contact layer 12 getting to the clad layer 4 in the midst of thickness are formed. A part of an electrode 10 provided on the ohmic contact layer 12 is subjected to contact with the buried layer 7.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体レーザ素子、特に、埋め込みへテロ構造
（ｂｕｒｉｅｄ−ｈｅｔｅｒｏ　　５Ｌ−ｒｕｃｔｕｒ
ｅ：ＢＨと略す、）の半導体レーザ素子に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a semiconductor laser device, particularly a buried-hetero 5L-structure semiconductor laser device.
e: abbreviated as BH).

〔背景技術〕[Background technology]

光通信用光源あるいはディジタルオーディオディスク、
ビデオディスク等の情報処理装置用光源として、各種構
造の半導体レーザ素子が開発されている。たとえば、日
立評論社発行「日立評論」１９８３年第１０号、昭和５
８年１０月２５日発行、Ｐ３９〜Ｐ４４に記載されてい
るように、光通信用半導体レーザとしてＢＨ型半導体レ
ーザ素子が知られている。Light sources for optical communications or digital audio discs,
Semiconductor laser elements with various structures have been developed as light sources for information processing devices such as video discs. For example, "Hitachi Hyoron" published by Hitachi Hyoronsha, No. 10, 1983,
As described in pages 39 to 44, published on October 25, 1999, BH type semiconductor laser devices are known as semiconductor lasers for optical communication.

この半導体レーザ素子は、Ｉ　ｎＧａＡｓ　Ｐ系の化合
物半導体で構成されている。This semiconductor laser device is made of an InGaAsP-based compound semiconductor.

ここで第１図を参照しながらＩｎＧａＡｓＰ系の半導体
レーザ素子（レーザチップとも称する。）について、簡
単に説明する。すなわち、レーザチップはｎ形（第１導
電形とも称する。）のＩｎ（インジウム）−Ｐ（Ｗ）の
基板１の主面〔上面：　（１００）結晶面〕にｎ形１ｎ
Ｐからなるバッファ層２　＊　　Ｉ　ｎ　　Ｇ　ａ　　
（ガリウム）−Ａｓ（砒素）−Ｐからなる活性層３．　
　ｐ形（第２導電形とも称する。）のＩｎＰからなるク
ラッド層４．　　Ｉ）形ｒｎＧａＡｓＰからなるキャン
プ層５を順次形成した多層成長層がストライプ状に形成
されている。この多層成長層は断面形状が逆三角形とな
り、いわゆる逆メサ構造となるとともに、この逆メサ構
造の側面は（１１１）結晶面となり、Ｉｎが現れる面と
なっている。また、この逆メサ面部分の下端から下方の
部分は緩やかに広がる順メサ構造となっている。また、
この多層成長層の両側にはｐ形のＩｎＰからなるブロッ
キング層６．ｎ形のＩｎＰからなる埋め込み層？、Ｉｎ
ＧａＡｓＰからなるキャップ層８が積層状態で埋め込ま
れている。また、多層成長層の電極コンタクト領域を除
く基板ｌの主面側は絶縁膜９で被われている。そして、
基板１の主面側にはアノード電極１０が、基板ｌの裏面
にはカソード電極１１がそれぞれ設けられている。これ
ら電極はそれぞれ金糸電極となっている。なお、前記キ
ャンプ層８およびクラッド層４の表層部分には亜鉛（Ｚ
ｎ）が拡散されてｐ＋形の亜鉛拡散領域からなるオーミ
ックコンタクト層１２（点々が施されている領域を示す
、）が設けられている。Here, an InGaAsP semiconductor laser device (also referred to as a laser chip) will be briefly explained with reference to FIG. That is, the laser chip has n-type 1n on the main surface [upper surface: (100) crystal plane] of an n-type (also called first conductivity type) In (indium)-P (W) substrate 1.
Buffer layer 2 made of P *InGa
(Gallium)-As(Arsenic)-P active layer 3.
Cladding layer 4 made of p-type (also referred to as second conductivity type) InP. I) A multilayer growth layer in which camp layers 5 made of rnGaAsP are sequentially formed is formed in a stripe shape. This multilayer growth layer has an inverted triangular cross-sectional shape, forming a so-called inverted mesa structure, and the side surfaces of this inverted mesa structure are (111) crystal planes, which are the planes where In appears. Further, the portion below the lower end of this inverted mesa surface portion has a forward mesa structure that gradually expands. Also,
A blocking layer 6 made of p-type InP is provided on both sides of this multilayer growth layer. A buried layer made of n-type InP? , In
A cap layer 8 made of GaAsP is embedded in a stacked state. Further, the main surface side of the substrate l except for the electrode contact area of the multilayer growth layer is covered with an insulating film 9. and,
An anode electrode 10 is provided on the main surface of the substrate 1, and a cathode electrode 11 is provided on the back surface of the substrate 1. Each of these electrodes is a gold thread electrode. Note that zinc (Z
There is provided an ohmic contact layer 12 (dotted areas are shown) consisting of a p+ type zinc diffusion region with n) diffused therein.

ところで、このようなレーザチップは、ときとして駆動
電流および閾電流値の増大による特性不良が発生し、か
つこの原因が埋め込み成長層を経由するリーク電流の発
生にあるということが本発明者によってあきらかにされ
た。By the way, in such laser chips, characteristic defects sometimes occur due to increases in drive current and threshold current values, and the present inventor has found that the cause of this is the generation of leakage current via the buried growth layer. was made into

すなわち、このレーザチップは第２図の要部断面図に示
されるように、多層成長層に逆バイアスを印可してレー
ザ発振させた場合、電流ａはキャップ層５．クラフト層
４．活性層３．バッファ層２、基板ｌと順次流れる。し
かし、活性層３の側部にはクラッド層４と同導電形のバ
ッファ層２および基板１に接している。また、ブロッキ
ング層６と接するバッファ層２および基板ｌとの界面は
エツチング面に埋め込み成長層を形成させることによっ
て形成されるため、その接合性は必ずしも良いとは言え
ないと思え、たとえば、立ち上がり電圧（ｐｎ接合をバ
イアスしたときバイアスに比例した電流が流れ出す最小
電圧）は、クラッド層４、活性層３．バッファ層２．に
おける立ち上がり電圧の０．９Ｖよりも僅かに高い１．
３Ｖとなる。この結果、電流の一部はクラッド層４．ブ
ロッキング層６．バッファ層２と活性層３を迂回するよ
うな洩れ電流すとなって流れる。That is, as shown in the cross-sectional view of the main part of this laser chip in FIG. 2, when a reverse bias is applied to the multilayer growth layer to cause laser oscillation, the current a flows through the cap layer 5. Craft layer 4. Active layer 3. It flows sequentially through the buffer layer 2 and the substrate 1. However, the sides of the active layer 3 are in contact with the buffer layer 2 and the substrate 1 having the same conductivity type as the cladding layer 4 . In addition, since the interface between the buffer layer 2 and the substrate 1 in contact with the blocking layer 6 is formed by forming a buried growth layer on the etched surface, it seems that the bonding property is not necessarily good. (The minimum voltage at which a current proportional to the bias flows when the pn junction is biased) is the cladding layer 4, active layer 3. Buffer layer 2. 1. which is slightly higher than the rising voltage of 0.9V at 1.
It becomes 3V. As a result, part of the current flows through the cladding layer 4. Blocking layer 6. A leakage current flows that bypasses the buffer layer 2 and the active layer 3.

一方、レーザ光出力を一定にするように電圧（電流）を
調整する場合において、クラッド層４と埋め込み層７と
の界面が劣化し、クラッド層４から埋め込み層７へ洩れ
電流Ｃが発生することも判明した。界面の劣化はＥＢＩ
Ｃ解析によるダークエリアの発生として認められた。こ
れは界面がエツチング面上に埋め込み層を形成すること
によって形成された結果であり、メサエッチング時に使
用されたプロメタノールによるエツチング後の洗浄によ
ってもイオン等が残留したり、表面が酸化したり、ある
いは埋め込み層成長時の界面部分での結晶成長状態が良
好でないこと等によるものと推察される。On the other hand, when adjusting the voltage (current) to keep the laser light output constant, the interface between the cladding layer 4 and the buried layer 7 deteriorates, causing a leakage current C from the cladding layer 4 to the buried layer 7. It was also revealed. Interface deterioration is EBI
This was recognized as the occurrence of a dark area by C analysis. This is the result of the interface being formed by forming a buried layer on the etched surface, and even after cleaning with promethanol used during mesa etching, ions etc. remain and the surface is oxidized. Alternatively, it is presumed that this is due to the fact that the crystal growth condition at the interface portion during growth of the buried layer is not good.

また、埋め込み層７の表層部分にオーミックコンタクト
層１２が延在している結果、オーミックコンタクト層１
２の周縁（フロント）から埋め込み層７．ブロッキング
層６．ハソファ層２．基板１と洩れ電流ｄが流れること
も判明した。In addition, as a result of the ohmic contact layer 12 extending in the surface layer portion of the buried layer 7, the ohmic contact layer 1
2 from the periphery (front) of the buried layer 7. Blocking layer 6. Hasofa layer 2. It was also found that a leakage current d flows with the substrate 1.

このように、活性層３を迂回する洩れ電流す。In this way, leakage current bypasses the active layer 3.

ｃ、　　ｄの発生および増大によって、閾電流値（Ｉｔ
ｈ）が大きくなったり、あるいは動作電流が増大する。By the generation and increase of c and d, the threshold current value (It
h) becomes large or the operating current increases.

また、洩れ電流の増大によって埋め込み層７とブロッキ
ング層６との間の耐圧は低下し、最終的にはクラッド層
４．埋め込み層７．ブロッキング層６．バッファ層２と
大きな洩れ電流が流れ、光出力は急激に低下する。さら
に、光出力を一定に維持する場合について考えてみると
、洩れ電流の発生によって駆動電流が増大し、駆動電流
の増大がさらに発熱量の増大を招き光出力を低下させる
ことになる。そして、所望の光出力に到達させるように
駆動電流を増大させていくと、活性層における電流密度
が大幅に増大して活性層は劣化してしまう。このような
ことから、洩れ電流の発生。Furthermore, due to the increase in leakage current, the breakdown voltage between the buried layer 7 and the blocking layer 6 decreases, and eventually the cladding layer 4. Buried layer7. Blocking layer 6. A large leakage current flows through the buffer layer 2, and the optical output sharply decreases. Furthermore, considering the case where the optical output is maintained constant, the drive current increases due to the generation of leakage current, and the increase in the drive current further increases the amount of heat generated, resulting in a decrease in the optical output. If the drive current is increased to reach the desired optical output, the current density in the active layer will increase significantly and the active layer will deteriorate. Because of this, leakage current occurs.

耐圧の劣化は光出力向上にとって好ましくない。Deterioration of breakdown voltage is unfavorable for improving optical output.

本発明は前記Ｃおよびｄの洩れ電流低減化を図った半導
体レーザ素子に関する。The present invention relates to a semiconductor laser device in which the leakage currents of C and d are reduced.

〔発明の目的〕[Purpose of the invention]

本発明の目的は洩れ電流が少ない半導体レーザ素子を提
供することにある。An object of the present invention is to provide a semiconductor laser device with low leakage current.

本発明の他の目的は閾電流値および駆動電流が小さい半
導体レーザ素子を提供することにある。Another object of the present invention is to provide a semiconductor laser device with a small threshold current value and a small drive current.

本発明の他の目的は温度特性が良好な半導体レーザ素子
を提供することにある。Another object of the present invention is to provide a semiconductor laser device with good temperature characteristics.

本発明の他の目的は寿命の長い半導体レーザ素子を提供
することにある。Another object of the present invention is to provide a semiconductor laser device with a long life.

本発明の他の目的は高出力化が達成できる半導体レーザ
素子を提供することにある。Another object of the present invention is to provide a semiconductor laser device that can achieve high output.

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.

〔発明の概−□ゼ〕[Summary of the invention - □ze]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.

すなわち、本発明のＢＨ型半導体レーザ素子は、活性層
の両側に延在するブロッキング層の上部に設けられた埋
め込み層は、オーミックコンタクト層１２上に設けられ
たアノード電極１０と直接接触した構造となっているこ
とから、前記オーミックコンタクト層１２と導通状態に
あるクラッド層４と前記埋め込み層７とは同電位となり
、クラッド層４から埋め込み層７への電流の流れは生じ
なくなるため、オーミックコンタクト層１２およびクラ
ッド層４から埋め込み層７を経由して流れようとする洩
れ電流の発生は起き難くなり、閾電流値の低減化、駆動
電流の低減化、温度特性の向上。That is, the BH type semiconductor laser device of the present invention has a structure in which the buried layer provided on the blocking layer extending on both sides of the active layer is in direct contact with the anode electrode 10 provided on the ohmic contact layer 12. Therefore, the cladding layer 4 and the buried layer 7, which are in conduction with the ohmic contact layer 12, have the same potential, and no current flows from the cladding layer 4 to the buried layer 7, so that the ohmic contact layer 12 and the cladding layer 4 via the buried layer 7 becomes less likely to occur, the threshold current value is reduced, the drive current is reduced, and the temperature characteristics are improved.

高出力化が達成でき、特性の良好な半導体レーザ素子の
高歩留製造および低コスト化が図れる。High output can be achieved, and semiconductor laser devices with good characteristics can be manufactured at high yield and at low cost.

〔実施例〕〔Example〕

第３図は本発明の一実施例によるＢＨ型半導体レーザ素
子を示す断面図、第４図〜第９図は同じ＜ＢＨ型半導体
レーザ素子の各製造工程におけるワークであるウェハを
示す図であって、第４図はウェハの断面図、第５図はメ
サエッチングが施されたウェハの断面図、第６図は埋め
込み成長処理が施されたウェハの断面図、第７図はオー
ミックコンタクト層が形成された状態のウェハを示す断
面図、第８図は導通用ホトエツチング処理が施されたウ
ェハの断面図、第９図は電極形成処理が施されたウェハ
の断面図である。FIG. 3 is a cross-sectional view showing a BH type semiconductor laser device according to an embodiment of the present invention, and FIGS. Figure 4 is a cross-sectional view of a wafer, Figure 5 is a cross-sectional view of a wafer that has been subjected to mesa etching, Figure 6 is a cross-sectional view of a wafer that has been subjected to buried growth treatment, and Figure 7 is a cross-sectional view of a wafer that has been subjected to an ohmic contact layer. FIG. 8 is a cross-sectional view of the wafer in the formed state, FIG. 8 is a cross-sectional view of the wafer that has been subjected to conduction photoetching, and FIG. 9 is a cross-sectional view of the wafer that has been subjected to electrode formation.

この実施例におけるＢＨ型半導体レーザ素子（以下、単
にレーザチップとも称する。）は、第３図に示されるよ
うな構造となっていて、第４図〜第９図に示す各製造工
程を経て製造される。The BH type semiconductor laser device (hereinafter also simply referred to as a laser chip) in this example has a structure as shown in FIG. 3, and is manufactured through the manufacturing steps shown in FIGS. 4 to 9. be done.

つぎに、レーザチップの構造をその製造工程を追うこと
によって説明する。Next, the structure of the laser chip will be explained by following its manufacturing process.

レーザチップの製造に際しては、最初に第４図に示され
るように、化合物半導体薄板（ウェハ）１３が用意され
る。このウェハ１３はｎ形１ｎＰの基板１と、この基板
ｌの（ｌ　ＯＯ）結晶面上に液相エピタキシャル法によ
って順次形成されたｎ形１ｎＰのバッファ層２．ＩｎＧ
ａＡｓＰの活性層３．　　ｐ形のＩｎＰのクラッド層４
．　　）ｎＱａＡｓＰのキャップ層５とによる多層成長
層１４と、からなり、バッファ層２．活性層３．クラッ
ド層４とによってダブルへテロ接合構造を構成している
（活性Ｎ３の上下積層界面との間にヘテロ接合が形成さ
れる。）。前記基板ｌは２００μｍ前後の厚さとなり、
活性層３は０．１５μｍ、バッファ層２およびクラッド
層４は３μｍ程度、キャンプ層５は０．２μｍの厚さと
なっている。When manufacturing a laser chip, first, as shown in FIG. 4, a compound semiconductor thin plate (wafer) 13 is prepared. This wafer 13 includes an n-type 1nP substrate 1, an n-type 1nP buffer layer 2 sequentially formed on the (l OO) crystal plane of the substrate 1 by liquid phase epitaxial method. InG
aAsP active layer 3. P-type InP cladding layer 4
．． ) a cap layer 5 of nQaAsP, a multilayer growth layer 14, and a buffer layer 2. Active layer 3. A double heterojunction structure is formed by the cladding layer 4 (a heterojunction is formed between the upper and lower stacked interfaces of active N3). The substrate l has a thickness of around 200 μm,
The active layer 3 has a thickness of 0.15 μm, the buffer layer 2 and cladding layer 4 have a thickness of about 3 μm, and the camp layer 5 has a thickness of 0.2 μm.

つぎに、第５図に示すように、ウェハ１３の主面（上面
）にＣＶＤ　（化学気相堆積）法で絶縁膜（Ｓ　ｉＯｚ
）が形成されるとともに、ホトリソグラフィによりこの
絶縁膜は部分的に除去され、〈ｌｌＯ＞襞間方向と平行
に幅５〜６μｍの多数のストライプ状のマスクＬ５が形
成される。その後、このウェハ１３のマスク１５から露
出する半導体層はプロメタノール等のエツチング液でエ
ツチングされる。エツチングはバッファ層２の途中に達
するように行われる。前記マスク１５に被われた活性層
３から上方部分は異方性エツチングの結果、その断面が
逆三角形となる逆メサ部となり結晶の＜１１０．＞方向
に沿ってストライブ状に残留し、かつ、活性層３から下
方は放物線を描くような順メサ部となっている。なお、
各マスク間隔はおよそ４００μｍとなっている。Next, as shown in FIG. 5, an insulating film (SiOz
) is formed, and this insulating film is partially removed by photolithography to form a large number of striped masks L5 having a width of 5 to 6 μm parallel to the <llO> inter-fold direction. Thereafter, the semiconductor layer of this wafer 13 exposed through the mask 15 is etched with an etching solution such as promethanol. Etching is performed so as to reach the middle of the buffer layer 2. As a result of anisotropic etching, the upper part of the active layer 3 covered by the mask 15 becomes an inverted mesa part with an inverted triangular cross section, and a crystal <110. The active layer 3 remains in a stripe shape along the > direction, and the portion below the active layer 3 forms a normal mesa portion that draws a parabola. In addition,
The interval between each mask is approximately 400 μm.

つぎに、第６図に示すように、工、チングによって窪ん
だ部分にはｐ形１ｎＰのブロッキング層６、埋め込み層
７．１ｎＧａＡｓＰのキャップ層８が順次連続液相エピ
タキシャル法によって埋め込まれる。Next, as shown in FIG. 6, a p-type 1nP blocking layer 6, a buried layer 7, and a 1nGaAsP capping layer 8 are sequentially buried in the depressed portion by the continuous liquid phase epitaxial method.

つぎに、ウェハ１３上のマスク１５は除去され、その後
、第７図に示されるように、再びウェハ１３の主面には
Ｓｉｏ２等かるなる絶縁膜１６が部分形成される。この
絶縁膜１６は、同図に示されるように、活性層３に対応
する部分には形成されない。そこで、この絶縁膜１６を
マスクとして亜鉛（Ｚ　ｎ）がウェハ１３の主面に拡散
され、クラッド層４の途中深さに達する亜鉛拡散領域か
らなるオーミックコンタクト層１２　（点々が施されて
いる領域）が形成される。このオーミックコンタクト層
１２はコンタクト電極のオーミック層になる。Next, the mask 15 on the wafer 13 is removed, and then, as shown in FIG. 7, an insulating film 16 such as Sio2 is partially formed on the main surface of the wafer 13 again. This insulating film 16 is not formed in a portion corresponding to the active layer 3, as shown in the figure. Therefore, using this insulating film 16 as a mask, zinc (Zn) is diffused onto the main surface of the wafer 13, and an ohmic contact layer 12 consisting of a zinc diffusion region that reaches the middle depth of the cladding layer 4 (the area where dots are applied) is diffused onto the main surface of the wafer 13. ) is formed. This ohmic contact layer 12 becomes an ohmic layer of a contact electrode.

つぎに、第８図に示されるように、このウェハ１３は導
通用ホトエツチング処理が施され、オーミックコンタク
ト層１２の両側の埋め込み層７の表面は露出する。すな
わち、ウェハ１３は絶縁膜１６が除去された後、再び、
その主面にはＳｉＯ２等かるなる絶縁膜９が部分形成さ
れる。この絶縁膜９は、同図に示されるように、オーミ
ックコンタクト層１２およびその両側の数μｍ〜数１０
μｍ程度の幅の埋め込み層７に対応する部分には形成さ
れない。また、この絶縁膜９はウェハ１３を活性層３に
沿って分断するためのスクライブライン上にはそれぞれ
設けられない。Next, as shown in FIG. 8, this wafer 13 is subjected to a photoetching process for conduction, and the surfaces of the buried layer 7 on both sides of the ohmic contact layer 12 are exposed. That is, after the insulating film 16 is removed from the wafer 13,
An insulating film 9 made of SiO2 or the like is partially formed on its main surface. As shown in the figure, this insulating film 9 extends from several μm to several tens of μm on the ohmic contact layer 12 and both sides thereof.
It is not formed in a portion corresponding to the buried layer 7 having a width of approximately μm. Further, this insulating film 9 is not provided on each scribe line for dividing the wafer 13 along the active layer 3.

つぎに、ウェハ１３の裏面はエツチングされ、ウェハ１
３の全体の厚さは１００μｍ程度とされる。その後、第
９図に示されるように、このウェハ１３の主面にはアノ
ード電極１０が、裏面にはカソード電極１１がそれぞれ
設けられる。アノード電極１０はＣｒ／Ａｕ、カソード
電極１１はＡｕ　Ｇ　ｅ　Ｎ　ｉ　／　Ｐ　ｄ　／　Ａ
　ｕとなり、いずれも蒸着アロイによって形成されてい
る。前記アノード電極１０はオーミックコンタクト層１
２以外にオーミックコンタクト層Ｉ２の両側の埋め込み
層７の一部に電気的に接触する。この結果、埋め込み層
７とクラッド層４とは、アノード電極１０およびオーミ
ックコンタクト層１２を介して電気的に導通（ショート
）状態となり、同電位となる。Next, the back side of the wafer 13 is etched, and the wafer 13 is etched.
The total thickness of 3 is approximately 100 μm. Thereafter, as shown in FIG. 9, an anode electrode 10 is provided on the main surface of this wafer 13, and a cathode electrode 11 is provided on the back surface. The anode electrode 10 is made of Cr/Au, and the cathode electrode 11 is made of Au GeNi/Pd/A.
u, and both are formed of vapor-deposited alloy. The anode electrode 10 is an ohmic contact layer 1
In addition to 2, the ohmic contact layer I2 is electrically contacted with part of the buried layer 7 on both sides of the ohmic contact layer I2. As a result, the buried layer 7 and the cladding layer 4 are electrically connected (short-circuited) through the anode electrode 10 and the ohmic contact layer 12, and have the same potential.

つぎに、このようなウェハ１３は襞間１分断が行われ、
第３図に示されるようなレーザチップが多数形成される
。レーザチップの寸法はたとえば、幅が４００μｍ、長
さが３００．ｃｒｍ、高さが１００μｍとなっている。Next, such a wafer 13 is divided into one fold space, and
A large number of laser chips as shown in FIG. 3 are formed. The dimensions of the laser chip are, for example, a width of 400 μm and a length of 300 μm. crm, and the height is 100 μm.

このレーザチップは、アノード電極１０およびカソード
電極１１に所定電圧が印加されると、３００μｍの長さ
の活性層端面（ミラー面）からレーザ光を発振する。な
お、このレーザチップはアノード電極１０を介し、ある
いはカソード電極１１を介して支持板に固定されて使用
される。When a predetermined voltage is applied to the anode electrode 10 and the cathode electrode 11, this laser chip oscillates laser light from the active layer end face (mirror face) having a length of 300 μm. Note that this laser chip is used while being fixed to a support plate via the anode electrode 10 or the cathode electrode 11.

〔効果〕〔effect〕

（１）本発明のＢＨ型半導体レーザ素子は、クラッド層
４と埋め込みＮ７はアノード電極１０を介して電気的に
接続されているため、両者は同電位となり、バイアスは
かからないことから、オーミックコンタクト層１°２お
よびクラッド層４から埋め込み層７に電流が流れ込むよ
うなことはなくなり、オーミックコンタクト層１２．埋
め込み層７．ブロッキング層６．バッファ層２に至る洩
れ電流の発生の低減が達成できるという効果が得られる
。(1) In the BH type semiconductor laser device of the present invention, since the cladding layer 4 and the buried N7 are electrically connected via the anode electrode 10, they are at the same potential and no bias is applied. 1°2 and the cladding layer 4 to the buried layer 7, and the ohmic contact layer 12. Buried layer7. Blocking layer 6. The effect is that the occurrence of leakage current reaching the buffer layer 2 can be reduced.

（２）上記（１１から、本発明の半導体レーザ素子は洩
れ電流が極めて小さいため、閾電流値および駆動電流が
小さくでき高性能な半導体レーザ素子を提供することが
できるという効果が得られる。(2) From the above (11), since the semiconductor laser device of the present invention has an extremely small leakage current, the threshold current value and drive current can be reduced, and a high-performance semiconductor laser device can be provided.

（３）上記（２）から、零発・明の半導体レーザ素子は
、使用時駆動電流が小さくてすむため発熱量が少なく、
寿命も長くなるという効果が得られる。(3) From (2) above, the semiconductor laser device of Zero Innovation and Meiji generates less heat because it requires only a small drive current during use.
The effect of lengthening the lifespan can be obtained.

（４）上記（２）から、本発明の半導体レーザ素子は、
閾電流値および駆動電流が小さいため、温度特性が良好
となり、高出力化も可能となるという効果が得られる。(4) From the above (2), the semiconductor laser device of the present invention is
Since the threshold current value and the drive current are small, the temperature characteristics are good and high output is possible.

（５）上記（２）から、本発明の半導体レーザ素子は、
洩れ電流量の大きい不良品の発生を低減できるため、製
造歩留りの向上が図れるという効果が得られる。(5) From the above (2), the semiconductor laser device of the present invention is
Since the occurrence of defective products with a large amount of leakage current can be reduced, the manufacturing yield can be improved.

（６）上記（２）〜（５）により、本発明によれば、半
導体レーザ素子のスクリーニング歩留り向上が図れるた
め、半導体レーザ素子の製造コストの低減が達成できる
という効果が得られる。(6) According to the above (2) to (5), according to the present invention, the screening yield of semiconductor laser devices can be improved, so that the manufacturing cost of semiconductor laser devices can be reduced.

（７）上記ｆｌ）〜（６）により、本発明によれば、性
能が高く品質が優れた信頼度が高い半導体レーザ素子を
安価に提供することができるという相乗効果が得られる
。(7) According to the above fl) to (6), according to the present invention, a synergistic effect can be obtained in that a semiconductor laser device with high performance, excellent quality, and high reliability can be provided at a low cost.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.

〔利用分野〕[Application field]

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である光通信用半導体レー
ザ素子製造技術に適用した場合について説明したが、そ
れに限定されるものではなく、たとえば、情報処理用半
導体レーザ素子製造技術などに適用できる。In the above explanation, the invention made by the present inventor was mainly applied to the application field of semiconductor laser device manufacturing technology for optical communication, which is the background field of application, but the invention is not limited to this. It can be applied to processing semiconductor laser device manufacturing technology, etc.

本発明は少なくとも埋め込みへテロ構造の半導体レーザ
素子には適用できる。The present invention can be applied at least to a semiconductor laser device having a buried heterostructure.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来のＢＨ型半導体レーザ素子を示す断面図、 第２図は同じく洩れ電流の流れる状態を示す断面図、 第３図は本発明の一実施例によるＢＨ型半導体レーザ素
子を示す断面図、 第４図は同じ（ＢＨ型半導体レーザ素子の製造における
ワークであるウェハを示す断面図、第５図は同じ（メサ
エッチングが施されたウェハの断面図、 第６図は同じく埋め込み成長処理が施されたウェハの断
面図、 第７図はオーミックコンタクト層が形成された状態のウ
ェハを示す断面図、 第８図は導通用ホトエツチング処理が施されたウェハの
断面図、 第９図は電極形成処理が施されたウェハの断面図である
。 １・・基板、２・・バッファ層、３・・活性層、４・・
クラッド層、５・・キャンプ層、６・・ブロッキング層
、７・・埋め込み層、８・・キャップ層、９・・絶縁膜
（ＳｉＯｚ）、１０・・アノード電極、１１・・カソー
ド電極、１２・・オーミックコンタクト層、１３・・ウ
ェハ、１４・・ゐ 第　　１　　図 第　　２　　図 第　　３　　図 第　　６　　図 第　　８　　図FIG. 1 is a cross-sectional view showing a conventional BH-type semiconductor laser device, FIG. 2 is a cross-sectional view similarly showing a state in which leakage current flows, and FIG. 3 is a cross-sectional view showing a BH-type semiconductor laser device according to an embodiment of the present invention. Figure 4 is the same (a cross-sectional view showing a wafer that is a workpiece in the manufacture of a BH-type semiconductor laser device, Figure 5 is the same (a cross-sectional view of a wafer that has been subjected to mesa etching, and Figure 6 is a cross-sectional view of a wafer that has been subjected to the same buried growth process). Figure 7 is a cross-sectional view of a wafer with an ohmic contact layer formed on it, Figure 8 is a cross-sectional view of a wafer that has been subjected to photoetching for conduction, and Figure 9 is a cross-sectional view of a wafer with an ohmic contact layer formed thereon. 1 is a cross-sectional view of a wafer subjected to a formation process. 1. Substrate, 2. Buffer layer, 3. Active layer, 4.
Cladding layer, 5. Camp layer, 6. Blocking layer, 7. Buried layer, 8. Cap layer, 9. Insulating film (SiOz), 10. Anode electrode, 11. Cathode electrode, 12.・Ohmic contact layer, 13...Wafer, 14...Fig. 1 Fig. 2 Fig. 3 Fig. 6 Fig. 8

Claims (1)

【特許請求の範囲】[Claims] １、第１導電形の化合物半導体からなる基板と、この基
板の主面に設けられた第１導電形のバッファ層と、この
バッファ層の上に設けられかつ端面からレーザ光を出射
する帯状の活性層と、前記活性層の上に設けられた第２
導電形のクラッド層と、前記活性層の両側のバッファ層
上に設けられた第１導電形のブロッキング層と、このブ
ロッキング層の上に設けられた第１導電形の埋め込み層
と、前記クラッド層の途中深さにまで達するオーミック
コンタクト層と、前記オーミックコンタクト層上に設け
られた電極と、を有する半導体レーザ素子であって、前
記電極の一部は前記埋め込み層と接触していることを特
徴とする半導体レーザ素子。1. A substrate made of a compound semiconductor of a first conductivity type, a buffer layer of a first conductivity type provided on the main surface of this substrate, and a band-shaped band provided on the buffer layer and emitting laser light from an end face. an active layer; and a second layer provided on the active layer.
a cladding layer of a conductivity type; a blocking layer of a first conductivity type provided on buffer layers on both sides of the active layer; a buried layer of a first conductivity type provided on the blocking layer; and the cladding layer. A semiconductor laser device comprising: an ohmic contact layer that reaches halfway to a depth; and an electrode provided on the ohmic contact layer, wherein a part of the electrode is in contact with the buried layer. A semiconductor laser device.