JPS61194678A - 同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術 Ｄ　発明が解決しようとする問題点 Ｅ　問題点を解決するための手段 Ｆ　作用 Ｇ　実施例 Ｇ１周辺回ｌ１１ｒ（第２図） Ｇ２同期回路（第１図、第３図〜第９図）Ｈ発明の効果 Ａ　産業上の利用分野 本発明はディジタル信号中のブロック同期信号（外部ブ
ロック同期信号）に同期した内部ブロック同期信号を発
生する同期回路に関する。

Ｂ　発明の概要 本発明はブロック同期信号用の同期回路に関し、ディジ
タル信号から検出された外部ブロック同期信号によって
同期可能とされた自走形のカウンタに、ウィンドゲート
回路を介して外部ブロック同期信号を供給し、カウンタ
よりの出力に基づいて得られた内部ブロック同期信号の
外部ブロック同期信号に対する同期状態を判別してウィ
ンドゲート回路を制御するようになし、同期状態が良好
なときはウィンドゲート回路をゲート動作状態にし、同
期状態が悪化したときはウィンドゲート回路を常開状態
にすることにより、内部ブロック同期信号を外部ブロッ
ク同期信号に確実且つ迅速に同期させるようにし、且つ
外部ブロック同期信号の欠落にも拘わらず、雷に内部ブ
ロック同期信号が得られるようにしたものである。

Ｃ従来の技術 光学式のディジタルオーディオディスクシステムを用い
てステレオ音楽以外に文字のデータ、表示用のデータ、
プログラムなどのディジタルデータを再生できれば、表
示装置を付加することによってグラフィックスによる図
表、統計や、スチル画像による図鑑などの視学的情報の
再生装置や、ビデオゲーム装置を実現することができ、
ディジタルオーディオディスクシステムの応用範囲を広
げることができる。現行のいわゆるコンパクトディスク
のデータ記憶容量は、約５００Ｍバイトあり、フレキシ
ブルディスクの記憶容量よりかなり大きい利点を有して
いる。

ディジタルオーディオディスクでは、エラー訂正符号の
処理は、１サンプルデータの１６ビツトを−Ｌ位８ビッ
ト及び下位８ビツトに分割し、バイト単位で行っている
。つまり、インターリーブ及びディンターリーブ、リー
ドソロモン符号の符号化及び復号化は、バイト単位でな
されている。従って、ディジタルオーディオ信号とディ
ジタルデータとでエラー訂正符号を共通に行うことが容
易になしうる。ディジタルデータは、音楽信号のように
、平均値補間などの補間処理を通用することができず、
音楽信号と比べて再生データのエラーレートがより低い
ことが好ましい。

コンパクトディスクに記録される信号がオーディオデー
タの場合（即ち現行のコンパクトディスク）のデータ構
成について第１０図及び第１１図を参照して説明する。

第１０図は、コンパクトディスクに記録されているディ
ジタルオーディオデータのフォーマットを示すものであ
る。記録データの５８８ビツトを１フレームとし、この
１フレーム毎の特定のビットパターンのフレーム同期パ
ルスＦＳの後には、３ビツトの直流分抑圧ピッ）ＲＢが
設けられ、更に、その後に各々が１４ビツトの０〜３２
番のデータビットＤＢと、３ビツトの直流分抑圧ビット
ＲＢとが交互に設けられている。このデータビットＤＢ
のうちでＯ番目のものは、サブコーディング信号あるい
はユーザーズビットと呼ばれ、ディスクの再生制御、関
連する情報の表示などに使用されるものである。１〜１
２．１７〜２８番目のデータビットＤＢは、メインチャ
ンネルのオーディオデータに割当てられ、残る１３〜１
６．２９〜３２番目のデータビットＤＢは、メインチャ
ンネルのエラー訂正コードのパリティデータに割当てら
れる。各データビットＤＢは、記録時に８−１４変換に
より８ビツトのデータが１４ビツトに変換されたもので
ある。

第１１図は、直流分抑圧ビットを除き、各データビット
ＤＢを８ビツトとして、９８フレームを順に並列に並べ
た状態を示す。０及び１のフレームのサブコーディング
信号Ｐ−Ｗは、所定のビットパターンであるシンクパタ
ーンを形成している。また、Ｑチャンネルに関しては、
９８フレームのうちの終端側の１６フレームにエラー検
出用のＣＲＣコードが挿入されている。

Ｐチャンネルは、ポーズ及び音楽をボすフラグであって
、音楽で低レベル、ポーズで高レベルとされ、リードア
ウト区間で２Ｈｚ周期のパルスとされる。従って、この
Ｐチャンネルの検出及び計数を行うことによって、指定
された音楽を選択して再生することが可能となる。Ｑチ
ャンネルは、同種の制御をより複雑に行うことができ、
例えばＱチャンネルの情報をディスク再生装置に設けら
れたマイクロコンピュータに取り込んで、音楽の再生途
中でも直ちに他の音楽の再生に移行するなどのランダム
選曲を行うことができる。これ以外のＲチャンネル〜Ｗ
チャンネルは、ディスクに記録されている曲の作詞者、
作曲者、その解説、詩などを表示したり、音声で解説す
るために用いられる。

Ｑチャンネルの９８ビツトのうちで、先頭の２ビツトが
シンクパターンとされ、次の４ビツトがコントロールビ
ットとされ、更に、次の４ピントがアドレスピントとさ
れ、その後の７２ビツトがデータビットとされ、最後に
エラー検出用のＣＲＣコードが付加される。データピン
トの７２ビツト内に、トラック番号コードＴＮＩ？とイ
ンデックスコードＸとが含まれている。トラック番号コ
ードＴＮＲは、００〜９９まで変化しうるもので、イン
デックスコードＸも同様にＯＯ〜９９まで変換しうるも
のである。

更に、Ｑチャンネルのデータとして、曲及びポーズの時
間を示す時間表示コードと、コンパクトディスクのプロ
グラムエリアの最初から最外周側の終端まで連続的に変
化する絶対時間を表示する時間表示コードとが含まれる
。これらの時間表示コードは、各々が２桁の分、秒、フ
レームのコードにより構成される。１秒は、７５フレー
ムに分割される。ディジタルデータのように、音楽より
短い単位でコンパクトディスクをアクセスするためには
、上述の絶対時間に関する時間表示コードが用いられる
。

この例では、メインチャンネルのデータとしてディジタ
ルデータを記録する時に、サブコーディング信号のＰチ
ャンネル及びＱチャンネルのデータ構成は、コンパクト
ディスクと同じものとしている。

第１２図はディジタルデータの記録フォーマットをボす
。ディジタルデータは、（５８８Ｘ　４バイト＝　２３
５２バイト）を１ブロツク　（ｌセクタ）とするもので
、第１２図は、このｌブロックのデータ構成である。ｌ
ブロックは、１２バイトのブロック同期信号（ＣＹＮＣ
）と、４バイトのヘッダと、２０４８バイトのデータ（
ユーザーデータ）と、４バイトのエラー検出コード（Ｂ
ＤＣ）、例えばＣＲＣコードと、８バイトの拡張用のス
ペースと、１７２バイトのＰ符号のパリティ　（Ｐパリ
ティと称する）と、１０４バイトのＱ符号のパリティ　
（Ｑパリティと称する）とからなる。ｌブロックのデー
タは、これから最終的に必要とされるデータのみを切り
出すことができる構成とされている。

第１３図に１ブロツク（セクタ）の構成がより詳細に示
される。第１３図で左チャンネル及び右チャンネルは、
ステレオ音楽データの左右のチャンネルのサンプルデー
タとの対応を示すものであり、各チャンネルは、１６ビ
ツトを１ワードとし、Ｌが最−ト位ビット、Ｍが最上位
ビットを示している。

前述のように、ステレオ音楽データの場合には、。

フレーム同期信号で規定される区間内に（６Ｘ２Ｘ２＝
２４バイト）のデータが記録されているので、ステレオ
音楽データと同一の信号フォーマット（第１０図）によ
りディジタルデータを記録すると、ｌブロック（２３５
２バイト）は、第Ｏフレームから第９７フレームまでに
記録される。従って、サブコーディング信号の変化の周
期の９８フレームをくずすことな（ディジタルデータを
記録できる。

ｌブロックのディジタルデータの最初の１バイトは、全
て０のビットとされ、その後の１０バイトが全てｌのビ
ットとされ、更にその後の１バイトが全て０のビットと
される。この１２バイトの区間が１ブロツクのディジタ
ルデータの先頭を示すブロック同期信号（セクタ同期信
号）とされる。ブロック同期信号の後に、各１バイトの
分、秒、セクタ、モードのヘッダが付加される。

このヘッダは、ｌブロック　（セクタ）のアドレスであ
って、ｌブロックは、フレームと同様に７５ブロツクで
１秒となるものである。モードのデータは、そのｌブロ
ックのデータのＭ類などを示すものである。第１３図で
、Ｄ　０００１−　Ｄ　２３３６は、ブロック同期信号
及びヘッダを除く１ブロツクのバイト番号を示す。

Ｄ　０００１−　Ｄ　２０４Ｂがユーザーデータであり
、Ｄ　２０４９〜Ｄ　２０５２がエラー検出コードであ
り、Ｄ　２０５３〜Ｄ　２０６０がスペースであり、Ｄ
　２０６１−　Ｄ　２２３２がＰパリティであり、Ｄ　
２２３３〜Ｄ　２３３６がＱパリティである。

エラー検出符号及びエラー訂正符号の符号構成の説明の
ために、１ブロツク（セクタ）の構成をワード単位で表
したものを第１４図に示す。第１４図において、Ｗｉが
ワード番号を示す。ｗ　ｏｏｏｏ及びＷＯＯＯＩがヘッ
ダであり、Ｗ　０００２〜Ｗ１０２５がユーザーデータ
であり、Ｗ　１０２６及びＷ　１０２７がエラー検出コ
ードであり、Ｗ　１０２８〜Ｗ　１０３１がスペースで
あり、Ｗ　１０３２〜Ｗ１１１７がＰパリティであり、
Ｗ１１１８〜Ｗ１１６９がＱパリティである。エラー検
出符号の符号化は、ヘッダ及びユーザーデータ（Ｗ　０
０００〜Ｗ　１０２７）について行われると共に、エラ
ー訂正符号の符号化は、ブロック同期信号を除＜ｗｏｏ
ｏｏ〜Ｗ１１６９の１１７０ワード（２３４０バイト）
に関して行われる。

エラー検出符号として用いられるＣＲＣコードは、−例
として、下記の生成多項式ｐ　ｆｉｌを有するものであ
る。

ｐ（ｘｉ−（ｘ１６＋ｘ１５＋ｘ２＋１）（ｘ”＋ｘ’
　＋ｘ＋ｌ）ヘッダ及びユーザーデータをＧＦ２８上の
多項式で表現したものを、上述の生成多項式により除算
した時の剰余が４バイトのＣＲＣコードとされる。この
エラー検出符号は、ディスクから再生された再生信号の
エラー訂正を行った後の最終的な信頼性のチェックの目
的で用いられる。この他に、エラー訂正を行う時の誤っ
たエラー訂正を防止する目的として用いるようにしても
良い。

エラー訂正符号は、１ブロツクのｗ　ｏｏｏｏ〜Ｗ１１
６９の各ワードを最上位ビットＭを含む上位バイト及び
最１・゛位ビットＬを含む下位バイトの各々に２分割し
、１１７０バイトの上位バイトからなるデータプレーン
と、１１７０バイトの下位バイトからなるデータプレー
ンとの各データプレーンごとに行われる。

この上位ハイドのデータプレーン及び下位バイトのデー
タプレーンの各々でなされる符号化は、同一のものであ
る。

第１５図は、上位バイト又は１位バイトの何れか一方か
ら構成されるデータプレーンに関する符号化の説明に用
いるものである。データプレーンは、ヘッダ及びユーザ
ーデータからなる１０３２バイトからなり、この１０３
２バイトが（２４Ｘ　４３）の２次元的配列とされる。

第１５図に示すように、ワード番号で区別される各バイ
トが最初の行から順に第２４番目の行までに配される。

この（２４Ｘ４３）のデータプレーンに対し、完結形の
クロスインターリーブ及びリードソロモン符号を組合せ
たエラー訂正符号の符号化がなされる。このエラー訂正
符号は、１０３２バイトのデータプレーンの互いに異な
る方向に位置する２つの符号系列に、各１バイトのシン
ボルが含まれるようにインターリーブ処理を行い、符号
系列ごとに、リードソロモン符号の符号化を行うもので
ある。

第１５図に示すように、０〜４２の各列に位置する２４
バイト毎に１バイトを１シンボルとする（２６゜２４）
のリードソロモン符号の符号化がなされ、各列の下に位
置する２バイトとしてＰパリティが付加される。したが
って、Ｐパリティを含む符号系列（Ｐ系列と称する）は
、２６シンボルからなるものである。　　ＧＦ２８上の
（２６，２４）　リードソロモン符号として、例えば下
記の多項式ｐ（×）のものを用いる。

ｐ（Ｘｌ＝ｘ’　＋Ｘ４　＋Ｘ３＋Ｘ２＋１ＧＦ２”上
の原始光ａを（ａ　＝　００００００１０）とする時、
パリティマトリクスＨＰは、下記に示すものとなる。

パリティシンボルＰ　Ｏ＝　Ｄ　（４３Ｘ　２４＋　Ｎ
）及びＰ１＝Ｄ　（４３Ｘ２５＋Ｎ）（Ｎ＝０．１．２
．・・・・・・４１、４２）は、再生されたＰ系列をｖ
Ｐとする時に、次の等式を満足するものとされる。

ＨＰＸＶＰ＝０ ここで、 である。−例として、（Ｎ−０）とする時、最初の列に
位置する（ＤＯＯＯＯ，ＤＯＯ４３，ＤＯＯ８６，ＤＯ
１２９゜Ｄ　０１７２．・・・・・・ＤＯ９４６，Ｄ０
９８９．　Ｄ１０３２　（＝Ｐ　Ｏ）　。

Ｄ１０７５　（＝Ｐ　ｌ）　）が再生されたひとつのＰ
系列となる。

また、データプレーンの斜め方向に位置する４３バイト
毎に１バイトを１シンボルとする（４５．４３）リード
ソロモン符号の符号化がなされ、第２７番目及び第２８
番目の行に位置する２バイトとして、Ｑパリティが付加
される。したがって、Ｑ系列は、４５シンボルからなる
ものである。ＧＦ２”−にの（４５゜４３）リードソロ
モン符号として、例えば下記の多項式ｐ　ｔｘ＋のもの
を用いる。

ＧＦ２１１上の原始光ａを（ａ　＝　００００００１０
）とする時、パリティマトリクスＨＰは、Ｆ記に示すも
のとなる。

パリティシンボルＱｏ　＝　Ｄ　（４３ｘ　２６＋　Ｎ
）及びＱｌ−Ｄ　（４４ｘ２６＋Ｎ）は、再生されたＱ
系列をｖｐとする時に、次の等式を満足するものとされ
る。

ＨＰＸＶＰ＝０ ここで、 である。（Ｎ＝０．ｌ、２．３・・・・・・２４．２５
）であり、　（Ｍ＝０，１．２．３・・・・・・４１．
４２）である。

もし、（４４ｘ　Ｍ　＋　４３ｘ　Ｎ）　＞　１１１７
の関係が住じる時は、（４４ｘ　Ｍ　＋　４３ｘ　Ｎ　
）は、（４４Ｘ　Ｍ　＋　４３Ｘ　Ｎ−１１１８）とし
て計算される。

Ｑ系列のインターリーブ関係の理解を容易とするため（
Ｎ＝０．１，２．・・・・・・２４．２５）を垂直方向
とし、（Ｍ＝０．１，２．・・・・・・４１．４２）を
水平方向として、Ｐパリティを含む１１１８シンボルの
配列を並び変えると、第１６図に示すものとなる。第１
６図の横方向に並ぶ各行が１個のＱ系列を形成する。例
えば（Ｎ＝０）の時は、（Ｄｏｏｏｏ、　ＤＯＯ４４゜
ＤＯ０８Ｂ、　ＤＯ１３２，Ｄ０１７Ｂ、・・・・・・
、　Ｄ０６４２．　ＤＯ６８６゜ＤＯ７３０，Ｄｌｌｌ
Ｂ　（＝ＱＯ）　、　Ｄ１１４４　（＝Ｑ　１）　）が
１個のＱ符号系列を形成する。また、この第１６図にお
いて、縦方向に並ぶ各列がＰ系列を形成する。従って、
第１６図は、垂直方向に（２６，２４）リードソロモン
符号の符号化がなされると共に、水平方向に、（４５，
４３）リードソロモン符号の符号化がなされた１種の積
符号の構成を表したものである。

この２つのリードソロモン符号は、共に２シンボルのパ
リティシンボルを有しているので、エラーフラグがない
時でも、ｌシンボルエラーまでの訂正が口Ｊ能であると
共に、エラーフラグによって、エラーロケーションが判
かっている時には、２シンボルまでのエラーを訂正する
ことができる。このエラーフラグとしては、ディジタル
ディスクに関して標準的に使用されるＣＩＲＣ（クロス
インターリーブリードソロモン符号）の復号結果を用い
ることができる。したがって、第１６図における垂直方
向のリードソロモン符号の復号（Ｐ復号と称する）及び
水平方向のリードソロモン符号の復号（Ｑ復号と称する
）を交互に行い、例えば（Ｐ　［号→Ｑ復号−Ｐ復号→
Ｑ復号）と行うことにより、Ｐ系列及びＱ系列の両者の
何れから見ても、３個以上のシンボルがエラーシンボル
となる場合以外では、全てのエラーパターンの訂正を行
うことができる。然も、クロスインターリーブ処理を施
しているので、バーストエラーを分散させることにより
、エラー訂正能力をより向上することができる。

上述のエラー訂正符号は、１ブロツクのヘッダ及びユー
ザーデータの計１１１８ワードの夫々を上位バイトと下
位バイトとに分割してなる２つのデータプレーンに関し
て同様になされる。このエラー訂正符号化がなされた各
データプレーンが合成され、更に、ブロック同期信号が
付加され、第１３図又は第１４図に示すｌブロックの構
成とされる。このｌブロックがオーディオデータの代わ
りに、ディジタルディスクのＣＴＲＣ符号の符号器に供
給され、エラー訂正符号化の処理を受け、更に、フォー
マツタにより、第１０図にボすような記録データに変換
される。この記録データがディジタルディスクのカッテ
ィングマシンに供給される。

第１７図は、光学式ディスクの再生装置の構成を示すも
のである。第１７図におい′ζ、（１）が上述の２つの
フォーマットのディジタル信号のいずれかがスパイラル
状に記録されたディジタルディスクを示す。ディスク（
１）は、スピンドルモータ（２）によって、回転される
。この場合、線速度一定でディスク（１）が回転するよ
うに、スピンドルサーボ回路（３）によってスピンドル
モータ（２）が制御される。

（４）がオプティカルヘッドを示し、オプティカルへラ
ド（４）は、読取用のレーザ光を発生ずるレーザー源、
ビームスプリフタ、対物レンズ等の光学系、ディスク（
１）で反射されたレーザー光の受光素子等を有している
。オプティカルヘッド（４）は、スレッド送りモータ（
５）によって、ディスク（１）の半径方向を移動できる
ようにされている。スレッド送りモータ（５）は、スレ
ッドドライブ回路（６）によってドライブされる。

また、オプティカルヘッド（４）は、ディスク（１）の
信号面に直角な方向及びこれに平行な方向の２方向にお
いて変位可能とされ、再生時のレーザー光のフォーカシ
ング及びトラッキングが當に良好とされるように制御さ
れる。このために、フォーカスサーボ回路（７）及びト
ラッキングサーボ回路（８）が設けられている。

オプティカルヘッド（４）の再生信号がＲＦアンプ（９
）に供給される。オプティカルヘッド（４）には、例え
ばシリンドリカルレンズと４分割ディテクタの組合せか
らなるフォーカスエラー検出部と３つのレーザースポッ
トを用いるトラッキングエラー検出部とが設けられてい
る。ＲＦアンプ（９）の出力信号がクロック抽出回路（
ｌＯ）に供給される。このクロック抽出回路（１０）の
出力（データ及びクロック）がフレーム同期検出回路（
１１）に供給される。ディスク（１）に記録されている
ディジタル信号は、ＥＦＭ変調されている。

ＥＦＭ変調は、８ビツトのデータを１４ビツトの好まし
い（即ち変調された信号の最少反転時間が長く、その低
域成分が少なくなるような１４ビツト）パターンにブロ
ック変換する方法である。ディジタルＪＲ調回ｖｓ（１
２）は、ｆ！Ｈの復調を行う構成とされる。クロック抽
出回路（１０）により取り出されたビットクロック及び
フレーム同期検出回路（１１）で検出されたフレーム同
期信号がディジタル復調回１ｉ（１２）及びスピンドル
サーボ回路（３）に供給される。

ディジタルｆｊ！１１回路（１２）では、サブコーディ
ング信号の分離がなされ、このサブコーディング信号が
バッファメモリ　（１３）を介してシステムコントロー
ラ（１４）に供給される。システムコントローラ（１４
）には、ＣＰｕが設けられ、ディスク（１）の回転動作
、スレッド送り動作、オプティカルヘッド（４）の読取
動作などがシステムコントローラ（１４）によって制御
される構成とされる。

システムコントローラ（１４）には、後述のインターフ
ェース（２０）を介して制御指令が供給される。

つまり、サブコーディング信号を用いるディスク（１）
から希望するディジタル信号の読出しを行うための制御
がシステムコントローラ（１４）によって行われる。

ディジタル１ｌｔＲ回路（１２）から出力されるメイン
ディジタルデータがＲＡＭコントローラ（１５）を経て
ＲＡＭ　　（１６）及びエラー訂正回路（１７）に供給
される。このＲＡＭコントローラ（１５）　、ＲＡＭ　
　（１６）及びエラー訂正回路（１７）により、時間軸
変動の除去、エラー訂正の処理が成され、その出力にメ
インディジタルデータが取り出される。このＲＡＭコン
トローラ（１５）の出力がデマルチプレクサ（１８）に
供給される。デマルチプレクサ（１８）は、再生してい
るディスクがステレオ音楽信号用のコンパクトディスク
であるか、ディジタルデータ記憶用のディジタルデータ
ディスクかによって制御されるもので、システムコント
ローラ（１４）により出力系路の切替を行う、−例とし
て、ディスク（１）のり−ドイントラックに記録されて
いるサブコーディング信号のＱチャンネルのコントロー
ルビットにより、再生しているディスクがステレオ音楽
信号用のものか、ディジタルデータ記憶用のものかが畿
別される。この出力系路の切替と共に、ＲＡＭコントロ
ーラ（１５）に対してディスクの種類の判別結果を示す
制御信号が供給され、ディジタルデータ記憶用のディス
クの再生出力には、付加的なエラー訂正動作がなされる
。

ディジタルディスク再生時に選択される出力系路には、
データ変換回路（１９）が接続されている。

このデータ変換回（ｉ！３（１９）には、再生ディジタ
ルデータと共に、再生サブコーディング信号がバッファ
メモリ　（■３）から供給され、再生データがシリアル
信号の形態に変換される。第１８図は、データ変換回路
（１９）から出力されるシリアル信号のワードフォーマ
ットの一例を示す。このシリアル信号は、３２ビツトを
１ワードとしており、最初の４ビ７トがプリアンプル、
次の４ビツトがデータの補助ビット、次の２０ビツトが
データである。ディジタルデータが１６ビツトを１ワー
ドとする時は、最下位ビット　（ＬＳＢ）から１６ビツ
ト挿入される。

ディジタルデータの後に４ビツトが付加される。

この４ビツトのうちで、■で示すビットは、そのワード
が有効であるかどうかを示すフラグであり、Ｕで示すビ
ットがサブコーディング信号の各ビットであり、Ｃで示
すビットがチャンネルを識別するビットであり、Ｐがパ
リティビットである。このサブコーディング信号のビッ
トＵは、ワードフォーマットの夫々に１ビツトずつ挿入
されて順次伝送される。

上述のワードフォーマットは、オーディオデータを考慮
して考えられたもので、次段のインターフェース（２０
）に供給され１．標準的なコンピュータのデータフォー
マットに変換される。また、システムコントローラ（１
４）に対するデータがインターフェース（２０）を介し
てマイクロコンピュータシステム（ホストコンピュータ
）　　（２１）から供給される。マイクロコンピュータ
システム（２１）は、読出しアドレスを指定し、この読
出しアドレスの他にスタート信号などのドライブコント
ロール信号をインターフェース（２０）及びシステムコ
ントローラ（１４）に与える。

再生しているディスクがステレオ音楽信号用のものの時
に選択されるデマルチプレクサ（１８）の出力系路には
、補間回路（２２）が接続され、エラー訂正できなかっ
たエラーデータの修整がなされる。補間回路（２２）に
より、左右のチャンネルに分けられ、各チャンネルのデ
ータがＤ／Ａコンバータ（２３Ｌ）　、　　（２３Ｒ）
によりアナログ信号とされ、ローパスフィルタ（２４Ｌ
）　、　　（２４Ｒ）を夫々介して出力端子（２５Ｌ　
）　、　　（２５Ｒ）に取り出される。

ここでは、バッファメモリ　（１３）によりサブコーテ
ィング信号の時間軸変動分を除去している。

この時間軸補正は、メインチャンネルのディジタル信号
に関して、ＲＡＭコントローラ（１５）及びＲＡＭ（１
６）によってなされるのと同様のものである。

つまり、ＲＡＭコントローラ（１５）は、検出されたフ
レーム同期信号から再生信号に同期したライトクロック
を形成し、このライトクロックによって、ＲＡＭ　　（
１６）にディジタル信号を書込み、ＲＡＭ　　（１６）
からディジタル信号を読出す時には、水晶発振器の出力
から形成されたり一ドクロックを用いるようにしている
。このライトクロック及びリードクロツタがバッファメ
モリ　（１３）へのサブコーディング信号の書込み及び
読出しに用いられる。したかって、バッファメモリ　（
１３）から読出されたサブコーディング信号は、時間軸
変動を含まず、メインチャンネルのディジタル信号との
時間的関係がこの時間軸変動によって変化してしまうこ
とが防止される。

ここでは、ディジタルデータ記憶用のディスク再生時に
は、まず、マイクロコンピュータシステム（２１）にお
いて、所定のアドレスに対するリード命令が実行される
。このアドレスは、Ｑチャンネルの絶対時間表示用のコ
ードそのものであって、インターフェース（２０）を介
して、アドレスがシステムコントローラ（１４）に供給
される。システムコントローラ（１４）は、スレッドド
ライブ回路（６）を制御し、オプティカルヘッド（４）
により再生されたサブコーディング信号を見ながら、目
的とする読取り位置の近傍の位置にオプティカルヘッド
（４）を移動させる。この例では再生されたサブコーデ
ィング信号にエラーが含まれることによって、設定され
たす、プコーディング信号が再生されないでアクセス動
作が終了しない娯動作を防止するために、数ブロック離
れた位置より再生を開始するようにしている。そして、
再生されたサブコーディング信号が指定されたアドレス
に一致することにより、又は近傍の正しいサブコード信
号の位置から再生を開始してフレーム同期信号をカウン
トすることの何れかの方法で目的とするブロックを捕え
るようにしている。

第１９図は、ディジタルデータ記憶用のディスク再生時
のエラー訂正回路（復号器）の−例をボす。

第１９図では、簡単のため、オーディオ信号用のディス
ク及びディジタルデータ記憶用のディスクの何れにも用
いられている。ＣＩＲＣ符号の復号器については省略さ
れている。つまり、ＲＡＭ　　（１６）に貯えられてい
る１ブロツクのブロック同期信号を除（再生データは、
ＣＩＲＣ符号の復号後のものであり、各シンボルには、
エラーの有無を示すエラーフラグが付加されている。

ＲＡＭ　　（１６）からエラーフラグと共に各シンボル
が続出され、２６シンボルのＰ系列ごとにデータバス（
３１）を介してＰ復号器（３２）に供給される。

Ｐ復号器（３２）において、ＣＩＲＣ符号の復号により
得られたエラーフラグを用いて１個のＰ系列内の２シン
ボルエラーの訂正を行う（２６，２４）リードソロモン
符号の復号がなされ、この復号後のシンボルがＲＡＭ　
　（１６）に書き込まれる。この場合、Ｐ復号器（３２
）により、エラーが訂正されたものは、そのシンボルに
関するエラーフラグがクリアされる。ｌブロックに関す
るＰｆＭ号が終了すると、ＲＡＭ（１６）から読出され
たデータがデータバス（３１）を介してＱ復号器（３３
）に供給される。

ＲＡＭ　　（１６）のアドレスの制御により、ディンタ
ーリーブがなされ、ｌブロックのＱ系列ごとにＱ復号器
（３３）において、１個のＱ系列内の２シンボルエラー
の訂正を行う（４５，４３）リードソロモン符号の復号
がなされる。この復号によりエラーが訂正されたものは
、そのシンボルに関するエラーフラグがクリアされる。

次に、再びＰ復号が行われ、更に、Ｑｆｆｉ号が行われ
る。このように、Ｐ復号及びＱ復号を交互に２回ずつ行
った後に、ＲＡＭ　　（１６）からのエラー訂正後の再
生ディジタルデータがＣＲＣチェッカ（３４）に供給さ
れ、エラー検出がなされ、エラー検出結果が出力ゲート
（３５）に供給される。出力ゲート（３５）では、エラ
ーが有ると判定されたデータに関して、エラーフラグが
セットされる。

ＣＲＣチェッカ（３４）のエラー検出結果は、Ｐ復号器
（３２）及びＱ復号器（３３）におけるエラー訂正のた
めに用いることもできる。Ｐ復号器（３２）及びＱ復号
器（３３）では、エラー訂正時に、ＣＩＲＣ符号の復号
の際に発生したエラーフラグを使用している。従って、
ＣＲＣチェッカ（３４）のエラー検出結果をＰ？Ｒ号及
びＱ復号の際に参照することによって、ＣＩＲＣ符号の
エラーフラグが正しくない時の誤った訂正動作を防止す
ることができる。

Ｄ　発明が解決しようとする問題点 本発明は上述した光学式ディスクの再生装置等のディジ
タル機器に適用して好適な同期回路に於いて、ノイズに
影響されることなく、ディジタル信号中のブロック同期
信号（外部ブロック同期信号）に確実且つ迅速に同期し
、しかも外部ブロック同期信号が欠落しても欠除するこ
となく内部ブロック同期信号を発生することのできる同
期回路を提案しようとするものである。

Ｅ　問題点を解決するための手段 本発明による同期回路は、ディジタル信号から検出され
た外部ブロック同期信号によって同期可能とされた自走
形のカウンタ（６１）と、外部ブロック同期信号のカウ
ンタ（６１）への供給伝送路に介挿されたウィンドゲー
ト回路（６７）と、カウンタ（６１）よりの出力に基づ
いて得られた内部ブロック同期信号の外部ブロック同期
信号に対する同期状態を判別してウィンドゲート回路（
６７）を制御するゲート制御回路（６８）とを有し、同
期状態が良好なときはウィンドゲート回路（６７）をゲ
ート動作状態にし、同期状態が！■化したときはウィン
ドゲート回路（６７）を常開状態にするようにしたこと
を特徴とするものである。

Ｆ　作用 かかる本発明によれば、内部ブロック同期信号の外部ブ
ロック同期信号に対する同期状態に応じて、ウィンドゲ
ート回路（６７）を制御することによって、カウンタ（
６１）へのノイズの侵入の阻止と、内部ブロック同期信
号の外部ブロック同期信号に対する同期引込みの迅速化
を図ることができる。

Ｇ　実施例 本実施例は、本発明を光学式ディスクの再生装置に通用
した場合で、再生装置の構成、その動作等の大部分は、
第１０図〜第１９図、及びそれについての説明を援用し
、ここでは本実施例の特徴のある部分のみを説明するも
、第１図〜第９図に於いて、上述の第１７図及び第１９
図と対応する部分には同一符号を付して説明する。

６１周辺回路 以下に、第２図を参照して、上述の第１７図に於ける、
ＲＡＭコントローラ（１５）からインターフェース（２
０）に至る部分に設けられた回路について説明する。（
４０）はデータセレクタで、ＲＡＭコントローら（１５
）から入力端子（４１）に供給される第１のディジタル
信号及びそれに付随する各種信号と、入力端子（４２）
に供給される第２のディジタル信号及びそれに付随する
各種信号と、入力端子（４３）に供給される第３のディ
ジタル信号及びそれに付随する各種信号のいずれかを選
択し、その選択された信号がデマルチプレクサ（１８）
を介して同期回路（４５）に供給される。第１〜第３の
ディジタル信号はワード当りのバイト数が夫々３バイト
、４バイト及び２バイトの信号で、Ｍｌのディジタル信
号の内容は上述の第１２図〜第１４図について詳述した
信号であり、第２のディジタル信号は第１のディジタル
信号を直列信号の状態で送信し、それを受信した信号で
ある。第３のディジタル信号は普通に用いられている汎
用の信号である。

この同期回路（１チツプＩＣにて構成される）（４５）
では、次のような処理が行われる。第１〜第３のディジ
タル信号のうち選択されたディジタル信号に付随する入
力ビットクロック及び共通のワードクロックから、１ワ
一ド周期内のビットクロックの個数の等しい出力ビツト
クロックを得ると共に、この出力ビットクロック及び共
通のワードクロックから共通の出力バイトクロツタを得
る。

ディジタル信号から検出した外部ブロック同期信号に同
期した内部ブロック同期信号を作る。

第１〜第３のディジタル信号（直列信号）の各ワードの
ビット信号の桁順序（各ワードの先頭ビットがＬＳＢで
あるかＭＳＢであるか）を統一する。

ディジタル信号のデスクランブルを行う。

ディジタル信号のエラーの検出及びエラー状態の判別を
行う。

（４７）はＲＡＭで、ディジタルデータ及びバイト毎の
エラーフラグを記憶して、ディジタルデータのエラーを
訂正するためのものである。

（４６）はＲＡＭ　　（４７）を制御するＲＡＭコント
ローラである。このＲＡＭコントローラ（４６）は、同
期回路（４５）からのデスクランブルされた出力データ
、バイト毎のエラーフラグ、出力ビットクロック、出力
バイトクロック、内部ブロック同期信号等を受ける。Ｒ
ＡＭコントローラ（４６）は、システムコントローラ（
１４）のＣＰＵの制御により、ＲＡＭ（４７）に記憶さ
れたデータのエラー訂正を行い、ＲＡＭ　　（４７）か
ら読出されたデータをインターフェース（２０）を介し
てマイクロコンピュータシステム（ホストコンピュータ
）　　（２１）に供給する。

同期回路（４５）からのエラー状態（データエラーの有
無、エラーオバーの如何）の判別信号はインターフェー
ス（４８）を介してシステムコントローラ（１４）に供
給される。

０２同期回路 以下に、第１図、第３図〜第９図を参照して、上述の第
２図に於ける同期回路（４５）について詳細に説明する
。第１図に同期回路を示し、その各回路部を具体的に図
示したものを、第３図〜第６図に分けて示す、尚、第３
図〜第６図に於いて互いに接続される部分には同一のア
ルファベットの小文字（但し、バー及びドツトを付した
文字も含む）を付すと共に、第１図と対応する回路部分
には同一符号を付す。又、第７図〜第９図に上述の第１
〜第３のディジタル信号を入力したときの出力クロック
のタイムチャートをボす。

第７図８１第８図Ｂ及び第９図Ｂは８８ｋＨｚの周波数
を有する共通のワードクロツタ、第７図Ｃ１第８図Ｃ及
び第９図Ｃは４４ｋＨｚの周波数を有する共通のＬＲク
ロックで、冒頭に述べた第１のディジタル信号に付随し
ているものである。

第１、第２及び第３のディジタル信号のビットクロック
（大力ビットクロック）　（第７図Ａ１第８図Ａ及び第
９図Ａ参照）は、その周波数が夫々２ＭＨｚ、　２．８
ＭＩＩｚ及び１．４ＭＨｚで、共に上述のワードクロッ
ク及びＬＲクロックに同期している。従って、第１、第
２及び第３のディジタル信号はワード当り夫々３バイト
　（＝２４ビット）、４バイト　（＝３２ビット）及び
２バイト　（−１６ビツト）のビット信号から構成され
ていることが分る。

第１のディジタル信号のデータ（入力データ）（第７図
り参照）は１ワード当り１６ビソトで、ＭＳＢが先頭に
来ており、そのＭＳＢのみが９ビツト分の長さを有して
おり、それ以外の桁のビットは１ビツトずつの長さを有
している。

第２のディジタル信号のデータ（入力データ）（第８図
り参照）は、１ワード当り２４ビツトのデータを有して
いるがＬＳＢから８ビツト目までのデータはサブコード
データで、９ビツト目からＭＳＢまでの１６ビツトが本
来のデータである。各ワードの当初には１ビツトのエラ
ーフラグがあり、２４ビツトのデータビットとの間には
７ビツト分の空白がある。

第３のディジタル信号のデータ（人力データ）（第９図
り参照）は、■ワード当り１６ビツトのデータを有して
おり、ＬＳＢが先頭に来ている。

尚、第１及び第３のディジタル信号のエラーフラグは、
夫々第７図Ｈ及び第９図Ｈに示す如く、データとは別に
設けられている。

第１図及び第３図〜第６図を参照して説明するに、（５
２）は入力データ判別回路で、第１のディジタル信号の
到来時は人力Ｍ１．　Ｍ２はＭ１＝Ｍ２＝「１」であり
、従って出力Ｍ３．Ｍ４はＭ３＝Ｍ４＝ｌ−ＯＪとなる
。第２のディジタル信号の到来時は人力Ｍｌ、Ｍ２はＭ
ｓ　＝Ｍ２　＝　ｒ　ＯＪであり、従って出力Ｍ３．Ｍ
４はＭ３＝Ｍ４　＝　ｒ　ｌ　Ｊとなる。第３のディジ
タル信号の到来時は入力Ｍ１゜Ｍ２はＭ１≠Ｍ２であり
、従って、出力Ｍ３．Ｍ４もＭ３≠Ｍ４となり、しかも
Ｍ１≠Ｍ３．Ｍ２≠Ｍ４となる。

入力データ（直列データ）が直列−並列変換回路（５５
）に供給されて並列データに変換された後、桁順序変換
回路（５６）に供給される。大力ビットクロックが排他
的論理和回路（５３）を介して直列−並列変換回路（５
５）に供給される。排他的論理和回路（５３）の他方の
入力端には出力データ判別出力Ｍ３が供給される。

桁順序変換回路（５６）には桁順序制御信号が供給され
て、直列−並列変換回路（５５）に供給される入力デー
タのうち、ＭＳＢが先頭となっているものが、ＬＳＢが
先頭になるように（その逆も可）変換された後、並列−
直列変換回路（５７）に供給されて、直列データに戻さ
れる。並列−直列変換回路（５７）には、後述する出力
ビツトクロック生成回路（５０）からの出力ビツトクロ
ツタ（第７図Ｆ、第８図Ｆ及び第９図Ｆ参照）が供給さ
れると共に、後述する出力バイトクロック生成回路（５
１）から得られたロードパルス（ワードクロックの立下
りエツジ付近のタイミングで発生ずる）　（第７図０１
第８図Ｇ及び第９図Ｇ参照）が供給される。

並列−直列変換回路（５７）よりの直列データ（ＬＳＢ
が先頭に来ているデータ）はデスクランブル回路（５８
）に供給されてデスクランブルされた後、出力データと
して出力される。

次に、出力ピットクロソク生成回路（５０）及び出力バ
イトクロツタ生成回路（５１）について説明する。出力
ビットクロック生成回路（５０）には大力ビットクロッ
ク、排他的論理和回路（５３）よりのビットクロック、
ワードクロック及び判別出力Ｍ２　、Ｍ３が供給される
。

第１のディジタル信号の２Ｍ１ｌｚの大カビットクロツ
ク（第７図Ａ参照）に対し′ζは、出力ビツトクロック
生成回路（５０）に於いて、ワードクロックのレジスタ
によるピットクロック単位の遅延処理により、ワードク
ロツタの立上り及び立下リエソジの前後に入力ピットク
ロツタの周期の５倍の周期のパルスを１周波分形成して
、１ワード当りのクロック数が１６、即ちバイト数が２
で、ワードクロックに同期し、周波数が２ＭＨｚの出力
ピットクロック（第７図Ｆ参照）が生成される。

第２のデジタル信号の２．８ＭＨｚの大力ビットクロッ
ク（第８図Ａ参照）は、出力ピットクロック生成回路（
５０）のトグルフリップフロフブ回路によって１／２に
分周されることによって、ｌワード当りのクロック数が
１６、即ちバイト数が２で、ワードクロックに同期し、
周波数が１．４ＭＨｚの出力ピットクロック（第８図Ｆ
参照）が生成される。

第３のディジタル信号のｌ　、　４　Ｍｌｌｚの大力ビ
ットクロック（第９図Ａ参照）は出力ピットクロック生
成回１／３（５０）を実質的にそのま＼通過して、１ワ
ード当りのクロック数が１６、即ちバイト数が２で、ワ
ードクロツタに同期し、周波数が１　、４　Ｍｌｌｚの
出力ビットクロツク（第９図Ｆ参照）が生成される。

出力バイトクロツタ生成回路（５１）には、ワードクロ
ック及び出力ピットクロツク生成回路（５１）からの出
力ピットクロックが供給され、その計数用レジスタによ
って、ワードクロック及び出力ピットクロックに同期し
、周波数がワードクロックの周波数の２倍の１７６Ｋｌ
ｌｚの出力バイトクロック（第７図Ｅ、第８図Ｅ、第９
図Ｅ参照）が生成される。

次に、エラーフラグの取出回路（５４）について説明す
る。第１及び第３のディジタル信号の場合は、入力デー
タと別個のエラーフラグ（第７図Ｈ１第９図Ｈ参照）が
エラーフラグ検出回路（５４）に供給されて、実質的に
そのま＼出力されるが、第３のディジタル信号の場合は
第８図りに示すようにエラーフラグがデータの各ワード
の先頭に含まれているので、人力データがエラーフラグ
の取出回路（５４）に供給されて、入力データからエラ
ーフラグが抽出される。尚、このエラーフラグ取出回路
（５４）には判別出力Ｍ３及びワードクロックが供給さ
れる。エラーフラグの取出回路（５４）よりのエラーフ
ラグはエラーフラグのラッチ回路（６６）に供給されて
、出力バイトクロックによってラッチされ、そのラッチ
されたエラーフラグが他のランチ回路（６０）に供給さ
れて、更に出力バイトクロックでラッチされ、エラーフ
ラグ（第７図Ｉ、第８図１、第９図！参照）が出力され
る。

次に、ディジタル信号のブロック同期信号（外部ブロッ
ク同期信号）から内部ブロック同期信号を形成する回路
について説明する。（６４）は同期パターン検出回路で
、桁順序変換回路（５６）よりの並列データを受けて、
ブロック同期信号を検出する。そのブロック同期信号は
、上述の第１３図から明らかなように、当初及び最後の
各１バイトのｒ　０ＯＯＯＯＯＯＯＪ並びに中間の１０
バイトのｒ　ＩＩＩＩＩＩＩＩＪのピットパターンを有
している。

同期パターン検出回路（６４）にて検出された外部ブロ
ック同期信号は、エラーゲート回路（６５）−ウィンド
ゲート回路（６７）を通じて、カウンタ（６１）のロー
ド端子に供給される。エラーフラグのラッチ回路（６６
）よりエラーフラグが得られたとき及び最初の外部ブロ
ック同期信号（エラーのｂ１能性がある）の到来時は、
エラーゲート回路（６５）は閉じられて、外部ブロック
同期信号の通過が阻止される。

エラーゲート回路（６５）の出力は、ウィンドゲート回
路（６７）と共に、これを制御するゲート制御回路（６
８）に供給される。このゲート制御回路（６８）には、
ワードクロックも供給される。

カウンタ　（６１）はクロック整形回路（６２）からの
クロックを計数し、所定ロードチャンネルからフル計数
値までの計数時間が外部ブロック同期信号の周期と等し
くなるようにされる。

・クロック整形回路（６２）はＤ形フリップフロップ回
路にて構成され、そのクロック端子にワードクロックが
供給され、そのＤ端子に排他的論理和回路（５９）の出
力が供給される。排他的論理和回路（５９）には、ＬＲ
ツクックと判別出力Ｍ４とが供給される。

カウンタ（６１）からのキャリーアウト出力はタイミン
グ整形回路（６３）に供給されて整形された後、この回
路（６３）から内部ブロック同期信号が出力される。こ
のタイミング整形回路（６３）には、出力ビソトクロッ
クと、排他的論理和回路（５９）の出力が供給される。

次に、ゲート制御回路（６８）について説明する。

ゲート制御回路（６８）には、ワードクロツタと、エラ
ーゲート回路（６５）からの外部ブロック同期信号と、
タイミング整形回路（６３）からの内部ブロック同期信
号が供給される。ゲート制御回路（６８）は、エラーゲ
ート回路（６５）からの外部ブロック同期信号と、タイ
ミング整形回路（６３）からの内部ブロック同期信号と
のタイミングを比較し、そのタイミングが例えば２回以
上連続して一致したときはウィンドゲート回路（６７）
をゲート動作状態にして外部ブロック同期信号を通過さ
せ、タイミングが４回以上連続して不一致になったとき
はウィンドゲート回路（６７）を常開状態にして外部ブ
ロック同期信号の通過を阻止するように制御する。この
場合の制御はヒステリシスを有する。

又、タイミング整形回路（６３）からの内部ブロック同
期信号はウィンドゲート回路（６７）を介してカウンタ
（６１）のロード端子に、ゲート回路（６７）の状態に
無関係に常に供給されて、カウンタ（６１）は自走し得
るようになされている。

ウィンドゲート回路（６７）がゲート動作状態になって
いても、外部からのウィンド開放信号をフリップフロッ
プ回路（６９）に供給し、その出力をゲート制御回路（
６８）に供給することにより、ウィンドゲート回路（６
７）を強制的に常開状態にすることができる。

かくして、ノイズに影響されずに、カウンタ（６１）は
外部ブロック同期信号に確実且つ迅速に同期し、しかも
外部ブロック同期信号の到来の有無に拘わらず、カウン
タ（６１）の出力に基づいて常に内部ブロック同期信号
が発生する。

カウンタ（６１）の計数内容はデータ領域設定回路（７
０）に供給され、その出力が波形整形回路（７１）を介
してエラーの有無のラッチ回路（７２）及びエラーカウ
ンタ（７３）に供給されてデータ領域でのみ回路（７２
）　、　　（７３）が動作状態になるようになさしめら
れる。回路（７２）　、　　（７３）には夫々エラーフ
ラグのラッチ回路（６６）よりのエラーフラグと、タイ
ミング整形回路（６３）の出力が供給される。かくして
、回路（７２）からはブロック中のデータエラーの有無
判別出力が得られる。又、回路（７３）ではデータ領域
に於けるブロック毎のエラーの数を計数し、例えば１３
９　（ｌｌｉ１以上であればキャリー出力がラッチ回路
（７４）に供給され、ラッチ回路（７４）からエラーオ
ーバー判別出力が得られるようになされる。

Ｈ発明の効果 上述せる本発明によれば、ノイズに影響されずに、ディ
ジタル信号中のブロック同期信号（外部ブロック同期信
号）に確実且つ迅速に同期し、しかも外部ブロック同期
信号が欠落しても、欠除することなく内部ブロック同期
信号を発生することのできる同期回路を得ることができ
る。

【図面の簡単な説明】

第１図は本発明による同期回路の一実施例を示すブロッ
ク線図、第２図はその周辺回路を示すブロック線図、第
３図〜第６図は第１図の具体構成例を示す回路図、第７
図〜第９図は第２図の説明に供するタイムチャート、第
１θ図及び第１１図は夫々ディジタルオーディオデータ
のフォーマット図、第１２図〜第１４図はディジタルデ
ータのフォーマット図、第１５図及び第１６図は夫々エ
ラー訂正符号のインターリーブ関係の説明図、第１７図
は従来の再生装置のブロック線図、第１８図はディジタ
ルデータのフォーマット図、第１９図は第１７図の一部
のエラー訂正復号器を示すブロック線図である。 （６１）はカウンタ、（６４）は同期パターン検出回路
、（６５）はエラーゲート回路、（６６）はエラーフラ
グのランチ回路、（６７）はウィンドゲート回路、（６
８）はゲート制御回路である。

Claims (1)

1. 【特許請求の範囲】 ディジタル信号から検出された外部ブロック同期信号に
   よって同期可能とされた自走形のカウンタと、 上記外部ブロック同期信号の上記カウンタへの供給伝送
   路に介挿されたウインドゲート回路と、上記カウンタよ
   りの出力に基づいて得られた内部ブロック同期信号の上
   記外部ブロック同期信号に対する同期状態を判別して上
   記ウインドゲート回路を制御するゲート制御回路とを有
   し、 上記同期状態が良好なときは上記ウインドゲート回路を
   ゲート動作状態にし、上記同期状態が悪化したときは上
   記ウインドゲート回路を常開状態にするようにしたこと
   を特徴とする同期回路。