JPS61193579A - Picture element position recognition of solid-state image pick-up device - Google Patents

Abstract

PURPOSE:To make it possible to recognize a picture element position using a simple circuit configuration by making one counter have functions as vertical position counter, horizontal position counter, vertical position latch, horizontal position latch and vertical/horizontal correspondence detecting parts. CONSTITUTION:When VP pulse trailing is detected by the control part 14, a vertical data load pulse is outputted to the line 16. Then it is synchronized with the vertical data load pulse, and the vertical relative position data is loaded to the 4-bit position counter 17, which consists of respective registers, ie, counter A data, counter B data, counter C data and counter D data, from the ROM 6. The vertical relative position data of the position counter 17 is counted up with the WHD pulse inputted to the line 18, the vertical relative position is recognized and the horizontal data load pulse is outputted to the line 16. After these operations, the data synchronizes with the horizontal data load pulse to load the horizontal relative position data from the ROM 16 to the position counter 17. Thus this realizes the reduction of power consumption of the LSIs and the minimization of packages.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光電変換部に配設された複数の画素の中の特
定の画素の二次元的位置を認識するための固体撮像装置
の画素位置認識方法に関するものである。Detailed Description of the Invention (Industrial Application Field) The present invention relates to a pixel of a solid-state imaging device for recognizing the two-dimensional position of a specific pixel among a plurality of pixels arranged in a photoelectric conversion unit. The present invention relates to a position recognition method.

（従来例の構成とその問題点） 第１図は、固体撮像装置の基本構成を示すもので、１は
（ｎ＋３）Ｘ（ｍ＋３）個の画素２を二次元平面上に（
ｎ＋３）行、（ｍ＋３）列になるようにマトリックス状
に配設した光電変換部、３は画素２に蓄積された信号電
荷を垂直方向に転送する垂直転送手段、４は信号電荷を
水平方向に転送する水平転送手段、５は水平転送手段４
から出力された信号を順次送り出す出力部である。(Configuration of conventional example and its problems) Figure 1 shows the basic configuration of a solid-state imaging device.
Photoelectric conversion units arranged in a matrix with n+3) rows and (m+3) columns; 3 is a vertical transfer means for vertically transferring the signal charge accumulated in the pixel 2; 4 is a vertical transfer means for transferring the signal charge in the horizontal direction Horizontal transfer means to transfer, 5 is horizontal transfer means 4
This is an output section that sequentially sends out signals output from the .

このように構成された固体撮像装置において、所謂、垂
直走査及び水平走査は全て論理的に行われる。従って、
画素２の垂直方向及び水平方向の絶対位置も論理的に表
現することができる。例えば、第１図においてＸ印の付
いた画素２は、垂直方向ｎ行目、水平方向ｍ列目〔以下
（ｎ、ｍ）という〕として表すことができる。In the solid-state imaging device configured in this manner, so-called vertical scanning and horizontal scanning are all performed logically. Therefore,
The absolute position of the pixel 2 in the vertical and horizontal directions can also be expressed logically. For example, the pixel 2 marked with an X in FIG. 1 can be represented as the n-th row in the vertical direction and the m-th column in the horizontal direction [hereinafter referred to as (n, m)].

ところで、（ｎ、ｍ）の画素２に相当する光電変換部１
が欠陥で、正常な光電変換を行い得ない場合、その周囲
、例えば、（ｎｔ　ｍ−１）　ｌ　（ｎ　ｔ　ｒｒ＋＋
ｔ）の２つの画素２の信号電荷の平均値をもって（ｎ。By the way, the photoelectric conversion unit 1 corresponding to the pixel 2 of (n, m)
is defective and cannot perform normal photoelectric conversion, the surrounding area, for example, (nt m-1) l (nt rr++
t) is the average value of the signal charges of the two pixels 2 (n.

ｍ）の画素２の信号電荷とすると、（ｎ、ｍ）の画素２
の欠陥補償が行われて、固体撮像装置の欠陥が目立たな
くなるので、固体撮像装置の製造歩留まりが向上して、
一層の低価格化が可能になる。If the signal charge of pixel 2 of (n, m) is the signal charge of pixel 2 of (n, m),
Since defect compensation is performed and defects in solid-state imaging devices become less noticeable, the manufacturing yield of solid-state imaging devices improves.
Further price reduction becomes possible.

ところが、このような欠陥補償を行うには、画素２の位
置（以下アドレスという）を論理的に認識すると共に、
サンプル、ホールド等のパルスも論理的に発生させる必
要がある。However, in order to perform such defect compensation, it is necessary to logically recognize the position of pixel 2 (hereinafter referred to as address), and
Pulses such as sample and hold pulses must also be generated logically.

そこで、従来は、次に述べるようなアドレスの認識方法
が用いられている（第２図参照）。Therefore, conventionally, the following address recognition method has been used (see FIG. 2).

固体撮像装置において第１の垂直走査及び水平走査を開
始する直前に、認識すべきアドレスが予め記録されてい
るＲＯＭ６から第１の垂直アドレスを垂直位置ラッチ７
に、第１の水平アドレスを水平位置ラッチ８にそれぞれ
送って、記憶させる。Immediately before starting the first vertical scan and horizontal scan in the solid-state imaging device, the first vertical address is transferred to the vertical position latch 7 from the ROM 6 in which addresses to be recognized are recorded in advance.
Then, the first horizontal address is respectively sent to the horizontal position latch 8 for storage.

次に、垂直位置カウンタ９を１水平走査毎にカウントア
ツプさせて、垂直位置ラッチ７と垂直位置カウンタ９と
を垂直位置一致検出部１０で常に比較し、垂直位置ラッ
チ７と垂直位置カウンタ９とが一致すると、第１の垂直
アドレスを認識する。そして、第１の垂直アドレスを認
識した後、水平方向に配設された画素２を順次走査する
毎に水平位置カウンタ１１をカウントアツプさせて、水
平位置ラッチ８と水平位置カウンタ１１とを水平位置一
致検出部１２で常に比較し、水平位置ラッチ８と水平位
置カウンタ１１とが一致すると、第１の垂直、水平アド
レスを認識し、パルス発生部１３において、例えば、欠
陥補償に必要なパルスを発生する。又、第１の垂直、水
平アドレスを認識すると、続いて。Next, the vertical position counter 9 is counted up every horizontal scan, the vertical position latch 7 and the vertical position counter 9 are constantly compared in the vertical position coincidence detection section 10, and the vertical position latch 7 and the vertical position counter 9 are If they match, the first vertical address is recognized. After recognizing the first vertical address, the horizontal position counter 11 is counted up every time the pixels 2 arranged in the horizontal direction are sequentially scanned, and the horizontal position latch 8 and the horizontal position counter 11 are set to the horizontal position. The coincidence detection section 12 constantly compares, and when the horizontal position latch 8 and the horizontal position counter 11 match, the first vertical and horizontal addresses are recognized, and the pulse generation section 13 generates, for example, a pulse necessary for defect compensation. do. Also, after recognizing the first vertical and horizontal addresses.

ＲＯＭ６から第２の垂直アドレスを垂直位置ラッチ７に
、第２の水平アドレスを水平位置ラッチ８にそれぞれ送
って、記憶させ、前述した方法で第２の垂直、水平アド
レスを認識する。以下同様に。The second vertical address is sent from the ROM 6 to the vertical position latch 7, and the second horizontal address is sent to the horizontal position latch 8 for storage, and the second vertical and horizontal addresses are recognized in the manner described above. Similarly below.

第３、第４、第５、・・・・・の垂直、水平アドレスを
順次認識していく。The third, fourth, fifth, etc. vertical and horizontal addresses are sequentially recognized.

尚、ＲＯＭ６、垂直位置カウンタ９．水平位置カウンタ
１１はコントロール部１４によって制御される。In addition, ROM6, vertical position counter 9. The horizontal position counter 11 is controlled by a control section 14.

ところが、前述のアドレス認識方法を欠陥補償回路に適
用する場合、特に、欠陥補償を導入したことによる価格
上昇を考慮しなくてはならない。However, when applying the above-described address recognition method to a defect compensation circuit, it is necessary to take into account, in particular, the price increase due to the introduction of defect compensation.

つまり、欠陥補償することにより、固体撮像装置の価格
低下よりも、欠陥補償回路の価格上昇が大きくなっては
ならない。特に、第２図に示したアドレス認識部を欠陥
補償回路に用いた場合、アドレス認識部は欠陥補償回路
の構成の大半を占めるので、アドレス認識部の簡略化は
、欠陥補償回路の低価格化を決定する最大の要因となる
。In other words, as a result of defect compensation, the price of the defect compensation circuit must not increase more than the price of the solid-state imaging device. In particular, when the address recognition section shown in Fig. 2 is used in a defect compensation circuit, the address recognition section occupies most of the configuration of the defect compensation circuit, so simplifying the address recognition section will reduce the cost of the defect compensation circuit. This is the biggest determining factor.

ところで、従来のアドレス認識部において、垂直位置ラ
ッチ７及び水平位置ラッチ８はそれぞれ垂直アドレス及
び水平アドレスを保持するだけであり、又、水平位置カ
ウンタ１１の動作中は、垂直位置カウンタ９は動作しｆ
】い。ところが、ラッチ、カウンタ等には、アドレス認
識部において大きな回路規模を占めるフリップ・フロッ
プが多数使用されているので、回路規模が大きいにも拘
らず、その回路の利用効率が悪く、且つ、製造コスト及
び実装コストが高くなるとＣ１う問題があった。By the way, in the conventional address recognition section, the vertical position latch 7 and the horizontal position latch 8 only hold a vertical address and a horizontal address, respectively, and while the horizontal position counter 11 is operating, the vertical position counter 9 does not operate. f
】stomach. However, in latches, counters, etc., many flip-flops occupying a large circuit size are used in the address recognition section, so even though the circuit size is large, the utilization efficiency of the circuit is poor and the manufacturing cost is low. Also, there was a problem of C1 when the mounting cost increased.

（発明の目的） 本発明は、前述の問題点に鑑み、簡単な回路構成で画素
位置を認識することができる固体撮像装置の画素位置認
識方法を提供することを目的としている。(Object of the Invention) In view of the above-mentioned problems, an object of the present invention is to provide a pixel position recognition method for a solid-state imaging device that can recognize pixel positions with a simple circuit configuration.

（発明の構成） 本発明は、１つのカウンタに、垂直位置カウンタ、水平
位置カウンタ、垂直位置ラッチ、水平位置ラッチ、垂直
一致検出部及び水平一致検出部の機能を持たせたもので
ある。(Structure of the Invention) According to the present invention, one counter has the functions of a vertical position counter, a horizontal position counter, a vertical position latch, a horizontal position latch, a vertical coincidence detection section, and a horizontal coincidence detection section.

（実施例の説明） 以下、本発明の一実施例について、図面を参照しながら
詳細に説明する。(Description of Embodiment) Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

第３図、第４図、第５図及び第６図は、それぞれ、本発
明の固体撮像装置の画素位置認識方法を説明するための
図で、第３図は画素位置認識のための基本的なブロック
図、第４図は画素位置認識のための具体的なブロック図
、第５図は第４図の回路の電気信号に対するタイミング
・チャート、第６図は第５図のＢ区間を拡大したときの
タイミング・チャートである。3, 4, 5, and 6 are diagrams for explaining the pixel position recognition method of the solid-state imaging device of the present invention, respectively, and FIG. 3 shows the basic method for pixel position recognition. Figure 4 is a concrete block diagram for pixel position recognition, Figure 5 is a timing chart for electrical signals of the circuit in Figure 4, and Figure 6 is an enlarged section of B in Figure 5. This is a timing chart.

固体撮像素子の垂直走査の開始は、１ＩＡＮ１５に入力
するｖＰパルスによって識別され、コントロール部１４
がｖＰパルスの立ち下がりを検出すると、時間ｔｓ１に
相当する垂直データロードパルス（第５図参照）を線路
１６に出力する。すると、垂直データロードパルスに同
期して、第１番目の認識すべき垂直相対位置データを、
ＲＯＭ６から、カウンタＣデータ、カウンタ日データ、
カウンタＣデータ及びカウンタＣデータの各レジスタか
らなる４ビツトの位置カウンタ１７にロードする〔但し
、このとき位置カウンタ１７にロードされる垂直相対位
置データは、データのカウントを１減するのではなく、
１加える（以下カウントアツプという）ことによって実
現するため、１の補数（データのＯと１とを反転したデ
ータ）で表現される〕。そして。The start of vertical scanning of the solid-state image sensor is identified by the vP pulse input to the 1IAN 15, and the control unit 14
When it detects the falling edge of the vP pulse, it outputs a vertical data load pulse (see FIG. 5) corresponding to time ts1 to the line 16. Then, in synchronization with the vertical data load pulse, the first vertical relative position data to be recognized is
From ROM6, counter C data, counter date data,
Load the 4-bit position counter 17 consisting of counter C data and counter C data registers [However, the vertical relative position data loaded into the position counter 17 at this time does not decrease the data count by 1;
This is achieved by adding 1 (hereinafter referred to as counting up), so it is expressed as a 1's complement (data obtained by inverting data O and 1). and.

位置カウンタ１７の垂直相対位置データが、第５図のＡ
区間に示すように、線路１８に入力するＷＨＤパルスに
よってカウントアツプされて、時刻ｔ。The vertical relative position data of the position counter 17 is A in FIG.
As shown in the section, the count is increased by the WHD pulse input to the line 18 and reaches time t.

における位置カウンタ１７の値がＦ＋１ｇ＋（１６進数
、１０進数では１５に相当する）になると、垂直相対位
置が認識されて、時刻ｔ６□で水平データロードパルス
が線路１６に出力される（第５図及び第６図参照）。す
ると、水平データロードパルスに同期して、次に認識す
べき水平相対位置データをＲＯＭ６から位置カウンタ１
７にロードする（但し、ＲＯＭ６のアドレス発生用のア
ドレスカウンタ１９はＲＯＭ６のデータを読む前にカウ
ントアツプされる）と同時に１時刻１Ｇ□で１位置カウ
ンタ１７用のクロックを線路２０に入力するＯＨＩパル
スに水平垂直クロック切換部２１によって切り換える（
但し、水平相対位置データは、垂直相対位置データと同
様に、１の補数で表現される）、そして１位置カウンタ
１７の水平相対位置データが、第６図のＣ区間に示すよ
うに、ＯＨＩパルスによってカウントアツプされて１時
刻ｔ。における位置カウンタ１７の値がＦ’ｔｉ＠＋に
なると、水平相対位置が認識されて、パルス発生部１３
から線路２２に認識パルスが出力され、第１番目の固体
撮像装置の画素位置が認識さ九る。When the value of the position counter 17 becomes F+1g+ (corresponds to 15 in hexadecimal or decimal notation), the vertical relative position is recognized and a horizontal data load pulse is output to the line 16 at time t6□ (Fig. and Figure 6). Then, in synchronization with the horizontal data load pulse, horizontal relative position data to be recognized next is transferred from the ROM 6 to the position counter 1.
7 (however, the address counter 19 for address generation in ROM 6 is counted up before reading the data in ROM 6).At the same time, the clock for the 1 position counter 17 is input to the line 20 at 1 time 1G□. The horizontal/vertical clock switching unit 21 switches the pulse to the horizontal/vertical clock (
However, like the vertical relative position data, the horizontal relative position data is expressed in 1's complement), and the horizontal relative position data of the 1 position counter 17 is expressed by the OHI pulse as shown in section C in FIG. It is counted up by 1 time t. When the value of the position counter 17 becomes F'ti@+, the horizontal relative position is recognized and the pulse generator 13
A recognition pulse is output to the line 22, and the pixel position of the first solid-state imaging device is recognized.

次に、第２番目の画素位置を認識するために、第５図の
時刻ｔ５３において、コントロール部１４から線路１６
に垂直データロードパルスを出力して、アドレスカウン
タ１９をカウントアツプし、ＲＯＭ６から次の垂直相対
位置データを位置カウンタ１７にロードすると共に、位
置カウンタ１７用のクロックをＷＨＤパルスに水平垂直
クロック切換部２１によって切り換えて、以後は、第１
番目の画素位置を認識する方法と同様の動作を繰り返す
。Next, in order to recognize the second pixel position, at time t53 in FIG.
outputs a vertical data load pulse to count up the address counter 19, loads the next vertical relative position data from the ROM 6 to the position counter 17, and changes the clock for the position counter 17 to the WHD pulse to the horizontal/vertical clock switching section. 21, and thereafter the first
Repeat the same operation as the method for recognizing the position of the pixel.

ところで、テレビジョンのインターレース走査を行う場
合、ＦＩ発生部２３から線路２４を介してＲＯＭ６にフ
ィールド識別信号を出力させれば、フィールド毎に異な
った画素位置を指定できる。By the way, when performing interlaced scanning of a television, by outputting a field identification signal from the FI generating section 23 to the ROM 6 via the line 24, a different pixel position can be specified for each field.

又、垂直相対位置データ及び水平相対位置データは、共
に相対位置を示しているため、一画面中の任意の画素位
置を、任意の個数だけ、ＲＯＭ６の容量により指定でき
る。Furthermore, since both the vertical relative position data and the horizontal relative position data indicate relative positions, any number of arbitrary pixel positions within one screen can be designated by the capacity of the ROM 6.

本発明の画素位置認識方法を用いて１画素位置認識用ロ
ジックＬＳＩをマスタースライス方式ゲートアレイで作
成したところ、ゲート数で３３２ゲートで実現すること
ができるが、同様なＬＳＩを従来の方法で実現しようと
すると、約７００ゲートが必要である。又１本ＬＳＩを
インターライン型ＣＯＤ固体撮像素子（垂直４９０画素
画素子３８４画素）に適用して、点欠陥補償回路を実現
したところ、良好な結果を得ることができた。When a logic LSI for recognizing one pixel position was created using a master slice type gate array using the pixel position recognition method of the present invention, it could be realized with 332 gates, but a similar LSI could be realized using a conventional method. Approximately 700 gates would be required. Furthermore, when one LSI was applied to an interline type COD solid-state image sensor (490 vertical pixels, 384 pixels) to realize a point defect compensation circuit, good results were obtained.

更に、本実施例では１位置カウンタ１７を４ビツトで構
成したが、適用する固体撮像装置によってそのビット数
を変更する事ができ、例えば、前述の垂直４９０画素、
水平３８４画素の固体撮像素子には、９ビツトの位置カ
ウンタ１７を用いる。Further, in this embodiment, the 1-position counter 17 is configured with 4 bits, but the number of bits can be changed depending on the solid-state imaging device to which it is applied.
A 9-bit position counter 17 is used for the solid-state image sensor with 384 horizontal pixels.

（発明の効果） 以上説明したように、本発明によれば、ゲート数が減少
して、ＬＳＩの消費電力及びパッケージ寸法が小さくな
ると共に、製造コスト及び実装コストが大幅に削減でき
る利点がある。(Effects of the Invention) As described above, the present invention has the advantage that the number of gates is reduced, power consumption and package size of the LSI are reduced, and manufacturing costs and mounting costs can be significantly reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は固体撮像装置の基本構成を示す図、第２図は従
来の画素位置認識のための基本的なブロツク図、第３図
は画素位置認識のための基本的なブロック図、第４図は
画素位置認識のための具体的なブロック図、第５図は第
４図の回路の電気信号に対するタイミング・チャート、
第６図は第５図のＢ区間を拡大したときのタイミング・
チャートである。 １　・・・光電変換部、　２・・・画素、　３　・・・
垂直転送手段、４・・・水平転送手段、１７・・・位置
カウンタ。 特許出願人　　松下電子工業株式会社 第１図 １九ｌ＋象窯９Ｐ Ａｉ司歇やλ払たFig. 1 is a diagram showing the basic configuration of a solid-state imaging device, Fig. 2 is a basic block diagram for conventional pixel position recognition, Fig. 3 is a basic block diagram for pixel position recognition, and Fig. 4 is a basic block diagram for pixel position recognition. The figure is a concrete block diagram for pixel position recognition, Figure 5 is a timing chart for electrical signals of the circuit in Figure 4,
Figure 6 shows the timing diagram when section B in Figure 5 is expanded.
It is a chart. 1...Photoelectric conversion unit, 2...Pixel, 3...
Vertical transfer means, 4... Horizontal transfer means, 17... Position counter. Patent applicant Matsushita Electronics Co., Ltd. Figure 1 19l + Elephant kiln 9P

Claims (2)

【特許請求の範囲】[Claims] （１）それぞれ独立した複数の画素を同一基板上に配設
した光電変換部と、前記画素に蓄積された信号電荷を垂
直方向に転送する垂直転送手段と、前記信号電荷を水平
方向に転送する水平転送手段とを有する固体撮像装置に
おいて、１個の位置カウンタによって、前記複数の画素
の中の特定の画素の二次元的位置が認識されることを特
徴とする固体撮像装置の画素位置認識方法。(1) A photoelectric conversion section in which a plurality of independent pixels are arranged on the same substrate, a vertical transfer means for vertically transferring the signal charge accumulated in the pixel, and a vertical transfer means for transferring the signal charge in the horizontal direction. A method for recognizing a pixel position of a solid-state imaging device, characterized in that the two-dimensional position of a specific pixel among the plurality of pixels is recognized by one position counter in the solid-state imaging device having a horizontal transfer means. . （２）前記位置カウンタは、ロードされるデータが１の
補数で表現されることを特徴とする特許請求の範囲第（
１）項記載の固体撮像装置の画素位置認識方法。(2) The position counter is characterized in that data to be loaded is expressed in one's complement.
1) A pixel position recognition method for a solid-state imaging device as described in section 1).