JPS61193521A - Ad変換回路 - Google Patents
Ad変換回路Info
- Publication number
- JPS61193521A JPS61193521A JP60033807A JP3380785A JPS61193521A JP S61193521 A JPS61193521 A JP S61193521A JP 60033807 A JP60033807 A JP 60033807A JP 3380785 A JP3380785 A JP 3380785A JP S61193521 A JPS61193521 A JP S61193521A
- Authority
- JP
- Japan
- Prior art keywords
- mos
- voltage
- operational amplifier
- drain
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は単電源動作の自動ゼロ補償回路をもったデュア
ルスロープ型AD変換回路に関する。
ルスロープ型AD変換回路に関する。
従来、この自動ゼロ補償回路のあるデュアルスロープ型
AD変換回路は、単電源動作の場合、第2図の回路図に
示す構成となっている。図において1はコントロールロ
ジ、り、2はカウンタおよびう、チ、A1は抵抗几8、
コンデンサC1と共に積分回路となるオペアンプ、A2
は基準電圧源■sと比較するコンパレータ、A、はイン
バータ、C7は積分器の入力電圧を保持するコンデンサ
、S、〜S4はMOSスイ、テである。この回路がAD
変換を実施する第1ステ、プは自動ゼロ補償である。こ
の自動ゼロ補償の期間では、スイッチS1とスイッチS
4とがONとなシ、抵抗R1とコンデンサCIとオペア
ンプA1とからなる積分器およびコンパレータA、を含
むアンプ系の利得は1となる。
AD変換回路は、単電源動作の場合、第2図の回路図に
示す構成となっている。図において1はコントロールロ
ジ、り、2はカウンタおよびう、チ、A1は抵抗几8、
コンデンサC1と共に積分回路となるオペアンプ、A2
は基準電圧源■sと比較するコンパレータ、A、はイン
バータ、C7は積分器の入力電圧を保持するコンデンサ
、S、〜S4はMOSスイ、テである。この回路がAD
変換を実施する第1ステ、プは自動ゼロ補償である。こ
の自動ゼロ補償の期間では、スイッチS1とスイッチS
4とがONとなシ、抵抗R1とコンデンサCIとオペア
ンプA1とからなる積分器およびコンパレータA、を含
むアンプ系の利得は1となる。
その結果、積分器の入カオフセ、 ) ′vo、、はそ
のまま出力に現れ、コンデンサC2に*圧Vc1. +
V、として蓄えられる。
のまま出力に現れ、コンデンサC2に*圧Vc1. +
V、として蓄えられる。
第2ステ、プは入力電圧VI が゛あったときの積分期
間TIである。この期間Tiは、単電源動作のため入力
信号として反転入力電圧−Viに定電圧源v8を重畳し
た信号を用い、スイッチS1のみがONとなシ、積分器
の出力はコンパレータA、の入カオ7セ、トv。、□か
ら変化を始める。この変化は正方向に直線的に一定時間
Ti続く。
間TIである。この期間Tiは、単電源動作のため入力
信号として反転入力電圧−Viに定電圧源v8を重畳し
た信号を用い、スイッチS1のみがONとなシ、積分器
の出力はコンパレータA、の入カオ7セ、トv。、□か
ら変化を始める。この変化は正方向に直線的に一定時間
Ti続く。
次の第3ステ、プは、比較電圧VREFによる積分期間
TREFで、スイッチS、がONとなシ、積分器出力の
変化は第2ステ、プのときとは逆に負方向に直線的にコ
ンパレータA、のオフセット電圧Vo、まで続く。この
期間TREF でAD変換が行われ、IAD変換サイク
ル終了する。
TREFで、スイッチS、がONとなシ、積分器出力の
変化は第2ステ、プのときとは逆に負方向に直線的にコ
ンパレータA、のオフセット電圧Vo、まで続く。この
期間TREF でAD変換が行われ、IAD変換サイク
ル終了する。
なお、スイッチs1.s、、s3.s、のコントロール
はコントロールロジック1で行われ、またAD変換結果
はカウンタおよびう、チ2に蓄わえられてディジタル出
力として送出される。
はコントロールロジック1で行われ、またAD変換結果
はカウンタおよびう、チ2に蓄わえられてディジタル出
力として送出される。
この第2図の回路をバイポーラとMOSとが混在する集
積回路上に実現しようとする場合、この回路の低電圧動
作まで保証するにはスイッチ51sS2.S、、S番を
構成するMOSスイッチのスレツシヲルド電圧V↑を下
げる必要が生じる。ところが、このスレッシ田ルド電圧
vTを、例えば、0.2〜0.5v程度まで下げると、
MOSトランジスタ特有のスレッシヲルド電圧以下でも
ゲート電圧に対して指数的に変化する電流が流れるとい
うテーリング現象のため、AI)変換の第2ステ、プ目
でスイッチS4のゲート電圧がOvになっても、コンデ
ンサC7に蓄積された電荷がMOSスイッチS4を通し
て放電してしまう。その結果、オペアンプA、の非反転
入力電圧は時間とともに負方向に直線的に降下し、AD
変換結果に誤差を生じてしまう。
積回路上に実現しようとする場合、この回路の低電圧動
作まで保証するにはスイッチ51sS2.S、、S番を
構成するMOSスイッチのスレツシヲルド電圧V↑を下
げる必要が生じる。ところが、このスレッシ田ルド電圧
vTを、例えば、0.2〜0.5v程度まで下げると、
MOSトランジスタ特有のスレッシヲルド電圧以下でも
ゲート電圧に対して指数的に変化する電流が流れるとい
うテーリング現象のため、AI)変換の第2ステ、プ目
でスイッチS4のゲート電圧がOvになっても、コンデ
ンサC7に蓄積された電荷がMOSスイッチS4を通し
て放電してしまう。その結果、オペアンプA、の非反転
入力電圧は時間とともに負方向に直線的に降下し、AD
変換結果に誤差を生じてしまう。
今、MOSスイ、チのゲート電圧Ovにおける電流を工
・とすれば、次式が成立する。
・とすれば、次式が成立する。
この式で第1項が工・による誤差分となる。例えばCI
= 0.1.、、F 、R,=50kfl、Tl=10
ms 、TREF=10ms 、 (:”、=Q、Q
1 pF 、 I e=100mAの場合、第1項は1
00mv にもなって、入力電圧v1が(Vi−100
mV)でAD変換されてしまうことになるという問題点
を生ずる。
= 0.1.、、F 、R,=50kfl、Tl=10
ms 、TREF=10ms 、 (:”、=Q、Q
1 pF 、 I e=100mAの場合、第1項は1
00mv にもなって、入力電圧v1が(Vi−100
mV)でAD変換されてしまうことになるという問題点
を生ずる。
本発明の目的はこのような問題点を解決し、ゼロ補償部
を形成する低スレッシ冒ルド電圧を有するMOSスイ、
チのテーリング現象によるAD変換誤差を改善したAD
変換回路を提供することにある。
を形成する低スレッシ冒ルド電圧を有するMOSスイ、
チのテーリング現象によるAD変換誤差を改善したAD
変換回路を提供することにある。
本発明の構成は、積分器と、積分器を構成するオペアン
プの非反転入力端子に零補償期間に出力電圧を印加して
零補償部を形成するMOS型スイッチとを有し単一電源
で動作するデュアルスロープ型AD変換回路において、
前記非反転入力端子にゲートおよびソースが接続され前
記MOSスイッチと同一特性をもつMOS型トランジス
タと、と0MOS型トランジスタのドレインに前記オペ
アンプの非反転入力端子の電圧を2倍に増幅した電圧を
印加する増幅回路とを備えたことを特徴とする。
プの非反転入力端子に零補償期間に出力電圧を印加して
零補償部を形成するMOS型スイッチとを有し単一電源
で動作するデュアルスロープ型AD変換回路において、
前記非反転入力端子にゲートおよびソースが接続され前
記MOSスイッチと同一特性をもつMOS型トランジス
タと、と0MOS型トランジスタのドレインに前記オペ
アンプの非反転入力端子の電圧を2倍に増幅した電圧を
印加する増幅回路とを備えたことを特徴とする。
次に本発明を図面により詳細に説明する。
第1図は本発明の一実施例の回路図である。本実施例は
、積分器を形成するオペアンプA1の非反転端子にN−
MOSトランジスタQ1゜のソース、ゲートを接続し、
またそのドレインにはコンデンサC1の端子電圧をオペ
アンプA、。等抵抗値の抵抗几、。、R1,からなる正
相増幅器を用いて2倍にして印加する。このN−MOS
)ランジスタQ t o FiN−MOSスイ、チS4
と同じ製法によって同一サイズで作られたトランジスタ
とし、オペアンプAI、オペアンプA、。はMOS入力
型オペアンプである。
、積分器を形成するオペアンプA1の非反転端子にN−
MOSトランジスタQ1゜のソース、ゲートを接続し、
またそのドレインにはコンデンサC1の端子電圧をオペ
アンプA、。等抵抗値の抵抗几、。、R1,からなる正
相増幅器を用いて2倍にして印加する。このN−MOS
)ランジスタQ t o FiN−MOSスイ、チS4
と同じ製法によって同一サイズで作られたトランジスタ
とし、オペアンプAI、オペアンプA、。はMOS入力
型オペアンプである。
この回路構成により、AI)変換の第2ステツプでは、
MOSスイッチS4のドレイン・ソース間電圧が定電圧
源V■にほぼ等しくなっているのでMOSスイ、チS4
のテーリング現象によるドレイン電流と等しい電流をN
−MOSトランジスタQIOにより供給して、補償する
ことができる。従って、(1)式における第1項が無視
できるようになるので、D変換を誤差なく行うことがで
きる。
MOSスイッチS4のドレイン・ソース間電圧が定電圧
源V■にほぼ等しくなっているのでMOSスイ、チS4
のテーリング現象によるドレイン電流と等しい電流をN
−MOSトランジスタQIOにより供給して、補償する
ことができる。従って、(1)式における第1項が無視
できるようになるので、D変換を誤差なく行うことがで
きる。
以上、説明したように、本発明によれば、ゼロ補償部を
形成するMOSヌイッチ部にそれと同じサイズのMOS
)ランジスタと2倍の正相増幅器とを付加することによ
り、低電圧動作及び単電源動作が可能な高精度のAD変
換器が得られる。
形成するMOSヌイッチ部にそれと同じサイズのMOS
)ランジスタと2倍の正相増幅器とを付加することによ
り、低電圧動作及び単電源動作が可能な高精度のAD変
換器が得られる。
また、このAD変換器をC−MOS型集積回路化するこ
とは、MOS人力型オペアンプAI0により容易に実現
できるため、より精度の高いAl)変換器を得ることが
可能となる。
とは、MOS人力型オペアンプAI0により容易に実現
できるため、より精度の高いAl)変換器を得ることが
可能となる。
第1図は本発明の一実施例の回路図、第2図は従来の自
動ゼロ補償回路付デュアルスロープ型AD変換回路の回
路図である。図において、1・・・・・・コントロール
ロジ、り、2・・・・・・カウンタ、ラッチ、”I t
S2 t s3p S4・・・・・・MOSスイッチ
、A1・・・・・・積分器用オペアンプ、AH・・・・
・・フンパレータ、A3・・・・・・インバータ、A、
。・・・・・・正相増@器用オペアンプ、C1・・・・
・・積分器用コンデンサ、C7・・・・・・入力保存コ
ンデンサ、Ql。・・・・・・N−MOSトランジスタ
、R1・・・・・・積分器用抵抗、凡、。、R1,・・
・・・・正相増幅用抵抗、vl・・・・・・ノ<イアス
用定電圧源、vl ・・・・・・入力電圧、VREF
・・・・・・比較電圧である。
動ゼロ補償回路付デュアルスロープ型AD変換回路の回
路図である。図において、1・・・・・・コントロール
ロジ、り、2・・・・・・カウンタ、ラッチ、”I t
S2 t s3p S4・・・・・・MOSスイッチ
、A1・・・・・・積分器用オペアンプ、AH・・・・
・・フンパレータ、A3・・・・・・インバータ、A、
。・・・・・・正相増@器用オペアンプ、C1・・・・
・・積分器用コンデンサ、C7・・・・・・入力保存コ
ンデンサ、Ql。・・・・・・N−MOSトランジスタ
、R1・・・・・・積分器用抵抗、凡、。、R1,・・
・・・・正相増幅用抵抗、vl・・・・・・ノ<イアス
用定電圧源、vl ・・・・・・入力電圧、VREF
・・・・・・比較電圧である。
Claims (1)
- 積分器と、この積分器を構成するオペアンプの非反転入
力端子に零補償期間に出力電圧を印加して零補償部を形
成するMOS型スイッチとを有し単一電源で動作するデ
ュアルスロープ型AD変換回路において、前記非反転入
力端子にゲートおよびソースが接続され前記MOSスイ
ッチと同一特性をもつMOS型トランジスタと、このM
OS型トランジスタのドレインに前記オペアンプの非反
転入力端子の電圧を2倍に増幅した電圧を印加する増幅
回路とを備えたことを特徴とするAD変換回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60033807A JPS61193521A (ja) | 1985-02-22 | 1985-02-22 | Ad変換回路 |
US06/831,636 US4694277A (en) | 1985-02-22 | 1986-02-21 | A/D converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60033807A JPS61193521A (ja) | 1985-02-22 | 1985-02-22 | Ad変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61193521A true JPS61193521A (ja) | 1986-08-28 |
Family
ID=12396748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60033807A Pending JPS61193521A (ja) | 1985-02-22 | 1985-02-22 | Ad変換回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4694277A (ja) |
JP (1) | JPS61193521A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008182688A (ja) * | 2006-12-27 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | A/d変換器及び当該a/d変換器を有する半導体装置、並びにセンサ装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3710904A1 (de) * | 1987-04-01 | 1988-10-13 | Siemens Ag | Verfahren und anordnung zur auswertung einer analogen elektrischen messgroesse |
US4939520A (en) * | 1988-10-26 | 1990-07-03 | Analogic Corporation | Analog to digital converter using an integrator having a partially controlled output signal |
US4951052A (en) * | 1989-07-10 | 1990-08-21 | General Electric Company | Correction of systematic error in an oversampled analog-to-digital converter |
JP3046327B2 (ja) * | 1990-06-28 | 2000-05-29 | 安藤電気株式会社 | 二重積分形a/d変換器の制御方法 |
US5546082A (en) * | 1994-04-22 | 1996-08-13 | Rosemount Analytical Inc. | Measurement probe with improved analog-to-digital conversion |
US5592168A (en) * | 1994-04-29 | 1997-01-07 | Industrial Technology Research Institute | High speed dual-slope analog-to-digital converter |
US5563757A (en) * | 1995-02-27 | 1996-10-08 | Texas Instruments Incorporated | Low leakage ESD network for protecting semiconductor devices and method of construction |
US6919835B2 (en) * | 2002-12-16 | 2005-07-19 | General Electric Company | Infinite electronic integrator |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3654560A (en) * | 1970-06-26 | 1972-04-04 | Keithley Instruments | Drift compensated circuit |
US4308468A (en) * | 1979-11-15 | 1981-12-29 | Xerox Corporation | Dual-FET sample and hold circuit |
US4585956A (en) * | 1982-09-29 | 1986-04-29 | At&T Bell Laboratories | Switched capacitor feedback sample-and-hold circuit |
-
1985
- 1985-02-22 JP JP60033807A patent/JPS61193521A/ja active Pending
-
1986
- 1986-02-21 US US06/831,636 patent/US4694277A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008182688A (ja) * | 2006-12-27 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | A/d変換器及び当該a/d変換器を有する半導体装置、並びにセンサ装置 |
KR101437412B1 (ko) * | 2006-12-27 | 2014-09-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | A/d 변환기 및 해당 a/d 변환기를 사용한 반도체장치 및 센서 장치 |
Also Published As
Publication number | Publication date |
---|---|
US4694277A (en) | 1987-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0420238B2 (ja) | ||
GB2260833A (en) | Reference voltage circuit allowing fast power-up | |
JPH0454407B2 (ja) | ||
JPS61193521A (ja) | Ad変換回路 | |
JPS6276099A (ja) | サンプル・アンド・ホ−ルド回路 | |
US4417160A (en) | Offset compensation apparatus for biasing an analog comparator | |
JPS6255734B2 (ja) | ||
JPS61126823A (ja) | アナログデイジタル変換器 | |
US7719456B2 (en) | Analog error correction for a pipelined charge-domain A/D converter | |
JPS59104827A (ja) | アナログ−デジタル変換用集積回路 | |
JP2710715B2 (ja) | コンパレータ | |
JPS6245360Y2 (ja) | ||
JPH07114080B2 (ja) | サンプルホ−ルド回路 | |
JP4530503B2 (ja) | インピーダンス変換回路 | |
JP3703387B2 (ja) | サンプル&ホールド回路 | |
JPS6313552Y2 (ja) | ||
JPH0722950A (ja) | Ad変換回路 | |
JP3471256B2 (ja) | A/d変換器 | |
JPS63100810A (ja) | 差動型コンパレ−タ | |
JPH0518821A (ja) | 積分回路 | |
JPS5935215B2 (ja) | アナログ・ディジタル変換器 | |
JPH0427223Y2 (ja) | ||
JPS5920197B2 (ja) | サンプル・ホ−ルド回路 | |
JPH0795690B2 (ja) | A/d変換器 | |
JPS6334968B2 (ja) |