JPS61192190A - 映像記録装置 - Google Patents
映像記録装置Info
- Publication number
- JPS61192190A JPS61192190A JP60033488A JP3348885A JPS61192190A JP S61192190 A JPS61192190 A JP S61192190A JP 60033488 A JP60033488 A JP 60033488A JP 3348885 A JP3348885 A JP 3348885A JP S61192190 A JPS61192190 A JP S61192190A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image data
- picture image
- picture
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Closed-Circuit Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、特定の現象を記録するだめの映像記録装置
に関するものである。
に関するものである。
(従来の技術)
一般に、特定の現象(パチンコ球がパチンコ機の盤面上
で挙動するJ:うすや、ゴルフスイング、バットスイン
グなど)を記録する方法としては、通常ビデオテープレ
コーダー笠によって記録する方法が用いられている。
で挙動するJ:うすや、ゴルフスイング、バットスイン
グなど)を記録する方法としては、通常ビデオテープレ
コーダー笠によって記録する方法が用いられている。
(発明が解決しようとする問題点)
しかしながら、ビデオテープレコーダー(以下ビデオと
いう)等によっである特定の現象を記録しJ:うとする
場合、次のよう<<問題があった。
いう)等によっである特定の現象を記録しJ:うとする
場合、次のよう<<問題があった。
まず、その現象が始まるきつか1ノを掴むことが難しい
J、うな場合にあっては、現τミの生じていない間の無
駄の記録が多くなってしまうという問題があった。
J、うな場合にあっては、現τミの生じていない間の無
駄の記録が多くなってしまうという問題があった。
また、ビデオテープを使いさ°つでしまった場合にはテ
ープを交換したり、またはテープを巻き戻ししたりしな
ければならず、その間に現象が生じてしまった場合には
記録できなくなるといった問題点があった。
ープを交換したり、またはテープを巻き戻ししたりしな
ければならず、その間に現象が生じてしまった場合には
記録できなくなるといった問題点があった。
さらにまた、ビデオの場合などにおいては、高速で生じ
る現象を捕えようとする場合には、1秒間あたりにビデ
2テープに記録づる画面の数を多く シ% LJれば<
iらないが、このJ、うな形式のビデΔチープレ」−ダ
ーは極めて高価であるという問題点があった。
る現象を捕えようとする場合には、1秒間あたりにビデ
2テープに記録づる画面の数を多く シ% LJれば<
iらないが、このJ、うな形式のビデΔチープレ」−ダ
ーは極めて高価であるという問題点があった。
また一方では、画像入力装置からのデータを高速に記録
りる方法としては、(すなわち1秒間あたり画像の枚数
の枚数を多くする)画像信号をデジタルに変換し、これ
を半導体から構成されるメモリ(以後、これをRAMと
いう)から構成されるメモリーに記録する方法がある。
りる方法としては、(すなわち1秒間あたり画像の枚数
の枚数を多くする)画像信号をデジタルに変換し、これ
を半導体から構成されるメモリ(以後、これをRAMと
いう)から構成されるメモリーに記録する方法がある。
しかし、一般にRAMは高価であり、また画像データを
長時間記録り−るためにはかなりの吊のRAMを必要と
することがら、容吊面の問題やコスト・面の問題におい
て不利であった。
長時間記録り−るためにはかなりの吊のRAMを必要と
することがら、容吊面の問題やコスト・面の問題におい
て不利であった。
(問題点を解決するための手段)
そこで、本発明では上記した問題点に鑑みて、現象が発
生するきっかけを画像データ変化検出回路にJ、って捕
え、この画像データ変化検出回路が画像データ変化信号
を発生した時点からの画像データをRAMから構成され
るメモリバンク3へ記録を開始するか、又は停止するこ
とによって、高速度の囮影が可能でかつ安価な映像記録
装置を提供しようとするしのである。
生するきっかけを画像データ変化検出回路にJ、って捕
え、この画像データ変化検出回路が画像データ変化信号
を発生した時点からの画像データをRAMから構成され
るメモリバンク3へ記録を開始するか、又は停止するこ
とによって、高速度の囮影が可能でかつ安価な映像記録
装置を提供しようとするしのである。
(実施例)
以下、本発明の一実施例を図面により具体的に説明する
。
。
まず、全体の構成を示す第1図において、画像入力装置
10は本例では通常のビデオカメラが用いられており、
これからの映像信号は△/Dコンバータ11を介して制
御回路2に入ノ〕されている。
10は本例では通常のビデオカメラが用いられており、
これからの映像信号は△/Dコンバータ11を介して制
御回路2に入ノ〕されている。
また、この映像信号は同期分離回路9へも入力されてお
り、この同期分離回路9によって垂直同期信号のみ分離
されるにうになっている。
り、この同期分離回路9によって垂直同期信号のみ分離
されるにうになっている。
なお、画像入力装置10としては他にCOD等を用いて
もよい。
もよい。
一方、メt’J3は256Kb i LWffl(7)
RAMからなるフレーメモリを、本例ではn個(このフ
レームメモリ数nは現象の発生から終了までに現象分析
に必要と考えられるフレーム数であり、現象時間とサン
プリングする間隔、ナなわら、バンクの切替パルス間隔
と除算によって求められる。)内臓した構成になってお
り、1画面分の画像データが例えばフレームメモリ3−
1にス1−アされ、このメモリが一杯になったならば、
メモリのバンクがフレームメモリ3−2に1i7J替え
られて、っぎの画面データがフレームメモリ3−2に順
次ストアされていくようになっている。したがって、各
フレームメモリには所定時間づつずれた1画面分の画像
f−夕がそれぞれ記憶されていくことになる。
RAMからなるフレーメモリを、本例ではn個(このフ
レームメモリ数nは現象の発生から終了までに現象分析
に必要と考えられるフレーム数であり、現象時間とサン
プリングする間隔、ナなわら、バンクの切替パルス間隔
と除算によって求められる。)内臓した構成になってお
り、1画面分の画像データが例えばフレームメモリ3−
1にス1−アされ、このメモリが一杯になったならば、
メモリのバンクがフレームメモリ3−2に1i7J替え
られて、っぎの画面データがフレームメモリ3−2に順
次ストアされていくようになっている。したがって、各
フレームメモリには所定時間づつずれた1画面分の画像
f−夕がそれぞれ記憶されていくことになる。
<K a;、フレームメモリのバンク切替えによって、
最後のフレームメモリ3−nまで明番ねり、更にこのメ
[りが一杯になったとすると、メモリバンクは再びフレ
ームメモリ3の1へ切り門ねって画像データが再びフレ
ームメモリ3−1にストアされるようになっている。(
すなわら、画像1−ウは−Lンドレスにメモリ3のフレ
ームメー〔リヘ吉ぎ込まれてゆくことになる。) 次に、前記フレームメーEりのバンク切替えはバンク切
替パルス発生回路5によって行なわれるようになってい
る。
最後のフレームメモリ3−nまで明番ねり、更にこのメ
[りが一杯になったとすると、メモリバンクは再びフレ
ームメモリ3の1へ切り門ねって画像データが再びフレ
ームメモリ3−1にストアされるようになっている。(
すなわら、画像1−ウは−Lンドレスにメモリ3のフレ
ームメー〔リヘ吉ぎ込まれてゆくことになる。) 次に、前記フレームメーEりのバンク切替えはバンク切
替パルス発生回路5によって行なわれるようになってい
る。
すなわち、バンク切替パルス発生回路5に対しては、前
記同期分離回路9から垂直同期信号SDが入力されてお
り、この垂直同期信号SDを監視していれば、画像入ノ
】装置10からの映像信号が1画面分終了したか否かが
わかるわけである。
記同期分離回路9から垂直同期信号SDが入力されてお
り、この垂直同期信号SDを監視していれば、画像入ノ
】装置10からの映像信号が1画面分終了したか否かが
わかるわけである。
従って、この垂直同期信号SDが入力されるとバンク切
替パルス発生回路5は制御回路2に対してメモリのバン
ク切替パルスTPを出力し、制御回路2はこの信号が入
力されるとメモリ3のメモリバンクを切替えるようにな
っている。
替パルス発生回路5は制御回路2に対してメモリのバン
ク切替パルスTPを出力し、制御回路2はこの信号が入
力されるとメモリ3のメモリバンクを切替えるようにな
っている。
ただし、本例Cはバンク切開パルスTPと垂直同期信号
SOとは1対1で対応しているわ(Jではなく、垂直同
期信号SC2個に対してバンク切替パルス1個が出力さ
れるにうになっている。(りなわら、本例ではバンク切
替パルス発生回路は分周器として構成されている。なお
、必要であれば、このバンク切替パルス発生回路を設け
ずに、垂直同期信号を直接バンク切替パルスTPとして
もよい。) 次に、アドレス発生回路8はフレームメモリに対するア
ドレスを発生ずるための回路であって、本例では、例え
ば水晶発信器とマルチバイブレータ−回路より構成され
ている。
SOとは1対1で対応しているわ(Jではなく、垂直同
期信号SC2個に対してバンク切替パルス1個が出力さ
れるにうになっている。(りなわら、本例ではバンク切
替パルス発生回路は分周器として構成されている。なお
、必要であれば、このバンク切替パルス発生回路を設け
ずに、垂直同期信号を直接バンク切替パルスTPとして
もよい。) 次に、アドレス発生回路8はフレームメモリに対するア
ドレスを発生ずるための回路であって、本例では、例え
ば水晶発信器とマルチバイブレータ−回路より構成され
ている。
すなわち、制御回路2へ画像入力データDIが入力され
ると、これは制御回路2によって4ビツト中位にまとめ
られてメモリへ送られてくる。このため、メtす3のア
ドレスはこの4ビツト毎に進めてゆく必要があるわけで
あるが、本例ではソノトウJア的にアドレスを順次進め
ていくのではなく、専用のアドレス発生回路8によって
ハードウェア的にアドレスを進めていくようになってい
る。
ると、これは制御回路2によって4ビツト中位にまとめ
られてメモリへ送られてくる。このため、メtす3のア
ドレスはこの4ビツト毎に進めてゆく必要があるわけで
あるが、本例ではソノトウJア的にアドレスを順次進め
ていくのではなく、専用のアドレス発生回路8によって
ハードウェア的にアドレスを進めていくようになってい
る。
次に、制御回路2について説明する。これは本例ではロ
ジック回路から構成されているものであって、次のよう
な機能を有している。
ジック回路から構成されているものであって、次のよう
な機能を有している。
まず、A/Dコンバータ11からの画像入力データD1
は図示しない4本のデータバスによってメモリ3と接続
されている。
は図示しない4本のデータバスによってメモリ3と接続
されている。
一方メモリ3内のフレームメモリの図示しないアドレス
端子には、アドレス発生回路8よりアドレス信号が入力
されているので、順次所定の速度でアドレスは進められ
るようになっている。
端子には、アドレス発生回路8よりアドレス信号が入力
されているので、順次所定の速度でアドレスは進められ
るようになっている。
また、垂直同期信号SDはバンク切開パルス発生回路5
によって分周されてデータセレクタ6に入力されている
ので、このデータセレクタ6からの出力信号によってメ
モリ3内のメモリの図示しないチップセレクト端子に対
してセレクト信号が送られるようになっている。このチ
ップセレクト信号がバンク切替え信号になるわけである
。
によって分周されてデータセレクタ6に入力されている
ので、このデータセレクタ6からの出力信号によってメ
モリ3内のメモリの図示しないチップセレクト端子に対
してセレクト信号が送られるようになっている。このチ
ップセレクト信号がバンク切替え信号になるわけである
。
なお、データセレクタ6は通常のカウンタから構成され
ており、データセレクタ6に対し切替パルスT’ Pが
入力される毎にその出力側の端子を順次ハイ状態(また
はロー状態)に切替えるようになっている。
ており、データセレクタ6に対し切替パルスT’ Pが
入力される毎にその出力側の端子を順次ハイ状態(また
はロー状態)に切替えるようになっている。
このようにして、A/Dコンバータ11からの画像入力
データ01は順次メモリ3内のフレームメモリ内に記憶
されていくようになっているわレプである。
データ01は順次メモリ3内のフレームメモリ内に記憶
されていくようになっているわレプである。
次に画像データ変化検出回路4について説明する。これ
は第4図に示すように、CPU15.ROM16.RA
M17及びI10回路18及び19を主体として構成さ
れている。
は第4図に示すように、CPU15.ROM16.RA
M17及びI10回路18及び19を主体として構成さ
れている。
そして、I10回路1°8には画像入力データD1が入
力されており、これはCPL115ににつて順次RAM
17内に記憶されるようになっている。
力されており、これはCPL115ににつて順次RAM
17内に記憶されるようになっている。
RAMI 7の記tn容のは1画面分の記憶容量であっ
て、画像データは、例えば第3図に示すような状態でR
AM17内のアドレスに割り充てられて記録されるよう
になっている。(第3図では説明部741化のためRA
Mの容セが実際よりも小さく設定されている。) 一方、CPU15はこのRAM17内の特定の記憶番地
内のデータ(第3図では破線で囲ったRAM領域20の
範囲)の黒の画素の数の変化量を常に監視している。
て、画像データは、例えば第3図に示すような状態でR
AM17内のアドレスに割り充てられて記録されるよう
になっている。(第3図では説明部741化のためRA
Mの容セが実際よりも小さく設定されている。) 一方、CPU15はこのRAM17内の特定の記憶番地
内のデータ(第3図では破線で囲ったRAM領域20の
範囲)の黒の画素の数の変化量を常に監視している。
すなわら、通常の画像処理においては、映像のない部分
は01映像がある部分には1としてメモリのビットに対
応させているので、この所定のRAM内の1になったビ
ットの数を合計した値の変化量が所定値以上になるか否
かをCPU15にJ:って監視しているわけである。
は01映像がある部分には1としてメモリのビットに対
応させているので、この所定のRAM内の1になったビ
ットの数を合計した値の変化量が所定値以上になるか否
かをCPU15にJ:って監視しているわけである。
そして、このRAM内の画素の数の変化量が所定値以上
になったならば、所定のdれ時間を経た後に制御回路2
に対して画像データ変化検出信号S1を送出するJ:う
になっている。
になったならば、所定のdれ時間を経た後に制御回路2
に対して画像データ変化検出信号S1を送出するJ:う
になっている。
ここで、なぜ遅れ時間をもたせるかについて説明すると
、例えば、バッティングの肋を映像にとつ−Cそのフオ
ームを見ようとする場合、本例ではメモリ3に対しては
画像人力HFfl 1 Qからの自沈データは常に連続
して送られている状態にある。
、例えば、バッティングの肋を映像にとつ−Cそのフオ
ームを見ようとする場合、本例ではメモリ3に対しては
画像人力HFfl 1 Qからの自沈データは常に連続
して送られている状態にある。
したがって、スイングが終った時点で画(象入力装置1
0からの画像入力データD1をメモリ3へ入力するのを
止めれば、その止めた時点からフレームメモリの枚数分
だU前の画像が、それぞれフレームメモリ内に記憶され
ていることになる。
0からの画像入力データD1をメモリ3へ入力するのを
止めれば、その止めた時点からフレームメモリの枚数分
だU前の画像が、それぞれフレームメモリ内に記憶され
ていることになる。
したがって、本例では第3図に示すように、所定の番地
内の画素の数が増すことによってスイングの開始を判断
し、その開始か″らスイングが終了 □するまで
の遅れ時間を予め設定しておいて、このバれ時間が経過
したどきに画像データ変化検出信シ:、l S iを制
御回路2に対しC送ってメモリ3に対(Jる画像データ
の入力を停止1−りるようになっているわけて・ある。
内の画素の数が増すことによってスイングの開始を判断
し、その開始か″らスイングが終了 □するまで
の遅れ時間を予め設定しておいて、このバれ時間が経過
したどきに画像データ変化検出信シ:、l S iを制
御回路2に対しC送ってメモリ3に対(Jる画像データ
の入力を停止1−りるようになっているわけて・ある。
次に作用及び効宋について説明する。まず、画像入力装
置10を目的とする映像を捕らえるのに最適り位置に設
置する。そして、状態変化検出装置7をONにりる。
置10を目的とする映像を捕らえるのに最適り位置に設
置する。そして、状態変化検出装置7をONにりる。
すると、画像入力装置10がらの画像入力データD1は
順次メモリ3内のフレームメモリの3−1.3−2.3
−3・・・3−nに順次記録され、3−[)に達したな
らば再び3−1へ戻ってメモリ3内で順次ループ状に画
像データは記録されていく。
順次メモリ3内のフレームメモリの3−1.3−2.3
−3・・・3−nに順次記録され、3−[)に達したな
らば再び3−1へ戻ってメモリ3内で順次ループ状に画
像データは記録されていく。
−力、前記画像入力データD1は、画像データ変化検出
回路4によって監視しており、このRΔM17内のRA
M第1領域20での画素の数の変化化を検知して(この
変化化は息体的には前回の画素の教ど今回の画素の数と
の差でもって判定する〉この画素の変化化が所定圃以1
であったならば、その時間から所定の遅れ時間を得た後
に制御回路2に対して画像データ変化検出信号S1を出
力し、メモリ3に対づ−る両像入力データD1の入力を
停止するようになっている。
回路4によって監視しており、このRΔM17内のRA
M第1領域20での画素の数の変化化を検知して(この
変化化は息体的には前回の画素の教ど今回の画素の数と
の差でもって判定する〉この画素の変化化が所定圃以1
であったならば、その時間から所定の遅れ時間を得た後
に制御回路2に対して画像データ変化検出信号S1を出
力し、メモリ3に対づ−る両像入力データD1の入力を
停止するようになっている。
次に、このようにして得られた画像データをCRT13
に対して写し出すための処理について説明する。
に対して写し出すための処理について説明する。
まず、データの取込みが終了したならば、キーボード1
4によって所定の再生操作を行なう。すると、バンク切
替パルス発生回路5の垂直同期信号SDを分周する周期
が切替えられて、(本例ではA/Dコンバータ11より
画像データをリンブリングするとぎには、分周比を2と
しているが再生するときには分周比を64としている)
この分周したバンク切替パルスTPをデータセレクタ6
に入力することによって、メモリ3のバンク切替えを行
なうようになっている。
4によって所定の再生操作を行なう。すると、バンク切
替パルス発生回路5の垂直同期信号SDを分周する周期
が切替えられて、(本例ではA/Dコンバータ11より
画像データをリンブリングするとぎには、分周比を2と
しているが再生するときには分周比を64としている)
この分周したバンク切替パルスTPをデータセレクタ6
に入力することによって、メモリ3のバンク切替えを行
なうようになっている。
したがって、メモリ3内のデータがD/Δコンバータ1
2を介してCRT13へ送られる際に、例えばフレーム
メモリ3−1のデータをCRTI3へ送ってから1次に
フレームメモリ3−2をCRT13へ迄るJJ:での時
間間隔は画像入力データD1を取込んだ際よりも長い時
間間隔に設定されるので、実際よりらス[1−な画像が
CRT 13より゛りし書きれるようになる。
2を介してCRT13へ送られる際に、例えばフレーム
メモリ3−1のデータをCRTI3へ送ってから1次に
フレームメモリ3−2をCRT13へ迄るJJ:での時
間間隔は画像入力データD1を取込んだ際よりも長い時
間間隔に設定されるので、実際よりらス[1−な画像が
CRT 13より゛りし書きれるようになる。
なJ5、バンク切替パルス発生回路5の分周比は、本例
では2,4.8,32.64.128どいったJ、うに
切問えることが可能になっているので、これらを適宜選
択することによってCRT13に写し書きれる映像のス
ピードをコントロールすることがi1能に/lっCいる
。(この切替え操肖は、1−ボード14によって行なえ
るようになっCいる。) さらにまた、本例ではキーボード1/lより直接データ
セレクタ6に対して1パルスづつ送れる構成になっCい
るので、キーボード14に設()られた図示しないスイ
ッチを1回押1Jflnに映像を1コマずつ(すなわら
このスイッチが1回押される毎にデータセレクタ6に対
し1パルス入力されて、メ[す3のバンクが切替えられ
ていくわけである)CRT13より写し書きれる映像を
1コマずつ送っていくことができるようになっている。
では2,4.8,32.64.128どいったJ、うに
切問えることが可能になっているので、これらを適宜選
択することによってCRT13に写し書きれる映像のス
ピードをコントロールすることがi1能に/lっCいる
。(この切替え操肖は、1−ボード14によって行なえ
るようになっCいる。) さらにまた、本例ではキーボード1/lより直接データ
セレクタ6に対して1パルスづつ送れる構成になっCい
るので、キーボード14に設()られた図示しないスイ
ッチを1回押1Jflnに映像を1コマずつ(すなわら
このスイッチが1回押される毎にデータセレクタ6に対
し1パルス入力されて、メ[す3のバンクが切替えられ
ていくわけである)CRT13より写し書きれる映像を
1コマずつ送っていくことができるようになっている。
このにうにして、本例ではある特定の現象の発生を検知
し、その現象が終了するまでの間の必要な画像データの
みを記憶して、さらにこれを再生ずることができるわけ
である。
し、その現象が終了するまでの間の必要な画像データの
みを記憶して、さらにこれを再生ずることができるわけ
である。
なお、本例では画像データ変化検出回路4においては画
像の画素の変化aを検知して、これによって画像データ
変化検出装置S1を出力ザる構成にしたが、他に画素の
数が所定数を越えた時に画像データ変化検出装置S1を
出力するといった構成にしてもよいことは勿論である。
像の画素の変化aを検知して、これによって画像データ
変化検出装置S1を出力ザる構成にしたが、他に画素の
数が所定数を越えた時に画像データ変化検出装置S1を
出力するといった構成にしてもよいことは勿論である。
また、本例では画素が黒か白かで判定する構成にしたが
、他に画素の濃淡も判定の要素に加えてもよいことはb
らろんである。この場合、画素の濃淡は6段階程度に設
定しておけばよい。
、他に画素の濃淡も判定の要素に加えてもよいことはb
らろんである。この場合、画素の濃淡は6段階程度に設
定しておけばよい。
また、本例では第3図に示すバットスイングを録画する
場合において、バットの振り始めを検出し、それより所
定時間遅れて画像データ変化検出信号S1を出力すると
いった構成にしたが、他に、第3図のRΔM17の第2
領域21(図示想像線で囲んだ部分)を判定して、バラ
1゛スイングをし終った時点piiTi(3)データ変
化検出信号S1を出力し、メモリ3にλjする画像デー
タの入力を停止するといった構成にしてbよいことは勿
論である。
場合において、バットの振り始めを検出し、それより所
定時間遅れて画像データ変化検出信号S1を出力すると
いった構成にしたが、他に、第3図のRΔM17の第2
領域21(図示想像線で囲んだ部分)を判定して、バラ
1゛スイングをし終った時点piiTi(3)データ変
化検出信号S1を出力し、メモリ3にλjする画像デー
タの入力を停止するといった構成にしてbよいことは勿
論である。
また、そのほかに、スイングの途中を画像データJ:り
判定りるといったことも同様に行なうことができること
は勿論である。
判定りるといったことも同様に行なうことができること
は勿論である。
さらにまた、本例ではメモリ3に対しては常時画像デー
タを辺き込んでおいて、あるきっか【プで書き込みを停
止する構成にしたが、他にあるぎっかけでmき込みを始
め、メモリが一杯になったら書き込みを停止する構成に
してもよいことはもらろんである。
タを辺き込んでおいて、あるきっか【プで書き込みを停
止する構成にしたが、他にあるぎっかけでmき込みを始
め、メモリが一杯になったら書き込みを停止する構成に
してもよいことはもらろんである。
なお、本例ではバットスイングを一例に説明したが、曲
にゴルフスイングやパチンコ機におけるパチンコ球の挙
動や、その他の動的な現象を同様に録画できることは勿
論である。
にゴルフスイングやパチンコ機におけるパチンコ球の挙
動や、その他の動的な現象を同様に録画できることは勿
論である。
(発明の効果)
以上説明したように、本発明では特許請求の範囲に記載
した構成によって、ある現象の発生または終りを検知し
て、この発生より所定時間ヌ(J終了前の所定時間の画
像データのみをメモリに記憶させておく構成であるので
、ある動的な現9の必要とする部分のみの躍影を行なえ
るので、メモリの容量を必要最低限の6のにすることが
できる。
した構成によって、ある現象の発生または終りを検知し
て、この発生より所定時間ヌ(J終了前の所定時間の画
像データのみをメモリに記憶させておく構成であるので
、ある動的な現9の必要とする部分のみの躍影を行なえ
るので、メモリの容量を必要最低限の6のにすることが
できる。
このため、RAMを用いても、必要以上に記憶容量を大
ぎくする必要がないので、比較的安価なコストで構成で
きるという特徴がある。
ぎくする必要がないので、比較的安価なコストで構成で
きるという特徴がある。
また、RAMを用いることによってデータのXき込み及
び呼出しが極めて高速に行なえるので、高速で生ずる現
象に対しても充分対応できる(すなわち、中位時間あた
りの画面数を多くすることが簡単にできる)という特徴
も行する。
び呼出しが極めて高速に行なえるので、高速で生ずる現
象に対しても充分対応できる(すなわち、中位時間あた
りの画面数を多くすることが簡単にできる)という特徴
も行する。
また、ビデオテープを用いる場合のように、テープをい
ちいち巻き戻したりする必要らないので、偶発的に生ず
る現象なども極めて確実に録画Jることができるという
特徴も右する。
ちいち巻き戻したりする必要らないので、偶発的に生ず
る現象なども極めて確実に録画Jることができるという
特徴も右する。
図面は本発明の一実施例を示すらので、第1図は本実施
例の全体の構成を示すブロック図、第2図は本実施例の
主要部を示ずブロック図、第3図は画像データ変化検出
回路にお【ノる画像データの処理方法を示J説明図、第
4図は画像データ変化検出回路を示すブロック図である
。 2・・・制御回路 3・・・メモリ 4・・・画像データ変化検出回路 5・・・バンク切替えパルス発生回路 6・・・データセレクタ 7・・・映像記録装置 8・・・アドレス発生回路 9・・・同期分離回路 10・・・映像入力装置 11・・・Δ/Dコンバータ 12・・・D/Aコンバータ 13・・・CRT 14・・・キーボード 15・・・CPU 16・・・ROn 17・・・RAM 18.19・・・110回路 20・・・RA M第1領域 21・・・RAM第2領域 Sl・・・画像データ変化検出信号 SD・・・垂直同期信号 TP・・・バンク切替パルス Dl・・・画像入力データ
例の全体の構成を示すブロック図、第2図は本実施例の
主要部を示ずブロック図、第3図は画像データ変化検出
回路にお【ノる画像データの処理方法を示J説明図、第
4図は画像データ変化検出回路を示すブロック図である
。 2・・・制御回路 3・・・メモリ 4・・・画像データ変化検出回路 5・・・バンク切替えパルス発生回路 6・・・データセレクタ 7・・・映像記録装置 8・・・アドレス発生回路 9・・・同期分離回路 10・・・映像入力装置 11・・・Δ/Dコンバータ 12・・・D/Aコンバータ 13・・・CRT 14・・・キーボード 15・・・CPU 16・・・ROn 17・・・RAM 18.19・・・110回路 20・・・RA M第1領域 21・・・RAM第2領域 Sl・・・画像データ変化検出信号 SD・・・垂直同期信号 TP・・・バンク切替パルス Dl・・・画像入力データ
Claims (1)
- 画像入力装置と、この画像入力装置からの映像データを
複数画面分記録できるRAMより構成されるメモリと、
前記映像データを前記メモリへ書き込んでゆくための制
御回路と、前記映像データの変化を検出して瞬時に、又
は一定の時間間隔を置いて前記制御回路へ所定の信号を
送る画像データ変化検出回路とからなり、前記画像デー
タ変化検出回路から前記制御回路へ所定の信号が送られ
たときに、前記メモリへの映像データの書き込みが開始
されるか又は停止される構成にされていることを特徴と
する映像記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60033488A JPS61192190A (ja) | 1985-02-20 | 1985-02-20 | 映像記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60033488A JPS61192190A (ja) | 1985-02-20 | 1985-02-20 | 映像記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61192190A true JPS61192190A (ja) | 1986-08-26 |
Family
ID=12387938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60033488A Pending JPS61192190A (ja) | 1985-02-20 | 1985-02-20 | 映像記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61192190A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63177676A (ja) * | 1987-01-19 | 1988-07-21 | Fujitsu Ltd | 画像記録装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5068499A (ja) * | 1973-10-18 | 1975-06-07 | ||
JPS5440407A (en) * | 1977-09-02 | 1979-03-29 | Patentesu Intern De Behikurosu | Inner tube |
JPS54133826A (en) * | 1978-04-08 | 1979-10-17 | Nippon Television Ind Corp | Video signal processor |
-
1985
- 1985-02-20 JP JP60033488A patent/JPS61192190A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5068499A (ja) * | 1973-10-18 | 1975-06-07 | ||
JPS5440407A (en) * | 1977-09-02 | 1979-03-29 | Patentesu Intern De Behikurosu | Inner tube |
JPS54133826A (en) * | 1978-04-08 | 1979-10-17 | Nippon Television Ind Corp | Video signal processor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63177676A (ja) * | 1987-01-19 | 1988-07-21 | Fujitsu Ltd | 画像記録装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2958048B2 (ja) | テレビジョン画像処理装置 | |
JPH1023303A (ja) | カメラ一体型vtr | |
US5986695A (en) | Recording method and apparatus for conserving space on recording medium of security system | |
US5392069A (en) | Image processing apparatus which can process a plurality of kinds of images having different aspect ratios | |
JPS61192190A (ja) | 映像記録装置 | |
JPS5951672A (ja) | 電子式スチルカメラ | |
JP2605278B2 (ja) | カメラ一体型ビデオレコーダ | |
JP2947162B2 (ja) | 画像情報記憶装置 | |
KR100273358B1 (ko) | 디지털스틸카메라의버스액세스방법및그회로 | |
JPH01177195A (ja) | 監視装置 | |
JPS61203789A (ja) | 映像記録装置 | |
KR0168520B1 (ko) | 프레임스위처의 전환방법 | |
JP3287044B2 (ja) | 監視装置 | |
JPH09135458A (ja) | 監視用録画装置 | |
JP3041033B2 (ja) | 映像記録システム | |
KR19980073567A (ko) | 폐회로 텔레비젼 시스템 | |
JP4289723B2 (ja) | 画像記録装置及びその制御方法並びに記憶媒体 | |
JPH07143448A (ja) | 静止画表示装置 | |
KR0171843B1 (ko) | 비디오신호 표시장치의 자막제거회로 | |
JP2943546B2 (ja) | 画像記憶回路及びこれを用いた映像処理装置 | |
KR900008890B1 (ko) | 영상기록장치 | |
JPH08235471A (ja) | 異常監視装置 | |
JP2600000B2 (ja) | プリンタ | |
JPH0296898A (ja) | ビデオ信号記録装置 | |
JPH0662409A (ja) | 監視用映像信号記録装置 |