JPS61192133A - Echo canceller - Google Patents
Echo cancellerInfo
- Publication number
- JPS61192133A JPS61192133A JP3178185A JP3178185A JPS61192133A JP S61192133 A JPS61192133 A JP S61192133A JP 3178185 A JP3178185 A JP 3178185A JP 3178185 A JP3178185 A JP 3178185A JP S61192133 A JPS61192133 A JP S61192133A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- echo
- line equalizer
- baud rate
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
- H04B3/237—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers using two adaptive filters, e.g. for near end and for end echo cancelling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はハイブリッド回路を用いた双方向ディジタル伝
送システムのためのエコーキャンセラーに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an echo canceller for a bidirectional digital transmission system using a hybrid circuit.
ディジタル加入者線伝送方式等において、ハイブリッド
回路を用いることにより二線式伝送路を介して双方向デ
ィジタル伝送を可能にしている。In digital subscriber line transmission systems and the like, bidirectional digital transmission is made possible via a two-wire transmission line by using a hybrid circuit.
このような伝送方式においては、送信信号がハイブリッ
ド回路を介して受信側に回り込んでエコー信号となるた
め、ディジタルデータの受信に不都合を生じさせる。か
かる不都合を回避せんとする技術手段が開発されている
ものの、その手段にもなお改善すべき余地が残されてい
る。In such a transmission system, the transmitted signal goes around to the receiving side via the hybrid circuit and becomes an echo signal, which causes problems in receiving digital data. Although technical means have been developed to avoid such inconveniences, there is still room for improvement in these means.
従来において開発されているエコーキャンセラーは受信
信号のボーレートより早いボーレートでハイブリッド回
路を介して回り込んで来るエコー(i号をキャンセルす
るエコーキャンセラーを設け、線路等化器出力において
エコー信号の影響を可能な限り除こうとするものである
。Conventionally developed echo cancellers are equipped with an echo canceller that cancels the echo (i) that comes around via the hybrid circuit at a baud rate faster than the baud rate of the received signal, making it possible to eliminate the influence of the echo signal on the line equalizer output. We try to eliminate it as much as possible.
このエコーキャンセラーは完全にエコーをキャンセルで
きないため、判定点においてエコー補正残が残り、エコ
ー信号があることにより惹起せしめられる不都合が解決
し切れていない。Since this echo canceller cannot completely cancel the echo, echo correction remains at the decision point, and the inconvenience caused by the presence of the echo signal remains unsolved.
又、そのようなエコー補正残のピーク値を所定量以下に
抑えようとすると、その補正で用いられるサンプリング
点数を多くしなければならなくなる。これはハード量の
激増となるから得策でない。Furthermore, in order to suppress the peak value of the residual echo correction to a predetermined value or less, it becomes necessary to increase the number of sampling points used in the correction. This is not a good idea as it will drastically increase the amount of hardware.
又、エコー補正に必要なダイナミックレンジを比較的に
大きくすることが要求されることから、補正のための回
路を高精度換言すれば多数のビット数としなければなら
なくなって来る。Furthermore, since it is required that the dynamic range required for echo correction be relatively large, the correction circuit must be highly accurate, in other words, it must have a large number of bits.
本発明は上述の問題点の解決を図ったエコーキャンセラ
ーを提供するもので、その、手段は、ハイブリッド回路
を用いた双方向ディジタル伝送システムにおいて、前記
ハイブリッド回路への送信ディジタル信号及び前記ハイ
ブリッド回路からの受信信号を受けて受信信号のボーレ
ートより高いボーレートで前記ハイブリッド回路からの
エコー信号を補正して前記受信信号を線路等止器へ入力
する第1補正手段と、前記ハイブリッド回路への送信デ
ィジタル信号及び前記線路等化器の出力信号を受けて前
記受信信号の判定点におけるエコー信号の補正残を抑圧
するよう前記受信信号のボー°レートと同一のボーレー
トで線路等化器の出力信号の補正を行なう第2補正手段
とを備えて構成したものである。The present invention provides an echo canceller that solves the above-mentioned problems, and includes means for transmitting digital signals to and from the hybrid circuit in a bidirectional digital transmission system using a hybrid circuit. a first correction means for receiving a received signal from the hybrid circuit, correcting an echo signal from the hybrid circuit at a baud rate higher than the baud rate of the received signal, and inputting the received signal to a line equalizer; and upon receiving the output signal of the line equalizer, correct the output signal of the line equalizer at the same baud rate as the baud rate of the received signal so as to suppress the correction residual of the echo signal at the decision point of the received signal. and a second correction means for carrying out the correction.
本発明エコーキャンセラーによれば、ハイブリッド回路
に入力される送信ディジタル信号及びハイブリッド回路
の受信信号を受ける第1補正手段において、その受信信
号に含まれるエコー信号は受信信号のボーレートより高
いボーレートで線路等化器の出力での補正残ピーク値を
所定の値以下に抑圧し得る如く補正され、更に第2補正
手段において受信信号の判定点におけるエコー成分の補
正残を抑圧する如く補正されるため、受信信号中の判定
点におけるエコー成分はほぼ抑圧される。According to the echo canceller of the present invention, in the first correction means that receives the transmitted digital signal input to the hybrid circuit and the received signal of the hybrid circuit, the echo signal included in the received signal is transmitted to the line etc. at a baud rate higher than the baud rate of the received signal. The received signal is corrected so as to suppress the corrected residual peak value at the output of the converter to a predetermined value or less, and is further corrected in the second correcting means so as to suppress the corrected residual of the echo component at the decision point of the received signal. Echo components at decision points in the signal are substantially suppressed.
以下、添付図面を参照しながら本発明の詳細な説明する
。Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
第1図は本発明の一実施例を示す。1は双方向ディジタ
ル伝送システムのハイブリッドトランスである。2は第
1段エコーキャンセラーで、これは線3上の送信ディジ
タル信号及び線4上のエコーキャンセル−1信号を受け
て線5上にエコーレプリカ−1信号を送出するものであ
る。6はエコーレプリカ−1信号及びハイブリッドトラ
ンスlからの受信信号を受けてこれら両者の差をとって
エコーキャンセル−1信号を線4上に発生する暉算器で
ある。FIG. 1 shows an embodiment of the invention. 1 is a hybrid transformer of a bidirectional digital transmission system. 2 is a first stage echo canceller which receives the transmitted digital signal on line 3 and the echo cancel-1 signal on line 4 and sends out an echo replica-1 signal on line 5. Reference numeral 6 denotes a multiplier which receives the echo replica-1 signal and the received signal from the hybrid transformer l, calculates the difference between them, and generates an echo cancel-1 signal on line 4.
7は線4上の信号を受けて所要の等化作用を該信号に与
える線路等化器である。7 is a line equalizer which receives the signal on line 4 and applies a required equalization effect to the signal.
8は第2段エコーキャンセラーで、これは線3上の送信
ディジタル信号及び線9上のエコーキャンセル−2信号
を受けて線10上にエコーレプリカ−2信号を送出する
ものである。11はエコーレプリカ−2信号及び線路等
化器7の出力信号を受け、これら両者の差をとってエコ
ーキャンセル−2信号を線9上に発生する減算器である
。8 is a second stage echo canceller which receives the transmitted digital signal on line 3 and the echo cancel-2 signal on line 9 and sends out an echo replica-2 signal on line 10. A subtracter 11 receives the echo replica-2 signal and the output signal of the line equalizer 7, takes the difference between them, and generates an echo cancel-2 signal on the line 9.
第2図は第1段エコーキャンセラー2及び第2段エコー
キャンセラー8に用いられるエコーキャンセラーの一例
を示す。この例示のエコーキャンセラーはランダムアク
セスメモリ (RAM)20を用いたテーブル参照型エ
コーキャンセラーで、そのRAM20にエコーレプリカ
データが格納される。そのデータはエコーキャンセラー
のトレーニング期間中に次のようにして更新される。即
ち、エラー検出回路21、加算回路22、フリップフロ
ップ(FF)23を介して順次に発生されるエコーレプ
リカデータはシフトレジスタ24、制御回路25を介し
て発生されるアドレスに順次に格納されてその更新が行
なわれる。そして、RAM20のエコーレプリカデータ
はフリップフロップ(FF)26を介して加算回路22
に供給されると共にディジタル−アナログ(D/A)変
換器27へ供給される。D/A変換器27の出力信号は
エコーレプリカ−1信号としてハイブリッドトランス1
からの受信信号と共に減算器6へ供給されてそこからエ
コーキャンセル−1信号を発生するように構成されてい
る。FIG. 2 shows an example of an echo canceller used in the first stage echo canceller 2 and the second stage echo canceller 8. This exemplary echo canceller is a table reference type echo canceller using a random access memory (RAM) 20, and echo replica data is stored in the RAM 20. The data is updated during the echo canceller training period as follows. That is, echo replica data sequentially generated via an error detection circuit 21, an adder circuit 22, and a flip-flop (FF) 23 is sequentially stored at an address generated via a shift register 24 and a control circuit 25. An update will be made. Then, the echo replica data in the RAM 20 is sent to an adder circuit 22 via a flip-flop (FF) 26.
and is also supplied to a digital-to-analog (D/A) converter 27. The output signal of the D/A converter 27 is sent to the hybrid transformer 1 as an echo replica-1 signal.
The subtracter 6 is supplied with the received signal from the subtracter 6 to generate an echo cancel-1 signal therefrom.
又、第2段エコーキャンセラーもこの実施例では上述の
如く第1段エコーキャンセラーと同一構成をとっている
。その差違はそのサンプリングクロックにある。即ち、
第2段エコーキャンセラーが所要のサンプリングクロッ
ク、例えばボーレートサンプリングクロックで動作する
のに対して、第1段エコーキャンセラーは上述ボーレー
トより予め決められた値だけ、高い高速サンプリングク
ロックで動作する。この高速サンプリングクロックも従
来エコーキャンセラーで必要とするサンプリングクロッ
クよりかなり低い周期あものと為し得る。Further, in this embodiment, the second stage echo canceller also has the same configuration as the first stage echo canceller, as described above. The difference lies in the sampling clock. That is,
Whereas the second stage echo canceller operates with a required sampling clock, such as a baud rate sampling clock, the first stage echo canceller operates with a high speed sampling clock that is a predetermined value higher than the baud rate. This high-speed sampling clock can also have a period considerably lower than the sampling clock required by conventional echo cancellers.
このように構成される本発明エコーキャンセラーの動作
を、第3図を用いて説明する。The operation of the echo canceller of the present invention configured as described above will be explained using FIG.
送信ディジタル信号がハイブリッドトランス1を介して
受信側へ送り込んだエコー信号〔第3図の(3−1))
が減算器6に達する時刻には、又第1段エコーキャンセ
ラー2は高速サンプリングクロック〔第3図の(3−2
))で動作しており、そこから時間軸上で細かいエコー
補正用のエコーレプリカ−1信号(第3図の(3−3)
)が発生されて減算器6へ供給される。減算器6におい
て、エコー信号からエコーレプリカ−1信号が差し引か
れる。これにより、線路等止器7の出力での補正残ピー
ク値を所定の値以下に抑圧し得るだけの補正が為される
。かくして、エコーキャンセル−1信号〔第3図の(3
−4))が線路等化器7の入力へ供給される。Echo signal sent from the transmitting digital signal to the receiving side via the hybrid transformer 1 [(3-1) in Figure 3]
At the time that
)), and from there the echo replica-1 signal for fine echo correction on the time axis ((3-3 in Figure 3)
) is generated and supplied to the subtracter 6. In the subtracter 6, the echo replica-1 signal is subtracted from the echo signal. Thereby, correction is made to the extent that the corrected residual peak value at the output of the line equalizer 7 can be suppressed to a predetermined value or less. Thus, the echo cancellation-1 signal [(3
-4)) is fed to the input of the line equalizer 7.
その線路等化器7は高利得なフィルタリング特性を備え
ているため、線路等化器7において等化処理されてそこ
から出力される信号には、第3図の(3−5)に示す如
き残余エコー信号(エコー補正残)が発生し、これが減
算器11へ供給される。Since the line equalizer 7 has a high-gain filtering characteristic, the signal that is equalized in the line equalizer 7 and output from it has a signal as shown in (3-5) in Fig. 3. A residual echo signal (echo correction residual) is generated and supplied to the subtracter 11.
この減算器11には・・、又受信信号と同じボーレート
のサンプリングクロック〔第3図の(3−6)〕で動作
している第2段エコーキャンセラー8から受信信号の判
定点を含んで発生されている時間軸上で粗い残余エコー
補正用のエコーレプリカ−2信号〔第3図の(3−7)
)が供給される。This subtracter 11 also includes the judgment point of the received signal generated from the second stage echo canceller 8 operating at the same baud rate as the received signal ((3-6) in Figure 3). The echo replica-2 signal for coarse residual echo correction on the time axis [(3-7 in Figure 3)
) is supplied.
上述の2つの信号を受ける減算器11において残余エコ
ー信号からエコーレプリカ−2信号を差し引くことによ
り、受信信号の判定点においてはエコー成分が実質的に
抑圧されているエコーキャンセル−2信号〔第3図の(
3−8))が得られる。By subtracting the echo replica-2 signal from the residual echo signal in the subtracter 11 that receives the above two signals, an echo cancel-2 signal [third (
3-8)) is obtained.
なお、上記実施例においては、第1段エコーキャンセラ
ーも又第2段エコーキャンセラーもエコーレプリカ信号
をトレーニングして得、その期間後はその得られたエコ
ーレプリカ信号を用いる場合について説明したが、エコ
ーの状態にダイナミックに対処するためにエコーキャン
セラーにアダプティブ形式のものを用いてもよい。In the above embodiment, the first-stage echo canceller and the second-stage echo canceller both obtain echo replica signals by training, and after that period, use the obtained echo replica signals. An adaptive version of the echo canceller may be used to dynamically deal with the situation.
又、本発明の要旨構成がトランスバーサル型エコーキャ
ンセラーを用いた場合にも適用し得るものである。Further, the gist of the present invention can also be applied to a case where a transversal type echo canceller is used.
゛ 〔発明の効果〕
以上説明したように本発明によれば、信号の判定点での
エコーを十分に補正でき、又回路規模を増加させること
なく夫々のエコーキャンセラに要求される精度を緩和す
ることができ、そして、これらによりエコーキャンセラ
ーのLSI化を有利に展開し得る、等の効果が得られる
。[Effects of the Invention] As explained above, according to the present invention, it is possible to sufficiently correct the echo at the decision point of the signal, and the accuracy required for each echo canceller can be relaxed without increasing the circuit scale. These advantages can be achieved, such as the ability to advantageously develop an echo canceller into an LSI.
第1図は本発明の一実施例を示す図、第2図は第1図実
施例で用いられるエコーキャンセラーの具体的構成例を
示す図、第3図は第1図実施例各部における信号波形を
示す図である。
図において、1はハイブリ・ノドトランス、2は第1¥
1.エコーキャンセラー、6.11は減算器、7は線路
等化器、8は第2段エコーキャンセラーである。
第1図
第2図
第3図
判定点FIG. 1 is a diagram showing one embodiment of the present invention, FIG. 2 is a diagram showing a specific configuration example of the echo canceller used in the embodiment of FIG. 1, and FIG. 3 is a diagram showing signal waveforms at various parts of the embodiment of FIG. 1. FIG. In the figure, 1 is the hybrid nodotrans, 2 is the first
1. 6.11 is a subtracter, 7 is a line equalizer, and 8 is a second stage echo canceller. Figure 1 Figure 2 Figure 3 Judgment point
Claims (1)
ムにおいて、前記ハイブリッド回路への送信ディジタル
信号及び前記ハイブリッド回路からの受信信号を受けて
受信信号のボーレートより高いボーレートで前記ハイブ
リッド回路からのエコー信号を補正して前記受信信号を
線路等化器へ入力する第1補正手段と、前記ハイブリッ
ド回路への送信ディジタル信号及び前記線路等化器の出
力信号を受けて前記受信信号の判定点におけるエコー信
号の補正残を抑圧するように前記受信信号のボーレート
と同一のボーレートで線路等化器の出力信号の補正を行
なう第2補正手段とを備えて構成したことを特徴とする
エコーキャンセラー。In a two-way digital transmission system using a hybrid circuit, a transmission digital signal to the hybrid circuit and a reception signal from the hybrid circuit are received, and an echo signal from the hybrid circuit is corrected at a baud rate higher than the baud rate of the reception signal. a first correction means for inputting the received signal to a line equalizer; and a first correction means for receiving a digital signal transmitted to the hybrid circuit and an output signal of the line equalizer to calculate a correction residual of an echo signal at a decision point of the received signal. an echo canceller comprising: second correction means for correcting the output signal of the line equalizer at the same baud rate as the baud rate of the received signal so as to suppress the received signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3178185A JPS61192133A (en) | 1985-02-20 | 1985-02-20 | Echo canceller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3178185A JPS61192133A (en) | 1985-02-20 | 1985-02-20 | Echo canceller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61192133A true JPS61192133A (en) | 1986-08-26 |
JPH0443449B2 JPH0443449B2 (en) | 1992-07-16 |
Family
ID=12340597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3178185A Granted JPS61192133A (en) | 1985-02-20 | 1985-02-20 | Echo canceller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61192133A (en) |
-
1985
- 1985-02-20 JP JP3178185A patent/JPS61192133A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0443449B2 (en) | 1992-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4007341A (en) | Echo cancelling device | |
US4817081A (en) | Adaptive filter for producing an echo cancellation signal in a transceiver system for duplex digital communication through one single pair of conductors | |
US4868874A (en) | Echo canceller | |
US4769808A (en) | Method of cancelling echoes in full-duplex data transmission system | |
JPS62118644A (en) | High speed analog echo canceller | |
IE860234L (en) | Noise cancellation | |
US4581492A (en) | Digital duplex communication system | |
EP0122637B1 (en) | Automatic adaptive equalizer | |
GB2144950A (en) | Data transmission system | |
JPS5848539A (en) | Method of cancelling subscriber's echo | |
JPH0744423B2 (en) | Echo canceller | |
JPS61192133A (en) | Echo canceller | |
US4727543A (en) | Method and apparatus for adjusting a digital equalizing filter | |
AU634090B2 (en) | System for reproducing timing clock signal | |
US5249179A (en) | Echo canceller system suitable for a 2B1Q transmission code | |
JPS58138132A (en) | Echo cancellation device for data modem | |
JPS5860835A (en) | Echo canceling device | |
JPH03171835A (en) | Digital subscriber line transmitter | |
JPH04363919A (en) | Echo canceller | |
JPS6342527A (en) | Digital subscriber's line transmission equipment | |
JPH03187530A (en) | Echo canceler system full double transmission/reception circuit | |
JPS60201776A (en) | Automatic equalizer | |
JPS62171329A (en) | Echo cancellation system | |
JPH02288427A (en) | Echo canceller for digital information transmission equipment | |
JPS6167330A (en) | Echo eliminating method |