JPS6119136B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は差動増幅器に関するものであり、互に
導電型の異なる差動増幅段を組合せることによ
り、高入力インピーダンスの差動増幅器を提供す
るものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a differential amplifier, and provides a high input impedance differential amplifier by combining differential amplifier stages of different conductivity types.

従来、差動増幅器は導電型の互に等しいトラン
ジスタ２個のエミツタ電極を接続して構成され
る。この差動増幅器の大きな特長は入力信号に対
する同相除去比にあり、通常のエミツタ接地増幅
器ではベース電極に接続された信号源の出力電圧
が全て増幅信号となるのに対し、差動増幅器では
２個のトランジスタにより構成された差動増幅器
のベース電極間にかかる信号成分のみを増幅する
ため、直流動作も安定で帰還増幅器として使用が
簡単である等の利点から、現在では幅広い応用分
野に使用されている。 Conventionally, a differential amplifier is constructed by connecting the emitter electrodes of two transistors of the same conductivity type. The major feature of this differential amplifier is its common-mode rejection ratio for the input signal.In a normal emitter-grounded amplifier, all the output voltage of the signal source connected to the base electrode becomes the amplified signal, but in a differential amplifier, only two Because it amplifies only the signal component applied between the base electrodes of a differential amplifier composed of transistors, DC operation is stable and it is easy to use as a feedback amplifier, so it is currently used in a wide range of application fields. There is.

更に、前記差動増幅器の集積回路化を考える
と、近接した基板内に差動増幅器を構成する２個
のトランジスタを形成できるため、トランジスタ
間の特性変動の少ない優れた差動増幅器が容易に
作られるようになつた。このため、集積回路にお
ける差動増幅器の応用は演算増幅器等に見られる
ように幅広い応用分野が考えられている。 Furthermore, considering the integration of the differential amplifier, it is possible to form two transistors constituting the differential amplifier in close proximity to each other on a substrate, making it easier to create an excellent differential amplifier with less variation in characteristics between transistors. I started to be able to do it. For this reason, a wide range of application fields are being considered for the application of differential amplifiers in integrated circuits, as seen in operational amplifiers and the like.

このように、応用分野の拡大に伴ない、差動増
幅器の特性の限界も明らかになつてきた。その例
として、差動増幅器の入力インピーダンスはある
程度以上は高くできない点があげられる。 As described above, as the field of application expands, the limits of the characteristics of differential amplifiers have become clear. An example of this is that the input impedance of a differential amplifier cannot be increased beyond a certain level.

差動増幅器の小信号入力インピーダンスは入力
バイアス電流と深い関係がある。いま小信号入力
インピーダンスをＺ_iとし、入力バイアス電流を
Ｉ_Bとし、差動増幅器間に印加される信号をΔＶ_i
とすると小信号入力インピーダンスＺ_iは Ｚ_i＝ΔＶ_ｉ／ΔＶ_Ｂ ………(1) 式(1)により定義される。差動増幅器を構成してい
るトランジスタの直流電流増幅率をｈ_FEとし、差
動増幅器のバイアス電流をI₀とすると、入力バイ
アス電流Ｉ_Bは Ｉ_B＝1/2Ｉ_０／１＋ｈ_ＦＥ ………(2) 式(2)により求まる。式(1)および(2)より Ｚ_i＝２１＋ｈ_ＦＥ／１・ΔＶ_ｉ／ΔＩ_０………(3) となり、式(3)の右辺第２項はダイオード方程式 I₀＝Ｉ_SSexpｑＶ_ｉ／ｋＴ ………(4) ここで、Ｉ_SS；逆方向飽和電流、ｋ；ボルツマン
定数、Ｔ；絶対温度〔〓〕、ｑ；電子の
電荷。 The small signal input impedance of a differential amplifier is closely related to the input bias current. Now let Z _i be the small signal input impedance, let I _B be the input bias current, and let the signal applied between the differential amplifiers be ΔV _i
Then, the small signal input impedance Z _i is defined by Z _i =ΔV _i /ΔV _B (1). If the DC current amplification factor of the transistors making up the differential amplifier is _hFE , and the bias current of the differential amplifier is _I0 , then the input bias current _IB is _IB = 1/ _2I0 /1+ _hFE ...... (2) Determined by equation (2). From equations (1) and (2), Z _i =21+h _FE /1・ΔV _i /ΔI ₀ ......(3), and the second term on the right side of equation (3) is the diode equation I ₀ =I _SS expqV _i / kT ......(4) Here, I _SS : Reverse saturation current, k : Boltzmann's constant, T : Absolute temperature [〓], q : Charge of electron.

式(4)の両辺をＶ_iで微分してまとめると ｄＶ_ｉ／ｄＩ_０＝ｋＴ／ｑＩ_０ ………(5) 式(5)となる。よつて小信号入力インピーダンスＺ
_iは Ｚ_i＝２（１＋ｈ_FE）ｋＴ／ｑＬ_０………(6) 式(6)となる。When both sides of equation (4) are differentiated by V _i and summarized, dV _i /dI ₀ =kT/qI ₀ (5) becomes equation (5). Therefore, small signal input impedance Z
_i is Z _i =2(1+h _FE )kT/qL ₀ (6) Formula (6).

式(6)より小信号入力インピーダンスＺ_iを大き
くするためには、トランジスタの直流電流増幅率
ｈ_FEを増加するか、バイアス電流I₀を小さくする
必要がある。 According to equation (6), in order to increase the small signal input impedance Z _i , it is necessary to increase the DC current amplification factor h _FE of the transistor or to decrease the bias current I ₀ .

トランジスタの直流電流増幅率の幅加はトラン
ジスタの耐圧と密接な相関があり、差動増幅器の
使用電圧によりその上限は決つてしまう。差動増
幅器のバイアス電流I₀を減少するのは、差動増幅
器の利得周波数特性と深い相関があり、バイアス
電流I₀の減少は帯域幅の減少となり応答特性を劣
下させることになる。 The width of the DC current amplification factor of a transistor is closely correlated with the withstand voltage of the transistor, and its upper limit is determined by the voltage used by the differential amplifier. Decreasing the bias current I ₀ of the differential amplifier has a deep correlation with the gain frequency characteristics of the differential amplifier, and reducing the bias current I ₀ reduces the bandwidth and deteriorates the response characteristics.

このように、上記の如き方法には欠点があるた
め、高入力インピーダンス化に際し従来用いられ
てきた方法としてＩ_B補償という方法があつた。 As described above, since the above methods have drawbacks, a method called I _B compensation has been used in the past to achieve high input impedance.

第１図にＩ_B補償方法の原理図を示す。第１図
において、互に導電型の等しいトランジスタ１お
よび２により構成された差動増幅段と、差動増幅
段のバイアス電流源３、差動増幅段の負荷４およ
び５と、前記トランジスタ１および２の直流電流
増幅率ｈ_FEの逆数とバイアス電流源３の電流値に
比例した電流を供給する電流源６および７により
構成された差動増幅器の例である。なお端子８お
よび９は差動増幅器の入力端子を表わし、端子１
０および１１はそれぞれ直流正電源および直流負
電源の印加端子を表わす。端子１２および１３は
差動増幅器の出力端子を表わす。 Figure 1 shows a diagram of the principle of the I _B compensation method. In FIG. 1, a differential amplification stage constituted by transistors 1 and 2 of the same conductivity type, a bias current source 3 of the differential amplification stage, loads 4 and 5 of the differential amplification stage, and transistors 1 and 2 of the same conductivity type are shown. This is an example of a differential amplifier configured by current sources 6 and 7 that supply a current proportional to the reciprocal of the DC current amplification factor h _FE of 2 and the current value of the bias current source 3. Note that terminals 8 and 9 represent input terminals of the differential amplifier, and terminal 1
0 and 11 represent application terminals of a DC positive power supply and a DC negative power supply, respectively. Terminals 12 and 13 represent the output terminals of the differential amplifier.

第１図の差動増幅器の入力端子８および９の入
力バイアス電流を考えてみる。いま、入力端子８
および９の端子が同電位で、バイアス電流源３の
電流値をI₀とし、トランジスタ１および２の直流
電流増幅率ｈ_FEは同一とする。このとき、トラン
ジスタ１および２のベース電流は同一で、 Ｉ_B＝1/2・Ｉ_０／１＋ｈ_ＦＥ ………(7) 式(7)より求まる。 Consider the input bias currents at input terminals 8 and 9 of the differential amplifier of FIG. Now input terminal 8
It is assumed that the terminals of transistors 1 and 9 are at the same potential, the current value of bias current source 3 is I ₀ , and the DC current amplification factors h _FE of transistors 1 and 2 are the same. At this time, the base currents of transistors 1 and 2 are the same, and I _B =1/2·I ₀ /1+h _FE (7) is determined from equation (7).

ここで、第１図の電流源６および７の電流値Ｉ
_Sを、 Ｉ_S＝1/2Ｉ_０／１＋ｈ_ＦＥ ………(8) 式(8)の如く設定できるのであれば、入力端子８お
よび９の入力バイアス電流Ｉ_ioは、 Ｉ_io＝Ｉ_B−Ｉ_S ………(9) 式(9)で与えられるから、入力バイアス電流Ｉ_ioは
零となるため、高い入力インピーダンスが得られ
る。 Here, the current value I of the current sources 6 and 7 in FIG.
If _S can be set as shown in equation (8), I _io = 1/2 I ₀ /1 + h _FE (8), then the input bias current I _io of input terminals 8 and 9 is I _io = I _B − I _S (9) Since it is given by equation (9), the input bias current I _io becomes zero, so a high input impedance can be obtained.

第１図はＩ_B補償方法の原理図であり、入力バ
イアス電流を零とすることで、高入力インピーダ
ンスを得ることを目的としたものである。しかし
ながら、入力端子８および９間に差動電圧が印加
された場合、トランジスタ１および２に差動電流
が流れるため、電流源６および７の電流値Ｉ_Sが
一定の場合、小信号入力インピーダンスは通常の
差動増幅器と同じ値となる。このため、小信号入
力インピーダンスを高くするためには、電流源６
の電流値Ｉ_S６をトランジスタ１のベース電流値
と等しく変化するように構成し、電流源７の電流
値Ｉ_S７をトランジスタ２のベース電流値と等し
く変化するように構成すればよい。 FIG. 1 is a diagram showing the principle of the I _B compensation method, which aims to obtain high input impedance by reducing the input bias current to zero. However, when a differential voltage is applied between input terminals 8 and 9, a differential current flows through transistors 1 and 2, so if the current values I _S of current sources 6 and 7 are constant, the small signal input impedance is This is the same value as a normal differential amplifier. Therefore, in order to increase the small signal input impedance, the current source 6
The current value I _S6 of the current source 7 may be configured to vary equally to the base current value of the transistor 1, and the current value I _S7 of the current source 7 may be configured to vary equally to the base current value of the transistor 2.

従来、集積回路化するに適した構成方法として
第２図の如き回路が一例として用いられている。 Conventionally, a circuit as shown in FIG. 2 has been used as an example of a configuration method suitable for integrated circuits.

第２図において、第１図と同じ個所は同じ番号
を用いている。第２図は第１図の電流源６をトラ
ンジスタ２１，２２および２３で構成し、電流源
７をトランジスタ２４，２５および２６で構成し
たものである。 In FIG. 2, the same parts as in FIG. 1 are designated by the same numbers. In FIG. 2, current source 6 of FIG. 1 is constructed from transistors 21, 22 and 23, and current source 7 is constructed from transistors 24, 25 and 26.

電流源６を構成しているトランジスタ２１，２
２および２３の動作を第２図を用いて説明する。
いま、入力端子８および９に差動電圧が印加され
トランジスタ１のエミツタ電流がＩ_E１になつて
いるときを考える。 Transistors 21 and 2 forming the current source 6
The operations of 2 and 23 will be explained using FIG.
Now, consider a case where a differential voltage is applied to input terminals 8 and 9 and the emitter current of transistor 1 is I _E1 .

トランジスタ１のベース電流Ｉ_B１は Ｉ_B１＝Ｉ_Ｅ１／１＋ｈ_ＦＥ ………(10) 式(10)より求まる。トランジスタ２１のエミツタ電
流IE₂₁は Ｉ_E21＝ｈ_ＦＥ／１＋ｈ_ＦＥ ………(11) 式(11)より求まる。トランジスタ２１のベース電流
は式（11）を用いて Ｉ_B21＝ｈ_ＦＥ／（１＋ｈ_ＦＥ）^２Ｉ_E１………(12) 式(12)となる。 The base current I _B1 of the transistor 1 is determined from the formula (10): I _B1 = I _E1 /1+h _FE (10). The emitter current IE ₂₁ of the transistor 21 is determined from the equation (11): I _E21 =h _FE /1+h _FE (11). The base current of the transistor 21 is expressed as I _B21 =h _FE /(1+h _FE ) ² I _E1 (12) using Equation (11).

トランジスタ２２および２３は電流ミラー回路
を構成しており、その基準電流はトランジスタ２
１のベース電流Ｉ_B21であるから、トランジスタ
２３のコレクタ電流、すなわち電流源６の電流値
Ｉ_S６は Ｉ_S６＝Ｉ_B21＝ｈ_ＦＥ／（１＋ｈ_ＦＥ）^２………(1
3) 式（13）となる。 Transistors 22 and 23 constitute a current mirror circuit, the reference current of which is
Since the base current I _B21 is 1, the collector current of the transistor 23, that is, the current value I _S6 of the current source 6 is I _S6 = I _B21 = h _FE / (1 + h _FE ) ² ...... (1
3) Equation (13) is obtained.

式(9)，(10)および（13）より入力端子８の入力バ
イアス電流Ｉ_ioは Ｉ_io＝Ｉ_B１−Ｉ_S６＝Ｉ_Ｅ１／（１＋ｈ_ＦＥ）……
…(14) 式（14）より求まる。通常、集積回路を構成する
トランジスタの直流電流増幅率ｈ_FEは十分に１よ
り大きいため、入力バイアス電流Ｉ_ioはほぼ零と
みなせる。また小信号入力インピーダンスも、式
(6)と同じ方法で求めると Ｚ_i＝２（１＋ｈ_FE）^２ｋＴ／ｑＩ_０ ………(15) 式（15）と表わされ、通常の差動増幅器の（１＋
ｈ_FE）倍され、高入力インピーダンス化されてい
る。 From equations (9), (10), and (13), the input bias current _Iio of input terminal 8 is _Iio = _IB1 - _IS6 = _IE1 / (1+h _FE )...
...(14) Determined from equation (14). Normally, the direct current amplification factor h _FE of the transistors constituting the integrated circuit is sufficiently larger than 1, so the input bias current I _io can be considered to be approximately zero. Also, the small signal input impedance can be calculated using the formula
When calculated using the same method as (6), Z _i =2(1+h _FE ) ² kT/qI ₀ ......(15)
h _FE ) and has a high input impedance.

一例として説明した第２図のＩ_B補償方法はい
くつかの欠点を有している。その内の一つは、電
流ミラー回路の感度が高い点である。すなわち、
式（13）が成立しない場合、電流ミラー回路の誤
差が全て入力バイアス電流となる。他の一つはト
ランジスタ１とトランジスタ２１の直流電流増幅
率ｈ_FEが異なると、その差が入力バイアス電流と
なる点である。これは、トランジスタ１とトラン
ジスタ２１のコレクタ・エミツタ電圧が異なる
と、アーリ効果のため直流電流増幅率が異なるた
めである。 The I _B compensation method of FIG. 2, described by way of example, has several drawbacks. One of them is the high sensitivity of the current mirror circuit. That is,
If equation (13) does not hold, all errors in the current mirror circuit become input bias current. Another point is that if the DC current amplification factors h _FE of transistor 1 and transistor 21 are different, the difference becomes the input bias current. This is because if the collector-emitter voltages of transistor 1 and transistor 21 are different, the DC current amplification factor will be different due to the Early effect.

以上の欠点を改善するため、第２図の回路にさ
まざまな工夫を行なつている。一例としては、ト
ランジスタ１とトランジスタ２１のコレクタ・エ
ミツタ間電圧がほぼ同じとなるように、ダイオー
ドクランプを挿入する方法とか、製造プロセスを
細かく制御して特性のバラツキを小さく抑えるこ
とにより電流ミラー回路の誤差を押える等の方法
がる。 In order to improve the above drawbacks, various improvements have been made to the circuit shown in FIG. For example, a method of inserting a diode clamp so that the collector-emitter voltages of transistors 1 and 21 are almost the same, or a method of creating a current mirror circuit by finely controlling the manufacturing process and minimizing variations in characteristics. There are ways to reduce the error.

これらの改善方法は、回路が複雑になるとか製
造プロセス制御が細かいため製造歩留を悪化する
等の好ましくない点があつた。 These improvement methods have disadvantages such as complicating the circuit and deteriorating the manufacturing yield due to detailed manufacturing process control.

本発明は、かかる欠点の大部分を解決し、簡単
な回路で特性の優れた高入力インピーダンスの差
動増幅器を提供し、差動増幅器の応用分野を拡大
せんとするものである。 The present invention aims to solve most of these drawbacks, provide a high input impedance differential amplifier with excellent characteristics using a simple circuit, and expand the field of application of differential amplifiers.

以下に図面を用いて本発明を詳細に説明する。 The present invention will be explained in detail below using the drawings.

第３図は本発明の第１の実施例を示す回路接続
図である。第３図において第１図と同じ個所は同
じ番号を用いている。第３図は第１図とはちがつ
て電流源をトランジスタ３１（および３２）より
なるトランジスタ１および２とは異なる導電形の
差動増幅段とエミツタ抵抗３４（および３５）と
電流源３３より構成している電流源３３の電流値
Ｉ_Sを、電流源３の電流値I₀とトランジスタ１お
よび２の直流電流増幅率ｈ_FEと関係させ、 Ｉ_S＝Ｉ_０／１＋ｈ_ＦＥ ………(16) 式（16）となるように設定する。 FIG. 3 is a circuit connection diagram showing the first embodiment of the present invention. In FIG. 3, the same parts as in FIG. 1 are designated by the same numbers. In FIG. 3, unlike in FIG. 1, the current source is composed of a differential amplifier stage consisting of transistors 31 (and 32) of a conductivity type different from transistors 1 and 2, an emitter resistor 34 (and 35), and a current source 33. The current value I _S of the current source 33 is related to the current value I ₀ of the current source 3 and the DC current amplification factor h _FE of the transistors 1 and 2, and I _S =I ₀ /1+h _FE ......(16 ) Set so that Equation (16) is satisfied.

第３図において入力端子８および９が同電位の
場合を考える。このときトランジスタ１のベース
電流は Ｉ_B１＝1/2Ｉ_０／１＋ｈ_ＦＥ ………(17) 式（17）となる。トランジスタ３１のコレクタ電
流は Ｉ_C31＝1/2・ｈ_ＦＥ３１・Ｉ_Ｓ／１＋ｈ_ＦＥ３１ ＝1/2・ｈ_ＦＥ３１／１＋ｈ_ＦＥ３１・Ｉ_０／
１＋ｈ_ＦＥ………(18) 式（18）より求する。入力端子８の入力バイアス
電流Ｉ_ioは Ｉ_io＝Ｉ_B１−Ｉ_C31＝Ｉ_０／２・１／１＋ｈ_ＦＥ・１
／１＋ｈ_ＦＥ３１…… (19) 式（19）となり、入力バイアス電流は十分に小さ
くなつている。 In FIG. 3, consider the case where input terminals 8 and 9 are at the same potential. At this time, the base current of transistor 1 is I _B1 =1/2I ₀ /1+h _FE (17). The collector current of the transistor 31 is I _C31 =1/2・h _FE31・I _S /1+h _FE31 =1/2・h _FE31 /1+h _FE31・I ₀ /
1+h _FE ......(18) Calculated from equation (18). The input bias current I _io of input terminal 8 is I _io = I _B1 - I _C31 = I ₀ /2・1/1+h _FE・1
/1+h _FE31 (19) Equation (19) is obtained, and the input bias current is sufficiently small.

入力端子８と９の間に差動電圧が印加され、ト
ランジスタ１が導通状態、トランジスタ２が非導
通状態のときを考える。このとき、トランジスタ
１のベース電流Ｉ_B１、トランジスタ３１のコレ
クタ電流Ｉ_C31および入力バイアス電流Ｉ_ioはそれ
ぞれ Ｉ_B１＝Ｉ_０／１＋ｈ_ＦＥ ………(20) Ｉ_C31＝ｈ_ＦＥ３１／１＋ｈ_ＦＥ３１・Ｉ_０／１＋ｈ
_ＦＥ………(21) Ｉ_io＝Ｉ_B１−Ｉ_C31＝I₀・１／１＋ｈ_ＦＥ・１／１＋
ｈ_ＦＥ３１…… (22) 式（20），（21）および（22）より求まる。式
（22）より、差動電圧が印加された時も、入力バ
イアス電流は十分に小さい。 Consider a case where a differential voltage is applied between input terminals 8 and 9, transistor 1 is in a conductive state, and transistor 2 is in a non-conductive state. At this time, the base current I _B1 of the transistor 1, the collector current I _C31 of the transistor 31, and the input bias current I _io are respectively I _B1 =I ₀ /1+h _FE (20) I _C31 =h _FE31 /1+h _FE31・I ₀ /1+h
_FE ……(21) I _io =I _B1 −I _C31 =I ₀・1/1+h _FE・1/1+
_hFE31 ... (22) Determined from equations (20), (21) and (22). From equation (22), the input bias current is sufficiently small even when a differential voltage is applied.

なおエミツタ抵抗３４および３５は、差動増幅
器を比較回路に使用するときは特に必要としない
が、増幅回路として使用する際には、エミツタ抵
抗３４および３５により、トランジスタ３１およ
び３２により構成される差動増幅器の利得を調整
し、入力バイアス電流の差動電圧に対する特性を
改善できる。 Note that the emitter resistors 34 and 35 are not particularly required when the differential amplifier is used as a comparison circuit, but when used as an amplifier circuit, the emitter resistors 34 and 35 reduce the difference formed by the transistors 31 and 32. The gain of the dynamic amplifier can be adjusted to improve the characteristics of the input bias current relative to the differential voltage.

第４図は本発明の第２の実施例を示す回路接続
図である。 FIG. 4 is a circuit connection diagram showing a second embodiment of the present invention.

第４図において、第１図、第２図および第３図
と同じ個所は同じ番号を用いている。 In FIG. 4, the same numbers are used for the same parts as in FIGS. 1, 2, and 3.

第４図は第３図における負荷４および５をそれ
ぞれ能動負荷４４および４５と置換し、電流源３
３をトランジスタ４３に置換したものである。ダ
イオード４１および４２はトランジスタ４３が飽
和するのを防ぐためのレベルシフト用として使用
している。更にダイオード４１および４２は、入
力端子８および９間に印加される差動入力電圧を
トランジスタ１および２で差動電圧電流変換され
た信号を、差動電流電圧変換しトランジスタ３１
および３２で構成された差動増幅段の入力電圧と
している。このため、トランジスタ１および２に
より構成された差動増幅段に印加される差動電圧
に応じたＩ_B補償電流を供給することができる。 4 replaces loads 4 and 5 in FIG. 3 with active loads 44 and 45, respectively, and current source 3
3 is replaced with a transistor 43. Diodes 41 and 42 are used for level shifting to prevent transistor 43 from becoming saturated. Furthermore, the diodes 41 and 42 convert the differential input voltage applied between the input terminals 8 and 9 into a differential voltage-to-current signal by the transistors 1 and 2 to the transistor 31.
and 32 as the input voltage of a differential amplification stage. Therefore, it is possible to supply the I _B compensation current according to the differential voltage applied to the differential amplification stage constituted by transistors 1 and 2.

以上述べた第１の実施例および第２の実施例に
おいて全てのトランジスタおよびダイオードの極
性を逆極性とし、電源電圧および電流源を逆極性
とした差動増幅器も入力バイアス電流が小さく高
入力インピーダンスで優れた特性であることは明
らかである。 In the first and second embodiments described above, the differential amplifiers in which all the transistors and diodes have opposite polarities and the power supply voltage and current source have opposite polarities also have a small input bias current and high input impedance. It is clear that it has excellent properties.

以上述べた如く、本発明によれば簡単な回路構
成で特性の優れた高入力インピーダンスの差動増
幅器が得られる。 As described above, according to the present invention, a differential amplifier with excellent characteristics and high input impedance can be obtained with a simple circuit configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はＩ_B補償方法の原理を示す回路接続
図、第２図は従来のＩ_B補償方法の回路接続図、
第３図は本発明の第１の実施例を示す回路接続
図、第４図は本発明の第２の実施例を示す回路接
続図である。 １，２，２１，２４……NPNトランジスタ、
３，６，７，３３……電流源、４，５……負荷、
８，９……入力端子、１０，１１……電源端子、
１２，１３……出力端子、２２，２３，２５，２
６，３１，３２，４３，４４，４５……PNPトラ
ンジスタ、４１，４２……ダイオード。 Fig. 1 is a circuit connection diagram showing the principle of the I _B compensation method, Fig. 2 is a circuit connection diagram of the conventional I _B compensation method,
FIG. 3 is a circuit connection diagram showing a first embodiment of the invention, and FIG. 4 is a circuit connection diagram showing a second embodiment of the invention. 1, 2, 21, 24...NPN transistor,
3, 6, 7, 33... Current source, 4, 5... Load,
8, 9...Input terminal, 10,11...Power terminal,
12, 13...output terminal, 22, 23, 25, 2
6, 31, 32, 43, 44, 45...PNP transistor, 41, 42...diode.

Claims (1)

【特許請求の範囲】[Claims] １ トランジスタ差動増幅器において、差動増幅
を行う第１差動増幅段を構成する、互のエミツタ
電極を接続した第１および第２のトランジスタ
と、第１差動増幅段にベース電流を供給する、前
記第１差動増幅段と相異なる導電型の第２の差動
増幅段を構成する、互のエミツタ電極を接続した
第３および第４のトランジスタを有し、第１およ
び第２トランジスタのそれぞれのコレクタ電極に
第３および第４のトランジスタのベース電極をそ
れぞれ接続し、第１および第２のトランジスタの
それぞれのベース電極に第３および第４のトラン
ジスタのコレクタ電極をそれぞれ接続してなる差
動増幅器。1 In a transistor differential amplifier, supplying base current to the first and second transistors whose emitter electrodes are connected to each other and which constitute the first differential amplification stage that performs differential amplification, and the first differential amplification stage. , comprising third and fourth transistors whose emitter electrodes are connected to each other, constituting a second differential amplification stage of a conductivity type different from that of the first differential amplification stage; A difference formed by connecting the base electrodes of the third and fourth transistors to their respective collector electrodes, and connecting the collector electrodes of the third and fourth transistors to their respective base electrodes of the first and second transistors, respectively. dynamic amplifier.