JPS61190778A - Magnetic bubble memory device - Google Patents

Abstract

PURPOSE:To prevent a problem that an unnecessary bubble conflict with in the confluence section of a major line, by installing a generator for bubble generation to be installed coping with each major line and an analialator to erase in advance the unnecessary bubble at a rewrite on a major line in the spacing with the respective minor group. CONSTITUTION:On all majorlines M1-M2 before reaching to the section with the minor loop groups (S1-S4) on the lower generators G1-G4 installed coping with all major lines M1-M4, the anialators for bubble erase A1-A4 are installed, and are conneced in series to the common terminals 29 and 29. In case the information of 1 page is input into a same minor loop group S4, all bits are successively stored to the m1-m4, and from the generators G1-G4 the information of the same 1 page portion is continuously written to each major line. When the bit number between the A1-A4 corresponding to the G1-G4 remains deviated each 1 bit, and the driving current pulses of the A1-A4 are made as 1 bit suspension continuously with 3 bits, the unnecessary bubble on each line is erased.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算装置等の記憶装置として用いられる磁
気バブルメモリ装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a magnetic bubble memory device used as a storage device for electronic computing devices and the like.

磁気バブルメモリ装置は、例えばガドリニウム・ガリウ
ム・ガーネットの単結晶基板の上に液相エピタキシャル
成長法により磁性ガーネットの薄膜を形成し、その上に
パーマロイ等の軟磁性薄膜を用いてハーフディスク或い
は非対称シェブロン等のパターンを行列させたバブル転
送路を形成したものであり、バブル発生器（ジェネレー
タ）により情報に従って発生させたバブルを転送路に導
き、そのパターンにバブルがある場合をＩＩ　１　ｊｅ
、ない場合をＩｔ　ＯＩＩとして情報を記憶させるよう
になっている。そしてこの情報の書き込み、読み出しを
迅速に行うために情報格納部を多数のループに別けてメ
ジャマイナループ構成とすることが行われている。For magnetic bubble memory devices, a thin film of magnetic garnet is formed on a single crystal substrate of gadolinium, gallium, and garnet by liquid phase epitaxial growth, and a soft magnetic thin film such as permalloy is used on top of the thin film to form a half disk, asymmetric chevron, etc. A bubble transfer path is formed by forming a matrix of patterns, and bubbles generated by a bubble generator according to information are guided to the transfer path.
, if there is no such information, the information is stored as ItOII. In order to quickly write and read this information, the information storage section is divided into a large number of loops to form a major-minor loop configuration.

〔従来の技術〕[Conventional technology]

メジャマイナループ構成の磁気バブルメモリ装置では、
メジャラインとマイナループ間でバブル情報の書き込み
、読み出し、交換、複製を行うために、トランスファゲ
ート、スワップゲート、しプリケートゲートと呼ばれる
ゲート部が用いられている。In a magnetic bubble memory device with a major minor loop configuration,
Gate units called transfer gates, swap gates, and replicate gates are used to write, read, exchange, and copy bubble information between the major line and the minor loop.

かかるメジャマイナループ構成において近年例えばスワ
ップゲートとレブリゲートとを単一のレプリゲート／ス
ワップゲート（Ｒ／Ｓゲート）により行う書き込み、読
み出し兼用のメジャラインが知られている。即ち、メジ
ャラインは各マイナグループ群に対し１本ずつしか設け
られていない。In recent years, in such a major minor loop configuration, for example, a major line for both writing and reading has been known in which the swap gate and the revision gate are performed by a single replica gate/swap gate (R/S gate). That is, only one major line is provided for each minor group.

また、メジャマイナループ構成は一般に複数個のメモリ
ブロックに分けられ、各ブロックはもっばら情報を格納
する複数個のマイナループから成るマイナループ群と、
マイナループ群にスワップゲートを介して接続される書
き込み用メジャライン及びレプリケートゲートを介して
接続される読み出し用メジャラインと、磁気バブルを発
生するジェネレータとを有し、バブルを検出する検出器
は各ブロックに共通して１個のみ設けられる。しかるに
、このように複数個のメモリブロックを単一の検出器で
検知するタイプのメジャマイナー構成においては、上述
の如き書き込みと読み出し兼用のメジャラインを使用す
ることはできなかった。In addition, the major minor loop configuration is generally divided into multiple memory blocks, and each block is composed of a minor loop group consisting of multiple minor loops that mainly store information.
It has a write measure line connected to the minor loop group via a swap gate, a read measure line connected via a replicate gate, and a generator that generates magnetic bubbles, and a detector for detecting bubbles is located in each block. Only one is provided in common. However, in such a type of major/minor configuration in which a plurality of memory blocks are detected by a single detector, it is not possible to use the aforementioned major line for both writing and reading.

その理由は、特に書き込み時に生じる問題、即ち複数個
のメモリブロックの夫々から転送されて（る書き込み終
了後の不要バブルがメジャラインの合流部でぶつかり合
い所定の転送路からはずれ、外部へ排出されることなく
残存し、後続の動作に悪影響を及ぼす可能性があるから
である。従って、上述の不要バブルのぶつかり合いの問
題を解決しない限り、複数個のメモリブロックを単一の
検出器で検出する型のメジャマイナループ構成に読み出
し、書き込み兼用のメジャラインを用いることはできな
い。The reason for this is particularly the problem that occurs during writing, namely, unnecessary bubbles that are transferred from each of multiple memory blocks (after the writing is completed) collide at the confluence of the major lines, deviate from the designated transfer path, and are ejected to the outside. This is because there is a possibility that the memory blocks may remain without any interference and have an adverse effect on subsequent operations.Therefore, unless the above-mentioned problem of collision of unnecessary bubbles is solved, it is not possible to detect multiple memory blocks with a single detector. It is not possible to use a major line that is used for both reading and writing in a major minor loop configuration of this type.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明が解決すべき課題は複数個のメモリブロックを単
一の検出器で検出する型のメジャマイナループ構成に読
み出し、書き込み兼用のメジャラインを適用し得るよう
にすることである。The problem to be solved by the present invention is to make it possible to apply a measure line for reading and writing to a measure minor loop configuration of a type in which a plurality of memory blocks are detected by a single detector.

即ち、本発明の目的は例えばＲ／Ｓゲートを用いる場合
の如く書き込みと読み出しとの兼用メジャラインを使用
する場合において、各メモリブロックの不要なバブルを
消去する手段を組み込むことにより複数個のメモリブロ
ックのメジャラインを最終的に１本のラインに合流する
時に生じる問題を解決することである。That is, an object of the present invention is to incorporate a means for erasing unnecessary bubbles in each memory block when using a major line for both writing and reading, such as when using an R/S gate. The purpose is to solve the problem that occurs when the major lines of blocks are finally merged into one line.

〔問題点を解決するための手段〕[Means for solving problems]

するメジャマイナループ型磁気バブルメモリ装置におい
て、各メジャラインに対応して設けられるバブル発生用
ジェネレータと夫々のマイナループ群との間の各メジャ
ライン上に書き込み時に不要のバブルを予め消去するア
ナイアレータが設けられる。In a major-minor loop type magnetic bubble memory device, an annihilator is provided on each major line between a bubble generation generator provided corresponding to each major line and each minor loop group to erase unnecessary bubbles in advance during writing. provided.

〔実施例〕〔Example〕

以下、添付図面を参照して本発明の好ましい実施例につ
き説明する。Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

第１図はメモリブロックを４つの（ｍｌ、ｍ２゜ｍ３ｐ
ｍ４）に分割し、それぞれの情報を１つの検出器１０で
検知するタイプのメジャーマイナーループ構成を示す。Figure 1 shows four memory blocks (ml, m2゜m3p
This shows a major-minor loop configuration of a type in which the information is divided into m4) and each piece of information is detected by one detector 10.

各メモリブロックｍ１〜ｍ４は各々が複数個のマイナル
ープ１１から構成されるマイナループ群８１〜Ｓ４　（
マイナループはＳ４内のみ示す）と、各マイナループ群
に１本のメジャラインＭ１〜Ｍ４とを有する。メジャラ
インＭ１〜Ｍ４は情報の書き込みと読み出しとに兼用の
もので、従って各マイナループ群に１個ずつしか設けら
れていない。各メジャラインＭ１〜Ｍ４は夫々レプリケ
ート動作とスワップ動作とを兼ねたＲ／Ｓゲート１３−
１〜１３−４を介して夫々のマイナループ群８１〜Ｓ４
に接続される。尚、１５−１〜１５−４は夫々のＲ／Ｓ
ゲートの端子である。Each of the memory blocks m1 to m4 has minor loop groups 81 to S4 (
(only the minor loop shown in S4) and one major line M1 to M4 are included in each minor loop group. The major lines M1 to M4 are used for both writing and reading information, and therefore only one is provided for each minor loop group. Each of the major lines M1 to M4 is connected to an R/S gate 13- which also serves as a replication operation and a swap operation.
1 to 13-4 to the respective minor loop groups 81 to S4.
connected to. In addition, 15-1 to 15-4 are each R/S
This is the gate terminal.

バブルを発生するジェネレーター０１〜Ｇ４は各メジャ
ライン上に１つずつ設けられ、これらジェネレータは共
通の端子２５　、２５に直列に接続される。Generators 01 to G4 that generate bubbles are provided one on each major line, and these generators are connected in series to common terminals 25 and 25.

ジェネレータは一般に一巻コイルの働きをする非磁性導
体パターンにより構成され、磁気バブルを１ケ発生させ
ては１ビツト転送し、又、１ケ発生させるという操作を
くり返して情報を書き込むものである。メジャラインＭ
１〜Ｍ４は共通した単一の検出器１０に接続される。検
出器１０は磁気バブルを引き伸ばすストレッチャパター
ンを有し、磁気抵抗効果を利用して磁気バブルを検出す
るものである。尚、２１は検出器の端子である。A generator is generally composed of a nonmagnetic conductor pattern that functions as a single-turn coil, and writes information by generating one magnetic bubble, transferring one bit, and repeating the operation of generating one magnetic bubble. Major line M
1 to M4 are connected to a single common detector 10. The detector 10 has a stretcher pattern that stretches the magnetic bubble, and detects the magnetic bubble using the magnetoresistive effect. Note that 21 is a terminal of the detector.

一般に、マイナループはメジ子ループ上の１ビツトおき
に接続されており、情報もメジャループ上１ビットおき
に並ぶ。Generally, the minor loop is connected to every other bit on the major loop, and information is also arranged on every other bit on the major loop.

例えば、情報（１１１）は、磁気バブルの（有。For example, information (111) is the presence of a magnetic bubble.

無、有、無、有、無）という配置に対応する。It corresponds to the arrangement: nothing, existence, nothing, existence, nothing).

以上の構成はＲ／Ｓゲートを用いている点を除けば複数
個のメモリブロックを有するメジャマイナループ構成の
典型的なものである。このようなループ構成の読み出し
、書き込み動作について簡単に説明すれば以下の通りで
ある。The above configuration is a typical major minor loop configuration having a plurality of memory blocks, except for the use of R/S gates. A brief explanation of read and write operations in such a loop configuration is as follows.

ｉ）　読み出し 読み出した情報は、各マイナループの出口（図の＊印の
所）に転送し、さらにＲ／Ｓゲートでいっせいに読み出
しメジャラインに複製をとり、検出器１０で検出する。i) Readout The readout information is transferred to the exit of each minor loop (marked with * in the figure), and further read all at once by the R/S gate, copied to the measure line, and detected by the detector 10.

この時、各マイナループ内の情報は保持されている。At this time, the information within each minor loop is retained.

ｉｉ　）　　書き込み 古い情報を各マイナループの出口（図の＊印の所）に転
送する。この時新しい情報を各ジェネレータによりメジ
ャラインに書き込み、各ループの入口（図の■印の所）
に並んでいるようにする。すなわち、Ｒ／Ｓゲートをは
さんで、新旧の情報を相対するようにタイミングを制御
し、スワップ動作で、−挙に情報をいれかえる、新しい
情報はマイナループ内に転送され、古い情報は、メジャ
ライン上を伝播しメモリ領域から掃きだされて消去され
る。ii) Transfer the written old information to the exit of each minor loop (marked with * in the diagram). At this time, new information is written to the measure line by each generator, and the entrance of each loop (marked with ■ in the figure)
so that they are lined up. In other words, the timing is controlled so that the old and new information are relative to each other across the R/S gate, and the swap operation is used to exchange the information all at once.The new information is transferred to the minor loop, and the old information is transferred to the major line. It propagates above and is swept out of the memory area and erased.

このような構成においては前述の如く、書き込み時に各
メモリブロックｍ１〜ｍ４からの不要ノイブルがメジャ
ラインＭ１〜Ｍ４上を転送され合流部３０で合流される
ことになるので、そこでぶつかりあい、転送路から外れ
メモリ領域から掃きだに書き込みに不要なバブルを予め
消去するという構想に立脚し、この構想を実現するため
に各ジェネレータ６１〜Ｇ４の下流でかつマイナループ
群との接続部に至る前の各メジャラインＭ１〜Ｍ４上に
バブル消去用のアナイアレータＡ１〜Ａ４を設けたもの
である。アナイアレータＡ１〜Ａ４は共通の端子２９　
、２９に直列に接続される。In such a configuration, as described above, unnecessary noise from each memory block m1 to m4 is transferred on the major lines M1 to M4 and merged at the merging section 30 during writing, so they collide there, and the transfer path Based on the concept of erasing bubbles that are unnecessary for writing from the memory area in advance, and in order to realize this concept, each generator downstream of each generator 61 to G4 and before the connection with the minor loop group is Annihilators A1 to A4 for eliminating bubbles are provided on the measure lines M1 to M4. Annihilators A1 to A4 have a common terminal 29
, 29 are connected in series.

ここで１ページの情報を４ビツトおきに同一マイナルー
プ群に入れることを考えて見る。先頭のビットをｍｌブ
ロックに、以下率にｍ　２　ｐ　ｍ　３　ｐｍ４ブロッ
クに、そして再びｍ１ブロツクとくり返し格納するもの
とする。各ジェネレータ０１〜Ｇ４からは同じ１ペ一ジ
分の情報が、連続的に各メジャラインに書き込まれてゆ
く。尚、ジェネレータとアナイアレータとの間のビット
数はメジャラインごとに１ビツトづつずらせておく。尚
、ビットはメジャラインを構成するパーマロイパターン
（ハーフディスク）の類に相当する。即ち、Ｇｌ、Ａｌ
の間をａビットとすると、０２．Ａ２間はａ±１ビット
、Ｇ３．Ａ３間はａ±２ビット、Ｇ　４　ｐ　Ａ　４間
はａ±３ビットに設定する。これはメジャラインを構成
するパーマロイハーフディスクの数をブロックごとに１
ケずつ増減することにより容易に行われる。この配置の
一例を第２図に示す。第２図はＧ１−Ａ１間をａビット
とし、Ｇ２−Ａ２　、Ｇ３−Ａ３　、Ｇ４−Ａ４間を夫
々ａ−１，ａ−２，ａ−３ビツトに設定した例を示す。Let's consider here that every 4 bits of information on one page are put into the same minor loop group. Assume that the first bit is stored in the ml block, then in the m 2 p m 3 pm4 block, and then again in the m1 block, and so on. The same one page of information is continuously written to each major line from each of the generators 01 to G4. Note that the number of bits between the generator and annunciator is shifted by one bit for each measure line. Note that the bit corresponds to a type of permalloy pattern (half disk) that constitutes the major line. That is, Gl, Al
Letting a bit be between 02. A±1 bit between A2, G3. A±2 bits are set between A3, and a±3 bits are set between G4pA4. This means that the number of permalloy half disks that make up the major line is 1 per block.
This is easily done by increasing or decreasing the number of units. An example of this arrangement is shown in FIG. FIG. 2 shows an example in which a bit is set between G1 and A1, and a-1, a-2, and a-3 bits are set between G2 and A2, G3 and A3, and G4 and A4, respectively.

この場合、各アナイアレータＡ１〜Ａ４を動作させる駆
動電流パルスを第３図に示す様に３ビツト連続で１ビツ
ト休止のくり返しとすると第２図に示す如くパルス動作
時に相当する位置で各ライン上の不要なバブルは消去さ
れる（消去の仕方は後述）。尚、第２図においてＸはバ
ブル消去、・はバブル情報（ｎ　１　ｓｒ又はｔｔ　Ｏ
ｔｔ　）を示す。各メジャラインのジェネレータからの
検出器側のゲート位置をそれぞれｊ？　、　１−１　、
　ｌ−２、ｆ−３ビツトとし、各ループ内でのゲート間
のビット数を４ビットおきとすれば、１ペ一ジ分の情報
は４分割されて、書き換えられることになる。書き換え
られた不要バブルは、再び各メジャラインへ出て、検出
器１０の方へと運ばれるが、各メジャラインのジェネレ
ータから検出器までのビット数を同一（ｌ＋α）にして
おけば、各ラインから排出された不要バブルは必ずビッ
トがずれており合流点３０でぶつかることは決してない
。従ってこれら不要バブルは検出器を通ってガードの外
へ確実に捨てられる。In this case, if the drive current pulse that operates each annunciator A1 to A4 is a repetition of 3 bits in a row and 1 bit pause as shown in Figure 3, then the pulses will appear on each line at the position corresponding to the pulse operation as shown in Figure 2. Unnecessary bubbles are deleted (how to delete them will be explained later). In addition, in FIG. 2, X indicates bubble elimination, and .
tt). The gate position on the detector side from the generator of each measure line is j? , 1-1,
If the number of bits is 1-2 and f-3, and the number of bits between gates in each loop is every 4 bits, the information for one page will be divided into four and rewritten. The rewritten unnecessary bubbles go out to each measure line again and are carried towards the detector 10, but if the number of bits from the generator to the detector of each measure line is made the same (l+α), each line Unnecessary bubbles discharged from the bubbles always have misaligned bits and never collide at the confluence point 30. These unwanted bubbles are thus reliably discarded out of the guard through the detector.

各アナイアレータＡ１〜Ａ４の内部構成自体は公知であ
るが、本発明では例えばメジャラインを構成するハーフ
ディスク形のパーマロイパターン４０（このパターンの
数がビット数に相当する）間でバブルを消去するように
するのが好ましい。Although the internal structure of each annunciator A1 to A4 is well known, in the present invention, for example, bubbles are erased between half-disc-shaped permalloy patterns 40 (the number of patterns corresponds to the number of bits) that constitute a major line. It is preferable to do so.

何となれば、このようなパターン間隙はバブルのトラッ
プ力が弱いからである。即ち、ジェネレータとマイナル
ープ群との間に位置する適当な２個の隣接パーマロイパ
ターン４０を選び、そこにパーマロイパターンの間隙と
平行に延びる導体パターン４３を形成し、この導体パタ
ーンにコラプス電流が発生する方向の電流Ｉを流せばよ
い。尚、導体パターンは全メモリブロックに対し電気的
に直列とすれば、全メモリブロックに対し、即ち４ケず
つ同時にバブルを消去することができる。This is because such pattern gaps have a weak bubble trapping force. That is, two appropriate adjacent permalloy patterns 40 located between the generator and the group of minor loops are selected, a conductor pattern 43 extending parallel to the gap between the permalloy patterns is formed thereon, and a collapse current is generated in this conductor pattern. It is sufficient to flow a current I in the direction. Note that if the conductor pattern is electrically connected in series to all memory blocks, bubbles can be erased simultaneously for all memory blocks, that is, for four blocks at a time.

〔発明の効果〕〔Effect of the invention〕

本発明によれば夫々のマイナループ群に入る前のメジャ
ライン上にアナイアレータを設けることにより、不要バ
ブルを予めビットをずらして消去しておくことができる
ので従来の如くマイナループ群から排出された不要バブ
ルがメジャラインの合流部で衝突するという問題は回避
でき、デバイスの作動信頼性を向上せしめることができ
る。According to the present invention, by providing an annihilator on the major line before entering each minor loop group, it is possible to eliminate unnecessary bubbles by shifting bits in advance. The problem of bubbles colliding at the confluence of the measure lines can be avoided, and the operational reliability of the device can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明に係る磁気バブルメモリ装置のメジャマ
イナループ構成を図解的に示す図、第２図は各メジャラ
イン上のビットの位置関係を示す図、第３図は本発明に
おいてバブルを消去するための駆動電流パルスの波形の
一例を示す図、第４図′はアナイアレータの構造の一例
を示す図。 ８１〜Ｓ４・・・マイナループ群、 Ｍｌ・〜Ｍ４・・・メジャライン、 ０１〜Ｇ４・・・ジェネレータ、 Ａ１−Ａ４・・・アナイアレータ、 ＩＯ・・・バブル検出器。FIG. 1 is a diagram schematically showing the major-minor loop configuration of a magnetic bubble memory device according to the present invention, FIG. 2 is a diagram showing the positional relationship of bits on each major line, and FIG. FIG. 4' is a diagram showing an example of the waveform of a drive current pulse for erasing, and FIG. 4' is a diagram showing an example of the structure of an annihilator. 81-S4...minor loop group, Ml--M4...major line, 01-G4...generator, A1-A4...annihilator, IO...bubble detector.

Claims (1)

【特許請求の範囲】[Claims] 複数個のマイナループ群と、各マイナグループ群に対し
て１本ずつ設けられる書き込み、読み出し兼用の複数本
のメジャラインと、各マイナグループ群に対応する磁気
バブル発生用ジェネレータと、全メジャラインに共通し
た単一のバブル検出器とを有するメジャマイナループ型
磁気バブルメモリ装置において、上記ジェネレータ下流
でかつ夫々のマイナループ群との接続部に至る前の各メ
ジャライン上に書き込み時に不要のバブルを予め消去す
るアナイアレータを設けたことを特徴とする磁気バブル
メモリ装置。Multiple minor loop groups, multiple major lines for both writing and reading provided for each minor group, a generator for generating magnetic bubbles corresponding to each minor group, and common to all major lines. In a major minor loop type magnetic bubble memory device having a single bubble detector, unnecessary bubbles are erased in advance during writing on each major line downstream of the generator and before the connection with each minor loop group. 1. A magnetic bubble memory device characterized by being provided with an annunciator.