JPS61189406A - Pattern binarization method and its device - Google Patents

Abstract

PURPOSE:To automate the test of the external appearance of a wafer pattern by finding out the maximum grade of histograms of pictures corresponding to two circuit patterns and finding out the brightness coinciding with the frequency of brightness forming the grade to obtain a binarization threshold related to the brightness. CONSTITUTION:An output from a linear image sensor is inputted to a histogram forming circuit 14 of a binarization threshold detecting circuit to form its histogram and the histogram is smoothed by a smoothing circuit 15 to remove noise. A maximum value/minimum value detecting circuit 16 detects maximum values f(Zmax1), f(Zmax2) and a minimum value f(Zmin) and a grade detecting circuit 17 detects the maximum grade among the f(Zmax1), f(Zmax2) and f(Zmin) to determine f(Zk)=C from the frequency of the maximum brightness Zk. An intersecting point detecting circuit 18 finds out the brightness Z1-Z4 finding out an intersecting point with the histogram to find out primary coupling with constants C1-C4 determined by a threshold determining circuit 19 and determine the threshold Th.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はＬＳＩウェハなどの半導体素子回路パターンの
外観検査においてこれの自動化を志向したパターン２ｍ
化方法およびその装置に関するものである。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention is directed to a pattern 2m aimed at automation in visual inspection of semiconductor device circuit patterns such as LSI wafers.
This invention relates to a method and an apparatus for the same.

〔発明の背景〕[Background of the invention]

ＬＳＩなどの集積回路は高集積化と小形化の傾向にある
。このような微細なパターンの生産は、その生産工程の
中で細心の注意を払っても、パターンに欠陥が発生する
ことが多く、綿密な検査が必要である。初期の検査は、
多数の検査員によって顕微鏡を用いて目視により行われ
ていたが、目が疲れ易く、欠陥の見逃しが多く品質管理
の点で問題があった。また、人手による検査．は生産の
流れを阻害する結果となり、生産性の低下をもたらす原
因にもなっていた。そこで、品質保証と生産性向上の点
から、検３Ｅを自動化することが極めて重要なａ題とな
っている。Integrated circuits such as LSIs are becoming more highly integrated and smaller. In the production of such fine patterns, even if careful attention is paid during the production process, defects often occur in the patterns, and careful inspection is required. The initial inspection is
This was done visually by a large number of inspectors using microscopes, but this caused problems with quality control as the eyes were easily fatigued and defects were often overlooked. Also, manual inspection. This resulted in an obstruction to the flow of production and was a cause of a decline in productivity. Therefore, from the point of view of quality assurance and productivity improvement, automating inspection 3E has become an extremely important issue.

まず、対象となるＬＳＩウェハにつき一面を使用して説
明する。第９図は、ＬＳＩウェー・の一例を示す平面図
、第１０図は第９図におけるチップの詳細を示す拡大斜
視図である。First, one side of the target LSI wafer will be explained. FIG. 9 is a plan view showing an example of an LSI wafer, and FIG. 10 is an enlarged perspective view showing details of the chip in FIG.

ＬＳＩウェハ１は、第９図に示すように直径３　ｉｎｃ
ｈから５ｉｎｃｈ，あるいは８　ｉｎｃｈ程度の大きさ
で、厚さ０．５■程度のシリコン単結晶の薄板の表面に
、チップ２と呼ばれる多数の素子が形成されている。As shown in FIG. 9, the LSI wafer 1 has a diameter of 3 inc.
A large number of elements called chips 2 are formed on the surface of a silicon single crystal thin plate with a size of about 5 inches or 8 inches from h and a thickness of about 0.5 square meters.

１枚のＬＳＩウェハ１上のチップ２では、すべて同一の
回路パターンを有しているので、チップ２内の回路パタ
ーンを検査するためには近接した２つのチップ２内の同
一箇所２ｍ，２ｂを顕微鏡で拡大し、これらの画像を比
較し不一致部分を欠陥と判定することができる。All the chips 2 on one LSI wafer 1 have the same circuit pattern, so in order to inspect the circuit patterns in the chips 2, it is necessary to check the same locations 2m and 2b in two adjacent chips 2. It is possible to magnify the image using a microscope, compare these images, and identify areas that do not match as defects.

ＬＳＩウェハ１のチップ２に係るダイナミックＲＡＭは
、第１０図に示すように、複雑な３次元構造を呈してい
る。すなわち、このチップ２はデータ線ｌＯがｈｔ，ワ
ード線９が多結晶シリコンで形成され、同じく多結晶シ
リコンの電極８とＰ基板６の反転層領域から成る記憶佃
域とが、データ線ｌＯの真下でデータ線方向にレイアウ
トされているものである。なお、ワード線９とデータ１
ａ１０との間には絶縁膜が形成されている。The dynamic RAM associated with the chip 2 of the LSI wafer 1 has a complicated three-dimensional structure, as shown in FIG. That is, in this chip 2, the data line lO is formed of ht, the word line 9 is formed of polycrystalline silicon, and the storage area consisting of the electrode 8 of polycrystalline silicon and the inversion layer region of the P substrate 6 is connected to the data line lO. It is laid out directly below in the direction of the data lines. Note that word line 9 and data 1
An insulating film is formed between a10 and a10.

このような多撫類の層から成るＬＳＩウェハ・１のチッ
プ２の各層の検査を行う次めには、ＬＳＩウェハの製造
途中において、そのチップ２のｉ［ＴＯに光を照射し、
この光の散乱光を光電変換器などの手段によって検出し
、この光電変換器出力に基づいて欠陥を判定している。After inspecting each layer of the chip 2 of the LSI wafer 1, which consists of multiple layers, during the manufacturing of the LSI wafer, the i[TO of the chip 2 is irradiated with light,
This scattered light is detected by means such as a photoelectric converter, and defects are determined based on the output of this photoelectric converter.

第１１図は、従来のＬＳＩウェハ・外観検査装置の一例
を示す。第１１図に示す如く、ＬＳＩウェハ−１上の近
接する２つのチップ２上の対応する点２ａ，２ｂ６照明
光３ｍ＋３ｂで照明し、対物レンズ４ａ＋４ｂで拡大し
て光電変換器５ａ　、５ｂ上に結像させる。光電変換器
５ａ，５ｂは、光学像を電気信号に変換し、エツジ検出
回路１１　ａ　、　１ｌ　ｂで回路パターンエツジを検
出したのち２値化回路１２　ａ　ｅ　１２ｂで電気信号
を２値化号に変換する。照明が暗視野照明（図示せず）
の場合、あるいは明視野照明の場合でも回路パターンエ
ツジが鮮明な場合、エツジ検出回路は不安である。判定
回路１３では、２つの２値化号を比較判定する。被検査
回路パターンが正常の場合には、光電変換器５ｍ、５ｂ
上に結像された光学像はローとなる。したがって２値化
回路１２　ａ　＊　１２　ｂの出力も同一となる。もし
上記被検査回路パターンに欠陥が存在する場合には、上
記２値化回路１２ｍ、１２ｂよプ異なる２つの２値化号
を出力するので、これを判定回路１３で比較することに
より、欠陥検出が可能となる。また、ＸＹテーブル７を
Ｘ、Ｙ方向に走査することにより、ＬＳＩウェハ１の全
面が検査可能である。FIG. 11 shows an example of a conventional LSI wafer/visual inspection apparatus. As shown in FIG. 11, corresponding points 2a, 2b6 on two adjacent chips 2 on an LSI wafer 1 are illuminated with illumination light 3m+3b, magnified by objective lenses 4a+4b, and connected onto photoelectric converters 5a, 5b. image. The photoelectric converters 5a and 5b convert the optical image into an electric signal, and after detecting the circuit pattern edge with the edge detection circuits 11a and 11b, the electric signal is converted into a binary signal by the binarization circuit 12a and 12b. Convert. Illumination is dark field illumination (not shown)
If the edges of the circuit pattern are sharp, or even with bright field illumination, the edge detection circuit is unreliable. The determination circuit 13 compares and determines the two binarized codes. If the circuit pattern to be inspected is normal, the photoelectric converters 5m and 5b
The optical image formed above becomes low. Therefore, the outputs of the binarization circuits 12a*12b are also the same. If there is a defect in the circuit pattern to be inspected, the binarization circuits 12m and 12b output two different binarization codes, and the judgment circuit 13 compares these to detect the defect. becomes possible. Further, by scanning the XY table 7 in the X and Y directions, the entire surface of the LSI wafer 1 can be inspected.

これらの従来例において、２値化回路１２　ｍ　、　１
２ｂの２値化しきい［を決めるには、明るさのヒストグ
ラムを求め、ヒストグラムの谷に当たる明るさを２負化
しきいイ直とするのがよい。たとえば、第１２因に示す
ように、ヒストグラムの局所的最大値を与える明るさを
まず見付ける。見いだした２つの明るさの最大値Ｚｍａ
ｘｌ　、　Ｚｍａｘ２が互いに十分離れていることを確
かめて、これら２つの極大値ＺｍａｘＬＺｍａｘ２の間
でヒストグラムの極小値を与える位置Ｚｍｉｎ　を求め
る。そしてｆ　（Ｚｍｉｎ　）／ｍｉｎ［ｆ　（Ｚｍａ
ｘｌ　）　ｅ　ｆ　（Ｚｍａｘ２）］が十分小さければ
、最小値ＺｍｉｎｋＺ値化しきい値として採用する。In these conventional examples, the binarization circuit 12 m, 1
To determine the binarization threshold of 2b, it is best to obtain a brightness histogram and set the brightness that falls in the valley of the histogram as the binarization threshold. For example, as shown in the 12th factor, the brightness that gives the local maximum value of the histogram is first found. The two maximum brightness values Zma found
After making sure that xl and Zmax2 are sufficiently far apart from each other, a position Zmin that gives the minimum value of the histogram is found between these two maximum values ZmaxLZmax2. and f (Zmin)/min[f (Zma
xl ) e f (Zmax2)] is sufficiently small, it is adopted as the minimum value ZminkZ value conversion threshold.

しかし、ＬＳＩウェハのパターンは、そのヒストグラム
形状が第１３図（ａ）に示すようにノイズ成分を多く含
むこと、第１３１ｗ　（ｂ）に示すように谷の形状が複
雑であることから、２値化しきい値が安定に検出できな
いという欠点があった。また第１４図に示すように同一
チップでも、焦点合せ、照明のちらつき、ＸＹテーブル
の走査誤差によって、ヒストグラムの形状、特に谷の形
状が毎回異なるという現象が生じ、極小値位置Ｚ　ｍ　
１　ｎがばらつき、２値化しきいｉを安定に求めること
ができない。However, the LSI wafer pattern has a binary histogram shape that contains many noise components as shown in FIG. 13(a), and a complex valley shape as shown in FIG. The drawback was that the threshold value could not be detected stably. Furthermore, as shown in FIG. 14, even with the same chip, the shape of the histogram, especially the shape of the valley, differs each time due to focusing, flickering illumination, and scanning errors of the XY table, and the minimum value position Z m
1 n varies, and the binarization threshold i cannot be stably determined.

なお従来、２値化しきい値の決定については、たとえは
長尾真著「画像認識論」コロナ社（５８年）において詳
しく論じられている。しかるに上記の文献には、ヒスト
グラムの形状のばらつきに依存しない安定な２値化方法
については何等記述されていない。Heretofore, the determination of the binarization threshold has been discussed in detail in Makoto Nagao's ``Image Recognition Theory'' Corona Publishing (1958). However, the above-mentioned literature does not describe any stable binarization method that does not depend on variations in the shape of the histogram.

〔発明の目的〕 本発明は上記に述べた従来技術の欠点を除去し、安定に
２ｍ化しきい＠を検出可能とするパターン２値化方法お
よびその装置を提供することにある。[Object of the Invention] It is an object of the present invention to provide a pattern binarization method and an apparatus thereof, which eliminate the drawbacks of the prior art described above and make it possible to stably detect the 2m threshold.

〔発明の概要〕[Summary of the invention]

本発明は上記の目的を達成するため、先づ第１図（ａ）
に示す如く、ヒストグラムのノイズ成分を除去するため
にヒストグラムを平滑化する。つぎに第１の発明におい
ては、第１１伽）に示す如く、ヒストグラムの極大値Ｚ
ｍａｘ　１　、　Ｚｒ＋ｓａｘ　２および極小値Ｚｍｉ
ｎを求めたのち、この極大値Ｚｍａｘ　１　＋　Ｚｍａ
ｘ　２と、極小値Ｚｍｉｎとの間の区間内すなわち（ｆ
　（Ｚｍｌｎ）、ｍ１ｎ（ｆ　（Ｚｍａｚｌ）、ｆ（Ｚ
ｍａｘ２）　）　）の区間内における勾配の最も大きい
点を探索し、この点をとる明るさｚ４の頻度よりｆ（Ｚ
ｋ）＝Ｃなる直線でヒストグラム全分割する。ついで、
この直線ｆ（Ｚｋ）　＝　Ｃと、上記ヒストグラムとの
各交点の明るさｚ、　７．２　ｒ　２５　、ｚｑｋ求め
る。上記ヒストグラムと、直線ｆ＠ｌ＝ｃとの各交点の
明るさｚｌ、　ｚ２　。In order to achieve the above object, the present invention first shows FIG. 1(a).
As shown in Figure 3, the histogram is smoothed to remove noise components from the histogram. Next, in the first invention, as shown in No. 11), the maximum value Z of the histogram is
max 1, Zr+sax 2 and minimum value Zmi
After finding n, this maximum value Zmax 1 + Zma
Within the interval between x 2 and the minimum value Zmin, that is, (f
(Zmln), m1n(f (Zmazl), f(Z
max2)
Divide the entire histogram by a straight line k)=C. Then,
The brightness z, 7.2 r 25 , zqk of each intersection of this straight line f(Zk) = C and the above histogram is determined. The brightness zl, z2 of each intersection of the above histogram and the straight line f@l=c.

ｚ５．ｚｌはヒストグラムの形状変化に影響を受けにく
い安定点であり、かつヒストグラムの形状を記述するた
めに十分な情報をもっている。そこで、上記各明るさｚ
ｌ　ｅ　Ｚ２＋　ｚ５１　Ｚｌの１次結合として２値化
しきい値Ｔｂ金 Ｔｂ＝Ｃ１＊Ｚ１＋Ｃ２＊Ｚ２＋Ｃ５＊Ｚ３＋Ｃｕ・Ｚ
ＩＩ−＝１１１で求めることを特徴とするものであり、
第２の発明は上記ヒストグラムの極小値と、極大値とを
求め−この極小値と、極大値との間の区間における中間
レベルに一致する点を探索し、この点をとる明るさＺｋ
の頻度よりｆ　（Ｚｋ）　＝　Ｃなる直線でヒストグラ
ムを分割する。ついでこの直線ｆ　（Ｚｋ）　＝　Ｃと
、上記ヒストグラムとの各交点の明るさｚｌ　、　ｚ２
　、　Ｚ５゜ｚＩｌを求めたのち上記第１の発明と同様
に上記各明るさＺｌ　−２２＊　Ｚ５　、ＺＩＩの１次
結合として２値化しきい値Ｔｂｚ−上記（１）式よシ求
めること全特徴とするものである。z5. zl is a stable point that is not easily affected by changes in the shape of the histogram, and has sufficient information to describe the shape of the histogram. Therefore, each brightness z above
l e Z2+ z51 As a linear combination of Zl, binarization threshold Tb Gold Tb = C1 * Z1 + C2 * Z2 + C5 * Z3 + Cu・Z
It is characterized by finding II-=111,
The second invention calculates the minimum value and maximum value of the histogram, searches for a point matching the intermediate level in the interval between the minimum value and the maximum value, and calculates the brightness Zk at this point.
The histogram is divided by a straight line such that f (Zk) = C based on the frequency of . Next, the brightness zl, z2 of each intersection of this straight line f (Zk) = C and the above histogram
, Z5゜zIl is obtained, and as in the first invention, the binarization threshold Tbz is obtained as a linear combination of each of the brightnesses Zl -22* Z5 and ZII - all the characteristics are obtained according to the above equation (1). That is.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の実施例を示す図面について説明する。本発
明においては、前記従来の項で述べた第１１（２）ニオ
ケるリニアイメージセンサ５ａ、５ｂが自己走査して１
次元にパターンを検出する如くしかつＸＹテーブル７に
よυＬＳＩウェハＩを１上記リニアイメージセンナ５ａ
　、５ｂの走置方向に対して直角方向に移動可能になっ
ていて２次元にパターンを検出するように形成されてい
る。つぎに第２図は本発明の一実施例を示す２１＠化し
きい値検出回路図にして、上記第１１図に示すエツジ検
出回路１１　ａ　、　１１　ｂと、２値化回路１２ｍ、
１２ｂとの間に設けられている。而して２値化しきい値
回路は同図に示す如く、リニアイメージセンナ（図示せ
ず、第１１図参照）よシの出力がエツジ検出回路１１ｍ
、１１ｂｋ介してヒストグラム作成回路１４に入力され
ると、Ｖヒストグラム作成回路１４は前記した第１３図
および第１４図に示す如くヒストグラムを作成する。つ
いでヒストグラム上の雑音全除去するために、平滑化回
路１５が明るさに関する平滑化の関数ｆ（Ｚｉ）として −ｑ（ｆ（Ｚｌ−１）＋ｆ（Ｚｉ）＋ｆ（Ｚ１＋１　”
）　）あるいは 、　（ｆ（Ｚｉ−２）＋ｆ（Ｚｉ−１）＋ｆ　（Ｚｉ　
）＋　ｆ（Ｚｉ＋１　）＋ｆ（Ｚｔ＋２）　） のように等しい重みを付けて第１図（ａ）に示す如く平
滑化したのち、極大値極小値検出回路１６が上記平滑さ
れたヒストグラムから第１図（ｂ）に示す如く、極大値
ｆ　（Ｚｍａｘ　１　）　＋　ｆ　（Ｚｍａｘ　２　）
および極小＠　ｆ（Ｚｍｉｎ）を求める。ついで勾配検
出回路１７では上記極大値ｆ　（Ｚｍａｚ　１　）　＊
　ｆ　（Ｚｍａｚ　２　）と極小値ｆ（ｍｉｎ）の区間
内すなわち （ｆ（Ｚｍｉｎ）　、　ｍ１ｎ（ｆ（Ｚｍａｘｌ　）　
、　ｆ　（Ｚｍａｘ２）　）　：］の区間内における最
大勾配を検出し、この最大勾配をとる明るさＺｋの頻度
よシｆ（Ｚｋ）＝Ｃｔｌ−決定する。この勾配検出回路
１７はたとえば ｌ　ｆ（Ｚｉ＋ｘ　）−ｆ（ｚを１）　Ｉが最大となる
明るさＺｋｉ検出してｆ（ｚｓｃ）＝Ｃ’に決定する。The drawings showing embodiments of the present invention will be described below. In the present invention, the 11th (2) cool linear image sensors 5a and 5b described in the prior art section self-scan and
The υLSI wafer I is placed on the XY table 7 using the above-mentioned linear image sensor 5a so as to detect a pattern in two dimensions.
, 5b, and is formed to be movable in a direction perpendicular to the running direction of the sensors 5b and to detect a pattern two-dimensionally. Next, FIG. 2 is a 21@ threshold value detection circuit diagram showing an embodiment of the present invention, and includes the edge detection circuits 11a, 11b shown in FIG. 11 above, the binarization circuit 12m,
12b. As shown in the figure, the binarization threshold circuit outputs the output from the linear image sensor (not shown, see Figure 11) to the edge detection circuit 11m.
, 11bk to the histogram creation circuit 14, the V histogram creation circuit 14 creates a histogram as shown in FIGS. 13 and 14 described above. Next, in order to remove all the noise on the histogram, the smoothing circuit 15 creates a brightness-related smoothing function f(Zi) as follows: -q(f(Zl-1)+f(Zi)+f(Z1+1))
) ) Or, (f(Zi-2)+f(Zi-1)+f(Zi
)+f(Zi+1)+f(Zt+2)) After smoothing as shown in FIG. As shown in (b), the maximum value f (Zmax 1 ) + f (Zmax 2 )
and find the minimum @f(Zmin). Then, the gradient detection circuit 17 detects the maximum value f (Zmaz 1 ) *
Within the interval between f (Zmaz 2 ) and the minimum value f (min), that is, (f (Zmin) , m1n (f (Zmaxl )
, f (Zmax2) ) :] is detected, and the frequency of brightness Zk that takes this maximum gradient is determined as f(Zk)=Ctl-. The gradient detection circuit 17 detects the brightness Zki at which I is maximum, for example, l f (Zi+x) - f (z is 1), and determines f (zsc)=C'.

交点検出回路１８が上記ｆ（Ｚｋ）＝Ｃと、ヒストグラ
ムとの交点をとる明るさＺ１＊　Ｚｉ　＋　２５　ｒ　
”１全第１図（ｂ）に示す如く求めたのち、しきい値決
定回路１９が前もって決めておいた定数Ｃ１・Ｃ２・Ｃ
５・Ｃ１１との１次結合 Ｃ１ＩＩｚ１＋Ｃ２・ｚ２＋Ｃ５・ｚ５＋Ｃｌｌ１１２
Ｉ＋を求めることにより、しきい値Ｔｂｉ決定し、これ
を２＠化回路１２ａ、１２ｂに送って２値化に用いられ
る。したがって本実施例においてはヒストグラムから２
値化しきい値を安定に検出することができる。つぎに対
象とするＬＳＩウェハのヒストグラム形状が焦点はずれ
等により大きくばらつくような場合には、２値化しきい
値Ｔｈとして第４図に示す如く、安定していないＺｉに
使用しないでＴｈ＝Ｃ１＃ｚｌ＋Ｃ５−２５＋Ｃ４・ｚ
ＩＩ、Ｃ２＝。The brightness Z1* Zi + 25 r at which the intersection detection circuit 18 finds the intersection between the above f(Zk)=C and the histogram
1 after calculating as shown in FIG.
5・Linear combination with C11 C1IIz1+C2・z2+C5・z5+Cll112
By determining I+, a threshold value Tbi is determined, which is sent to the 2@ conversion circuits 12a and 12b and used for binarization. Therefore, in this example, 2
It is possible to stably detect the valuation threshold. Next, if the histogram shape of the target LSI wafer varies greatly due to defocusing, etc., set the binarization threshold Th as shown in Fig. 4, without using it for unstable Zi, and set Th=C1#. zl+C5-25+C4・z
II, C2=.

とすれば圧の山のすその形状に影＋Ｖを受けることなく
、シきい値が安定される。If so, the threshold value will be stabilized without being affected by +V on the shape of the bottom of the pressure mountain.

上記に述べたる如く、上記の実施例によれば、２値化し
きい値全決定するだめのヒストグラム作成を比較のため
に検出したパターンから直接行わなくても、オフライン
で前もって求めておくことが可能となる。例数ならはオ
フ２インで前もって作成したヒストグラムが、たとえ比
較のために検出したパターンから作成したヒストグラム
と異なっていたとしても、求めた２値化しきい値が安定
しているので、何ら問題が生じないからである。As described above, according to the above embodiment, it is possible to obtain the histogram in advance off-line without directly determining the binarization threshold value from the patterns detected for comparison. becomes. In terms of the number of examples, even if the histogram created in advance with off-2-in is different from the histogram created from the pattern detected for comparison, there will be no problem because the determined binarization threshold is stable. This is because it does not occur.

そして、ＬＳＩウェハの代表的チップを対象とし、その
ヒストグラムから２籠化しきい値を求めれば、そのしき
い値がＬＳＩウェハの全チップに対して有効であるとい
う効果を生ずる。したがって２値化しきい値はＬＳＩウ
ェハの１チツプに対してオフラインで１回求めておけば
よいので、検査時間の短縮をはかることができ、かつハ
ードウェハを小形化することができる。たとえば第５凶
に示す如くＬＳＩウェハｌの２個のチップ２１　ｍ　、
　２１　ｂ　ｆ代表に選んで既に述べた第２図と同−Ｉ
Ｉ成をした２値化しきい値検出回路ｍによシ、ＬＳＩウ
ェハ１全体の２＠化しきい値として２６のチップ２１　
ａ　、　２１　ｂのヒストグラムからしきい［１−検出
することができる。If the two-cage threshold is determined from the histogram for a typical chip on the LSI wafer, the effect is that the threshold is valid for all chips on the LSI wafer. Therefore, the binarization threshold need only be determined once off-line for each chip of the LSI wafer, so that inspection time can be shortened and the hardware can be downsized. For example, as shown in the fifth row, two chips 21 m of an LSI wafer l,
21b Same as Figure 2 and I, which was selected as the representative and already mentioned.
26 chips 21 are used as the 2@ conversion threshold of the entire LSI wafer 1 by the binarization threshold detection circuit m that has been configured.
From the histograms of a, 21b, the threshold [1- can be detected.

つきに第６図は本発明の他の一実施例を示すヒストグラ
ムの２値化しきい値検出方法を示す図、第７因はヒスト
グラム作成回路の他の一実施例を示す回路図、第８図は
勾配検出回路の他の一実施例１示す回路図である。第６
図では第２図に示す極大値極小値検出回路１６によｊ）
　ｆ　（Ｚｍａｘ　１　）　、　ｆ　（Ｚｍａｘ２）　
。FIG. 6 is a diagram showing a histogram binarization threshold detection method showing another embodiment of the present invention, and the seventh factor is a circuit diagram showing another embodiment of the histogram creation circuit. FIG. 2 is a circuit diagram showing another embodiment 1 of the gradient detection circuit. 6th
In the figure, the maximum value and minimum value detection circuit 16 shown in FIG.
f (Zmax 1), f (Zmax2)
.

ｆ（Ｚｍｉｎ）ｋ求めｆ＠ｌ＝ｃとしてｆ（Ｚｍｉｎ）
＋ｍｉｎ　（ｆ（Ｚｍａｘｌ）、ｆ（Ｚｍａｘ２）　）
とする。そして、この明るさ頻度に一致する頻度の明る
さＺｔｌ　Ｚ２　＊　ｚ５　Ｔ　ｚ、’を交点検出回路
１８によシ求め、 Ｃ１・ｚｌ＋Ｃ２・ｚ２＋Ｃ５・ｚ５＋ＣＩＩ＠ｚＩＩ
を、２値化しきい値としてもよい。この実施例によれば
、ヒストグラム上の十分安定な点Ｚ１ｓＺ２＊Ｚ５＋Ｚ
ｕｋ用いて、簡単なアルゴリズムでしきい値を安定に決
定することができる。また上記実施例に使用されるヒス
トグラム作成回路等の構成要素については、いずれも従
来技術で笑現司能である。Find f(Zmin)k and set f@l=c to f(Zmin)
+min (f(Zmaxl), f(Zmax2))
shall be. Then, the brightness Ztl Z2 * z5 T z,' with a frequency matching this brightness frequency is determined by the intersection detection circuit 18, and C1・zl+C2・z2+C5・z5+CII@zII
may be used as a binarization threshold. According to this example, a sufficiently stable point Z1sZ2*Z5+Z on the histogram
Using uk, the threshold value can be stably determined by a simple algorithm. Furthermore, all of the components such as the histogram creation circuit used in the above embodiments are conventional techniques.

たとえばヒストグラム作成回路は第７−に示す如く、コ
ンパレータ２１と、カウンタお、ラッチＵとの組合せで
実現できかつ勾配検出回路１７（第２図）は第８図に示
す如く、シフトレジスタ５と、引算器２６、Ｅｘｏ、回
路ｎとの組合せで実現することができる。さらにヒスト
グラムの最大勾配はＥｘｏｒ回路ｎのあとに最大値検出
回路２８ヲ付加することによって実現することができる
。For example, the histogram creation circuit can be realized by a combination of a comparator 21, a counter, and a latch U, as shown in FIG. This can be realized in combination with the subtracter 26, Exo, and circuit n. Furthermore, the maximum gradient of the histogram can be realized by adding a maximum value detection circuit 28 after the Exor circuit n.

〔発明の効果〕〔Effect of the invention〕

以上述べたる如く、本発明によれはヒストグラム形状の
ばらつき形状によらずに安定に２値化しきい値を検出す
ることができ、これによってＬＳＩウェハパターン外観
検Ｉｎ自動化することができる効果を有する。As described above, according to the present invention, it is possible to stably detect the binarization threshold regardless of the shape of variations in the shape of the histogram, and this has the effect that visual inspection of LSI wafer patterns can be automated.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例を示すヒストグラムの２値化
しきい値検出方法の説明図、第２図は本発明の一実施例
を示す２値化しきい値検出回路を示す回路（２）、第３
図はＬＳＩウェハパターンのヒストグラムの一例を示す
図、第４図は本発明の他の一実施例を示すヒストグラム
の２値化しきい値検出方法の説明図、第５図はオフライ
ンで特定のチップから２値化しきい値を検出する装置全
示す説明図、第６図は本発明のさらに他の一実施例を示
すヒストグラムの２値化しきい値検出方法の説明図、第
７因はヒストグラム作成回路の一例を示す回路図、第８
因は勾配検出回路の一例を示す回路図、第９図はＬＳＩ
ウェハの一例を示す平面図、第１０図はそのチップの拡
大斜視図、第１１図は従来のＬＳＩウェハ外観検査装置
を示す斜視図、第１２図は従来のヒストグラムしきい値
検出方法の説明図、第１３因はＬＳＩウェハパターンの
ヒストグラムを示す囚、第１４図はＬＳＩウェハパター
ンのヒストグラムの他の一例を示す図である。 １・・・ＬＳＩウェハ、２・・・チップ、５・・・光電
変換器、７・・・ＸＹテーブル、１２・・・２値化回路
、１４・・・ヒストグラム作成回路、１５・・・平滑化
回路、１６・・・極大値極小値検出回路、１７・・・勾
配検出回路、１８・・・交点検出回路、１９・・・しき
い値決定回路。 代理人　弁理士　秋　本　正　実 第１図 （Ｇ） （ｂ） 閂植刊 第３図 Ｚｒｒｌｎ：　　’！！鹿＋Ｊｉ°大！Ｚｍｉｎ：　！
瀧＋＝　Ｎｔ： Ｚ＋　　　”ｆ　　　Ｚ３　”４　　　明５ｓ第７図 第８図 第９図 第１０図 第１１囚 第１２凶 Ｚｍ□ｘ＋　　Ｚｍｉｎ　　Ｚｍｑｘ２　−に第１３図 融Ｔｈ　　　叩Ｉ （ｂ） ｌＩＪ領Ｔｈ　　ＱＦＩにFIG. 1 is an explanatory diagram of a histogram binarization threshold detection method showing an embodiment of the present invention, and FIG. 2 is a circuit (2) showing a binarization threshold detection circuit showing an embodiment of the present invention. , 3rd
The figure shows an example of a histogram of an LSI wafer pattern, FIG. 4 is an explanatory diagram of a histogram binarization threshold detection method showing another embodiment of the present invention, and FIG. FIG. 6 is an explanatory diagram showing the entire device for detecting a binarization threshold. FIG. 6 is an explanatory diagram of a histogram binarization threshold detection method showing still another embodiment of the present invention. The seventh factor is due to the histogram creation circuit. Circuit diagram showing an example, No. 8
The cause is a circuit diagram showing an example of a slope detection circuit, and FIG. 9 is an LSI
FIG. 10 is a plan view showing an example of a wafer, FIG. 10 is an enlarged perspective view of the chip, FIG. 11 is a perspective view showing a conventional LSI wafer appearance inspection device, and FIG. 12 is an explanatory diagram of a conventional histogram threshold detection method. , the thirteenth factor is a diagram showing a histogram of an LSI wafer pattern, and FIG. 14 is a diagram showing another example of a histogram of an LSI wafer pattern. DESCRIPTION OF SYMBOLS 1... LSI wafer, 2... Chip, 5... Photoelectric converter, 7... XY table, 12... Binarization circuit, 14... Histogram creation circuit, 15... Smoothing 16...Local maximum value detection circuit, 17...Gradient detection circuit, 18...Intersection detection circuit, 19...Threshold value determination circuit. Agent Patent Attorney Tadashi Akimoto Figure 1 (G) (b) Bolt Figure 3 Zrrln: '! ! Deer + Ji ° large! Zmin: !
Taki += Nt: Z+ ``f Z3'' 4 Akira 5s Figure 7 Figure 8 Figure 9 Figure 10 Figure 11 Prisoner 12th Kaku Zm□x+ Zmin Zmqx2 - to Figure 13 Melt Th Hit I (b) lIJ territory Th QFI

Claims (1)

【特許請求の範囲】 １、同一回路パターンを複数個有する試料上の２個の回
路パターン上の対応する部分の画像を検出し、この検出
信号を２値化後比較して不一致部分を欠陥と判定するパ
ターン２値化方法において、上記２個の回路パターン上
に対応する部分の画像のヒストグラムを作成し、このヒ
ストグラムの最大勾配を求め、この最大勾配をとる明る
さ頻度に一致する頻度の明るさを求め、この頻度の明る
さに関する１次結合として２値化しきい値を求めること
を特徴とするパターン２値化方法。 ２、前記ヒストグラムを平滑化したのち最大勾配を求め
ることを特徴とする前記特許請求の範囲第１項記載のパ
ターン２値化方法。 ３、前記ヒストグラムの極大値と、極小値とを求めこの
極大値と、極小値との間の区間における最大勾配を求め
ることを特徴とする前記特許請求の範囲第１項記載のパ
ターン２値化方法。 ４、同一回路パターンを複数個有する試料上の２個の回
路パターン上の対応する部分の画像を検出し、この検出
信号を２値化後比較して不一致部分を欠陥と判定するパ
ターン２値化方法において、上記２個の回路パターン上
の対応する部分の画像のヒストグラムを求め、このヒス
トグラムの極小値と、極大値との中間レベルの明るさ頻
度に一致する頻度の明るさを求め、この頻度の明るさに
関する１次結合として２値化しきい値を求めることを特
徴とするパターン２値化方法。 ５、同一回路パターンを複数個有する試料上の２個の回
路パターン上の対応する部分の画像を検出し、この検出
信号を２値化し比較することにより不一致部分を欠陥と
判定するように構成されたパターン２値化装置において
、上記２個の回路パターン上の対応する画像のヒストグ
ラムを作成する手段と、上記ヒストグラムから最大勾配
を求める手段と、この最大勾配をとる明るさ頻度に一致
する頻度の明るさを検出する手段と、この検出された頻
度の明るさの１次結合を求める手段とを設け、上記ヒス
トグラムの最大勾配をとる明るさ頻度に一致する頻度の
明るさに関する１次結合として２値化しきい値を求める
ように構成したことを特徴とするパターン２値化装置。 ６、前記ヒストグラムを平滑化する手段を設けたことを
特徴とする前記特許請求の範囲第５項記載のパターン２
値化装置。 ７、前記ヒストグラムの極小値、極大値を検出する手段
と、ヒストグラムの極小値と、極大値との間の区間にお
ける最大勾配を検出する手段とを設けたことを特徴とす
る前記特許請求の範囲第５項記載のパターン２値化装置
。 ８、同一回路パターンを複数個有する試料上の２個の回
路パターン上の対応する部分の画像を検出し、この検出
信号を２値化後比較して不一致部分を欠陥と判定するよ
うに構成されたパターン２値化装置において、上記２個
の回路パターン上の対応する部分の画像のヒストグラム
を求める手段と、このヒストグラムの極小値と極大値と
の中間レベルの明るさ頻度に一致する頻度の明るさを求
める手段と、この頻度の明るさの１次結合を求める手段
とを設け、上記ヒストグラムの最大勾配をとる明るさ頻
度に一致する頻度の明るさに関する１次結合として２値
化しきい値を求めるように構成したことを特徴とするパ
ターン２値化装置。[Claims] 1. Images of corresponding parts on two circuit patterns on a sample having a plurality of identical circuit patterns are detected, and the detected signals are compared after being binarized, and mismatched parts are determined to be defects. In the pattern binarization method for determining, a histogram of the image of the corresponding portion on the above two circuit patterns is created, the maximum gradient of this histogram is determined, and the brightness of the frequency corresponding to the brightness frequency that takes this maximum gradient is determined. A pattern binarization method characterized in that a binarization threshold value is obtained as a linear combination of the brightness of this frequency. 2. The pattern binarization method according to claim 1, characterized in that the maximum gradient is determined after smoothing the histogram. 3. Pattern binarization according to claim 1, characterized in that the local maximum value and local minimum value of the histogram are determined and the maximum gradient in the section between the local maximum value and the local minimum value is determined. Method. 4. Pattern binarization, in which images of corresponding parts of two circuit patterns on a sample having multiple identical circuit patterns are detected, and the detection signals are binarized and compared, and mismatched parts are determined to be defects. In the method, a histogram of images of corresponding parts on the above two circuit patterns is obtained, the brightness of the frequency that matches the brightness frequency of the intermediate level between the minimum value and the maximum value of this histogram is determined, and this frequency is calculated. A pattern binarization method characterized by determining a binarization threshold as a linear combination of brightnesses. 5. It is configured to detect images of corresponding parts of two circuit patterns on a sample having a plurality of identical circuit patterns, binarize the detection signals and compare them, thereby determining a mismatched part as a defect. In the pattern binarization device, there is provided a means for creating a histogram of corresponding images on the two circuit patterns, a means for determining a maximum gradient from the histogram, and a means for determining a frequency corresponding to the brightness frequency at which the maximum gradient is obtained. A means for detecting brightness and a means for determining a linear combination of the detected frequency brightnesses are provided, and 2 A pattern binarization device characterized in that it is configured to obtain a digitization threshold. 6. Pattern 2 according to claim 5, characterized in that a means for smoothing the histogram is provided.
Value device. 7. The scope of the above-mentioned claims, characterized in that the invention further comprises means for detecting the minimum value and maximum value of the histogram, and means for detecting the maximum slope in the section between the minimum value and the maximum value of the histogram. The pattern binarization device according to item 5. 8. It is configured to detect images of corresponding parts on two circuit patterns on a sample having a plurality of identical circuit patterns, and compare the detected signals after binarizing them, and determine a mismatched part as a defect. In the pattern binarization device, there is provided a means for obtaining a histogram of images of corresponding portions on the two circuit patterns, and a means for obtaining a histogram of images of corresponding portions on the two circuit patterns, and a brightness frequency corresponding to a brightness frequency of an intermediate level between the local minimum value and local maximum value of this histogram. A binarization threshold is provided as a linear combination of the brightness of the frequency that corresponds to the brightness frequency that takes the maximum slope of the above-mentioned histogram. A pattern binarization device characterized in that it is configured to obtain the pattern.