JPS61184905A - 多相交流発生回路 - Google Patents
多相交流発生回路Info
- Publication number
- JPS61184905A JPS61184905A JP2451285A JP2451285A JPS61184905A JP S61184905 A JPS61184905 A JP S61184905A JP 2451285 A JP2451285 A JP 2451285A JP 2451285 A JP2451285 A JP 2451285A JP S61184905 A JPS61184905 A JP S61184905A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- polyphase
- rectangular wave
- circuit
- down counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ac-Ac Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の分野)
本発明は、多相交流発生回路に関し、特に任意の相数お
よび任意の出力波形を有する多相交流電源の出力を可能
にした回路に関する。
よび任意の出力波形を有する多相交流電源の出力を可能
にした回路に関する。
(発明の背景)
第1図は、従来形の多相交流発生回路の例として単相交
流電源を3相交流電源に変換する回路を示す。同図の回
路は、電源トランス1と、この電源トランス1の2次コ
イルに並列接続されたコンデンサCIおよび抵抗R1の
直列回路からなる第1の移相回路2と、該2次コイルに
並列接続され抵抗R2およびコンデンサC2の直列回路
からなる第2の移相回路3とを備えている。
流電源を3相交流電源に変換する回路を示す。同図の回
路は、電源トランス1と、この電源トランス1の2次コ
イルに並列接続されたコンデンサCIおよび抵抗R1の
直列回路からなる第1の移相回路2と、該2次コイルに
並列接続され抵抗R2およびコンデンサC2の直列回路
からなる第2の移相回路3とを備えている。
第1図の回路においては、電源トランス1の1次コイル
に印加された単相交流電源Pから電源トランス1の2次
コイルに接続された各移相回路2および3によって例え
ば互いに2π/3の位相差を有する3相電源3pが生成
される。
に印加された単相交流電源Pから電源トランス1の2次
コイルに接続された各移相回路2および3によって例え
ば互いに2π/3の位相差を有する3相電源3pが生成
される。
上述の回路は構成が簡単であるという特徴を有するが、
各移相回路2および3の移相量が周波数に応じて変化す
るため、出力3相電源3pの位相差を適切に保つことが
できるのは特定の周波数に限定される。したがって、第
1図の回路は入力電源の周波数が変化する場合には使用
できないという不都合があった。
各移相回路2および3の移相量が周波数に応じて変化す
るため、出力3相電源3pの位相差を適切に保つことが
できるのは特定の周波数に限定される。したがって、第
1図の回路は入力電源の周波数が変化する場合には使用
できないという不都合があった。
また、第2図は単相パルス信号から3相信号を得るため
に従来より知られた回路を示す。同図の回路は、3個の
D型フリツブフ0ツブ4,5.6を縦続接続することに
より構成され、入力パルス信号CLKの周波数如何に係
わらず所定の位相差の3相交流信号が得られる。
に従来より知られた回路を示す。同図の回路は、3個の
D型フリツブフ0ツブ4,5.6を縦続接続することに
より構成され、入力パルス信号CLKの周波数如何に係
わらず所定の位相差の3相交流信号が得られる。
しかしながら、第2図の回路においては、出力電源の波
形が矩形波であるため、例えばモータ等を駆動する電源
として使用するには適さないという不都合があった。
形が矩形波であるため、例えばモータ等を駆動する電源
として使用するには適さないという不都合があった。
(発明の概要および目的)
本発明は、前述の従来形における問題点に鑑み、デジタ
ル的に生成した多相交流信号の論理レベルに応じて該多
相交流信号よりも^い周波数を有する信号をカウントア
ツプまたはカウントダウンし、この計数出力を用いて所
望の波形の電源出力を生成するという構想に基づき、任
意の相数および任意の波形の多相交流電源の生成を可能
とすることを目的とする。本発明は、さらに任意の周波
数においても出力波形、出力電圧が変化しない多相交流
電源の生成を可能にすることをも目的とする。
ル的に生成した多相交流信号の論理レベルに応じて該多
相交流信号よりも^い周波数を有する信号をカウントア
ツプまたはカウントダウンし、この計数出力を用いて所
望の波形の電源出力を生成するという構想に基づき、任
意の相数および任意の波形の多相交流電源の生成を可能
とすることを目的とする。本発明は、さらに任意の周波
数においても出力波形、出力電圧が変化しない多相交流
電源の生成を可能にすることをも目的とする。
(実施例の説明)
以下、図面により本発明の詳細な説明する。
第3図は、本発明の1実施例に係わる多相交流発生回路
の原理図である。同図に示されるように、本発明に係わ
る多相交流発生回路は、分周器7、多相化回路8、切換
スイッチ9−1.9−2.9−3、同期信号発生器10
−1 、10−2.10−3、アップダウンカウンタ1
1−1.11−2.11−3、そしてDAコンバータ1
2−1.12−2.12−3を具備する。分周器7は、
2/P以下の分局比を有し、多相矩形波1周期当たりに
計数する入力パルス数を規定する。但し、Pは相数、n
はDAコンバータの入力ビツト数である。多相化回路8
は、単相の矩形波から多相の矩形波を得るだめの回路で
あって、例えば第2図に示される回路が使用される。切
換スイッチ9−1.9−2.9−3は、多相矩形波のレ
ベルに応じて後続のアップダウンカウンタのモード切換
を行うものであり、実際には例えばNANDゲート等に
よって構成される。
の原理図である。同図に示されるように、本発明に係わ
る多相交流発生回路は、分周器7、多相化回路8、切換
スイッチ9−1.9−2.9−3、同期信号発生器10
−1 、10−2.10−3、アップダウンカウンタ1
1−1.11−2.11−3、そしてDAコンバータ1
2−1.12−2.12−3を具備する。分周器7は、
2/P以下の分局比を有し、多相矩形波1周期当たりに
計数する入力パルス数を規定する。但し、Pは相数、n
はDAコンバータの入力ビツト数である。多相化回路8
は、単相の矩形波から多相の矩形波を得るだめの回路で
あって、例えば第2図に示される回路が使用される。切
換スイッチ9−1.9−2.9−3は、多相矩形波のレ
ベルに応じて後続のアップダウンカウンタのモード切換
を行うものであり、実際には例えばNANDゲート等に
よって構成される。
同期信号発生器10−1.10−2.10−3は、単相
の矩形波に同期させて各アップダウンカウンタをプリセ
ットするパルス発生器であり、例えばモノステーブルマ
ルチバイブレータを利用して構成される。各アップダウ
ンカウンタ11−1.11−2.11−3は、プリセッ
ト可能な同期型10進またはバイナリカウンタであって
、カウントアツプおよびカウントダウン用の入力端子を
有するものである。
の矩形波に同期させて各アップダウンカウンタをプリセ
ットするパルス発生器であり、例えばモノステーブルマ
ルチバイブレータを利用して構成される。各アップダウ
ンカウンタ11−1.11−2.11−3は、プリセッ
ト可能な同期型10進またはバイナリカウンタであって
、カウントアツプおよびカウントダウン用の入力端子を
有するものである。
第3図の回路においては、入力パルス信号が分周器1に
おいてカウントダウンされ単相の矩形波信号が作られる
。この単相の矩形波信号から例えば3相の矩形波信号P
+ ’ 、P2’ 、P3’が作られる。そして、例え
ば多相矩形波信号P+’が高レベルの場合にはスイッチ
9−1がカウントアツプ側に切り換えられ入力パルスが
アップダウンカウンタ11=1においてカウントアツプ
される。また、多相矩形波信号P+’ が低レベルの場
合にはスイッチ9−1がカウントダウン側に切り換えら
れアップダウンカウンタ11−1が入力バルスをカウン
トダウンする。また、例えば同期信号発生器10−1は
多相矩形波信号P+’の立上り時に同期信号を発生し、
アップダウンカウンタ11−1のロード端子LDにこの
同期信号を印加することにより例えば多相矩形波信号P
+’の立上り時にアップダウンカウンタ11−1を°O
″にプリセットする。これにより、アップダウンカウン
タ11−1は多相矩形波信号P+’ に同期して入力パ
ルスのカウントアツプおよびカウントダウンを行うから
、該アップダウンカウンタ11−1の出力をDAコンバ
ータ12−1によってアナログ信号に変換することによ
り所望の多相交流信号P+が得られる。他の相の出力P
2゜P3も同様にして得られるから、第3図の回路は入
力パルスに同期した3相交流信号を出力することになる
。
おいてカウントダウンされ単相の矩形波信号が作られる
。この単相の矩形波信号から例えば3相の矩形波信号P
+ ’ 、P2’ 、P3’が作られる。そして、例え
ば多相矩形波信号P+’が高レベルの場合にはスイッチ
9−1がカウントアツプ側に切り換えられ入力パルスが
アップダウンカウンタ11=1においてカウントアツプ
される。また、多相矩形波信号P+’ が低レベルの場
合にはスイッチ9−1がカウントダウン側に切り換えら
れアップダウンカウンタ11−1が入力バルスをカウン
トダウンする。また、例えば同期信号発生器10−1は
多相矩形波信号P+’の立上り時に同期信号を発生し、
アップダウンカウンタ11−1のロード端子LDにこの
同期信号を印加することにより例えば多相矩形波信号P
+’の立上り時にアップダウンカウンタ11−1を°O
″にプリセットする。これにより、アップダウンカウン
タ11−1は多相矩形波信号P+’ に同期して入力パ
ルスのカウントアツプおよびカウントダウンを行うから
、該アップダウンカウンタ11−1の出力をDAコンバ
ータ12−1によってアナログ信号に変換することによ
り所望の多相交流信号P+が得られる。他の相の出力P
2゜P3も同様にして得られるから、第3図の回路は入
力パルスに同期した3相交流信号を出力することになる
。
なお、多相化回路8を変更することにより任意の相数と
することが可能であり、またDAコンバータ12−1.
12−2.12−3等を変更することにより正弦波、三
角波その他任意の波形の多相交流出力を得ることができ
る。
することが可能であり、またDAコンバータ12−1.
12−2.12−3等を変更することにより正弦波、三
角波その他任意の波形の多相交流出力を得ることができ
る。
第4図は、第3図の回路を具体化した3相三角波発生回
路を示す。同図において、分周器7は、例えば7418
162型の集積回路装置(以下、単にlCと称する)を
2個使用した115分周器である。多相化回路8は、前
述の第2図に示すものと同じ3個のD型フリップフロッ
プ4,5.6を使用したものである。切換スイッチ9−
1は、2個のナントゲート 13.14と1個のインバ
ータ15とを備えている。ナントゲート 13,14は
例えば74LS00型ICによっ構成され、インバータ
15は例えば74LSOJ型ICによって構成される。
路を示す。同図において、分周器7は、例えば7418
162型の集積回路装置(以下、単にlCと称する)を
2個使用した115分周器である。多相化回路8は、前
述の第2図に示すものと同じ3個のD型フリップフロッ
プ4,5.6を使用したものである。切換スイッチ9−
1は、2個のナントゲート 13.14と1個のインバ
ータ15とを備えている。ナントゲート 13,14は
例えば74LS00型ICによっ構成され、インバータ
15は例えば74LSOJ型ICによって構成される。
同期信号発生器1o−1は例えば7418123型IC
を使用したモノステーブルマルチバイブレータで構成さ
れている。アップダウンカウンタ11−1としては例え
ば74LS193型ICが使用され、OAコンバータ1
2−1はアップダウンカウンタ11−1の各ビットの出
力A、B、C,Dに接続された抵抗ラダー回路によって
構成されている。なお、16は74LS123型ICを
使用したモノステーブルマルチバイブレータであり、入
力パルスがアップダウンカウンタ11−1において的確
にカウントされるようにそのパルス幅を調整するための
ものである。また、第4図においては、多相化回路8の
各出力のうち多相矩形波信号P+’ についてのみ以後
の回路が示されているが、他の相の信号P2’ および
P3’ についても同様の回路が接続される。
を使用したモノステーブルマルチバイブレータで構成さ
れている。アップダウンカウンタ11−1としては例え
ば74LS193型ICが使用され、OAコンバータ1
2−1はアップダウンカウンタ11−1の各ビットの出
力A、B、C,Dに接続された抵抗ラダー回路によって
構成されている。なお、16は74LS123型ICを
使用したモノステーブルマルチバイブレータであり、入
力パルスがアップダウンカウンタ11−1において的確
にカウントされるようにそのパルス幅を調整するための
ものである。また、第4図においては、多相化回路8の
各出力のうち多相矩形波信号P+’ についてのみ以後
の回路が示されているが、他の相の信号P2’ および
P3’ についても同様の回路が接続される。
第5図を参照して第4図の回路の動作を説明する。入力
パルスが分周器7においてカウントダウンされ単相矩形
波信号CKが生成される。この信号GKに基づき多相化
回路8において3相矩形波信号P+ ’ 、P2’ 、
P3’がそれぞれ生成される。そして、例えば3相矩形
波信号P+’の出力 (が低レベルから高レベル
に変化すると、ナントゲート13が開かれ、ナントゲー
ト14が閉じられる。
パルスが分周器7においてカウントダウンされ単相矩形
波信号CKが生成される。この信号GKに基づき多相化
回路8において3相矩形波信号P+ ’ 、P2’ 、
P3’がそれぞれ生成される。そして、例えば3相矩形
波信号P+’の出力 (が低レベルから高レベル
に変化すると、ナントゲート13が開かれ、ナントゲー
ト14が閉じられる。
また、同期信号発生器10−1から所定幅の同期パルス
が出力されアップダウンカウンタ11−1のロード端子
L’Dに入力される。これにより、該カウンタ11−1
のA、B、C,D出力は共に“O”にプリセットされる
。
が出力されアップダウンカウンタ11−1のロード端子
L’Dに入力される。これにより、該カウンタ11−1
のA、B、C,D出力は共に“O”にプリセットされる
。
一方、3相矩形波信号P+’の1/30の周期の入力パ
ルスはモノステーブルマルチバイブレータ16によって
所定のパルス幅に調整され、ナントゲート13を介して
アップダウンカウンタ11−1のカウントアツプ端子U
に入力され、該カウンタ11−1において15周期カウ
ントアツプされる。次に、多相矩形波信号P1′が高レ
ベルから低レベルに変化すると、ナントゲート13が閉
じられナントゲート14が開かれる。これにより、アッ
プダウンカウンタ11−1のカウントダウン端子りにパ
ルス信号が入力され15周期のパルスがカウントダウン
される。アップダウンカウンタ11−1の4ピツトの出
力を構成する出力A、B、C,DはOAコンバータ12
−1において三角波信号に変換され出力P1として取り
出される。
ルスはモノステーブルマルチバイブレータ16によって
所定のパルス幅に調整され、ナントゲート13を介して
アップダウンカウンタ11−1のカウントアツプ端子U
に入力され、該カウンタ11−1において15周期カウ
ントアツプされる。次に、多相矩形波信号P1′が高レ
ベルから低レベルに変化すると、ナントゲート13が閉
じられナントゲート14が開かれる。これにより、アッ
プダウンカウンタ11−1のカウントダウン端子りにパ
ルス信号が入力され15周期のパルスがカウントダウン
される。アップダウンカウンタ11−1の4ピツトの出
力を構成する出力A、B、C,DはOAコンバータ12
−1において三角波信号に変換され出力P1として取り
出される。
なお、位相の異なる他の矩形波信号P2’およびP3′
についても同様の信号処理が行われ、互いに2π/3位
相の異なる三角波出力が得られる。
についても同様の信号処理が行われ、互いに2π/3位
相の異なる三角波出力が得られる。
(発明の効果)
以上のように、本発明によれば、任意の相数および任意
の出力波形の多相交流信号を出力することが可能となり
、周波数の変化等によって各相の出力電圧の大きさ、波
形および位相等が変動することがない。また、回路のほ
とんどがデジタル回路によって構成されているから、動
作が安定であると共に出力周波数レンジを極めて広くす
ることができる。さらに、入力パルスが遮断された場合
にも出力信号が最終パルス入力時の値にセットされ次の
パルスが入力されるまで一定の値に保持されるから、例
えば上記回路を圧電素子を使用したモータその他の駆動
回路として使用した場合にロータまたは可動子等が入力
信号の遮断によって所定外の位置に移動することが防止
され、精密な駆動制御を行うことができる。
の出力波形の多相交流信号を出力することが可能となり
、周波数の変化等によって各相の出力電圧の大きさ、波
形および位相等が変動することがない。また、回路のほ
とんどがデジタル回路によって構成されているから、動
作が安定であると共に出力周波数レンジを極めて広くす
ることができる。さらに、入力パルスが遮断された場合
にも出力信号が最終パルス入力時の値にセットされ次の
パルスが入力されるまで一定の値に保持されるから、例
えば上記回路を圧電素子を使用したモータその他の駆動
回路として使用した場合にロータまたは可動子等が入力
信号の遮断によって所定外の位置に移動することが防止
され、精密な駆動制御を行うことができる。
第1図および第2図はそれぞれ従来形の多相交流発生回
路としての多相化回路を示すブロック回路図、第3図は
本発明の1実施例に係わる多相交流発生回路の原理図、
第4図は第3図の回路の具体化例を示すブロック回路図
、そして第5図は第4図の回路の動作を説明するための
波形図である。 1:電源トランス、2,3:移相回路、4,5,6 :
D型フリップ70ツブ、7:分周器、8:多相化回路、
9−1.9−2.9−3 :切換スイッチ回路、10−
1 。 10−2.10−3 :同期信号発生器、11−1.1
1−2.11−3 ニアツブダウンカウンタ、12−1
.12〜2.12−3 : D Aコンバータ、13,
14.15 :ナンドゲート、15:インバータ、16
:モノステーブルマルチバイブレータ。
路としての多相化回路を示すブロック回路図、第3図は
本発明の1実施例に係わる多相交流発生回路の原理図、
第4図は第3図の回路の具体化例を示すブロック回路図
、そして第5図は第4図の回路の動作を説明するための
波形図である。 1:電源トランス、2,3:移相回路、4,5,6 :
D型フリップ70ツブ、7:分周器、8:多相化回路、
9−1.9−2.9−3 :切換スイッチ回路、10−
1 。 10−2.10−3 :同期信号発生器、11−1.1
1−2.11−3 ニアツブダウンカウンタ、12−1
.12〜2.12−3 : D Aコンバータ、13,
14.15 :ナンドゲート、15:インバータ、16
:モノステーブルマルチバイブレータ。
Claims (1)
- 【特許請求の範囲】 1、単相入力信号を多相矩形波に変換する多相化回路、
該多相矩形波信号の各相ごとに設けられた該多相矩形波
信号に同期して該多相矩形波信号よりも高い周波数を有
するクロック信号のカウントアップまたはカウントダウ
ンを行うアップダウンカウンタ、および該アップダウン
カウンタ出力をアナログ信号に変換するDAコンバータ
を具備することを特徴とする多相交流発生回路。 2、該多相矩形波信号のレベルに応じてアップダウンカ
ウンタのカウントアップまたはカウントダウンの切換え
を行う特許請求の範囲第1項に記載の多相交流発生回路
。 3、前記多相化回路は前記クロック信号をカウントダウ
ンした信号から多相矩形波信号を生成する特許請求の範
囲第1項または第2項に記載の多相交流発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2451285A JPS61184905A (ja) | 1985-02-13 | 1985-02-13 | 多相交流発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2451285A JPS61184905A (ja) | 1985-02-13 | 1985-02-13 | 多相交流発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61184905A true JPS61184905A (ja) | 1986-08-18 |
Family
ID=12140222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2451285A Pending JPS61184905A (ja) | 1985-02-13 | 1985-02-13 | 多相交流発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61184905A (ja) |
-
1985
- 1985-02-13 JP JP2451285A patent/JPS61184905A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6940736B2 (en) | Multiple switch circuit with limited switch frequency | |
US3523236A (en) | Circuit to control inverter switching for reduced harmonics | |
JPS639403B2 (ja) | ||
US5091841A (en) | Procedure for the control of frequency converter and rectifier/inverter bridges, and a modulator unit designed for implementing the procedure | |
JPS61184905A (ja) | 多相交流発生回路 | |
US4670831A (en) | Method and apparatus for generating a control power delivered to a load by a polyphase power line | |
JP2561887B2 (ja) | サーボモータの回転数計数回路 | |
US4438487A (en) | Digital phase-shifting circuit | |
US3638088A (en) | A device for generating a variable low-frequency ac current using pulse sampling techniques | |
JPH04295280A (ja) | Pwm信号演算回路 | |
WO1986007219A1 (en) | Phase modulators | |
JP2754005B2 (ja) | 多相パルス発生回路 | |
US3924195A (en) | Digital sawtooth generator | |
JP4096250B2 (ja) | 帰還形パルス幅変調方式a/d変換器 | |
US3249842A (en) | Multi-phase inverters | |
KR920002121B1 (ko) | 다이리스터 위상제어장치 | |
JPS5947975A (ja) | 3相信号発生装置 | |
JPS6126316B2 (ja) | ||
JPH0529893A (ja) | デユーテイ調整回路 | |
JPH0669313B2 (ja) | 誘導電動機の制御装置 | |
KR890007482A (ko) | 다상 동기모터 작동용 회로장치 | |
JPH01277026A (ja) | 帰還形パルス幅変調方式a/d変換器 | |
SU1334323A1 (ru) | Преобразователь посто нного напр жени в регулируемое трехфазное | |
SU734607A1 (ru) | Цифровой след щий привод | |
SU1190280A1 (ru) | Счетчик эектроэнергии |