JPS61182375A - 水平同期信号抽出回路 - Google Patents
水平同期信号抽出回路Info
- Publication number
- JPS61182375A JPS61182375A JP60022229A JP2222985A JPS61182375A JP S61182375 A JPS61182375 A JP S61182375A JP 60022229 A JP60022229 A JP 60022229A JP 2222985 A JP2222985 A JP 2222985A JP S61182375 A JPS61182375 A JP S61182375A
- Authority
- JP
- Japan
- Prior art keywords
- vertical reference
- waveform
- signal
- synchronization signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＶＴＲ等の再生信号から等化パルスを除去し、
水平同期信号を抽出する装置に関する。
水平同期信号を抽出する装置に関する。
従来の技術
複合映像信号から同期信号を分離し、その同期信号に周
波数結合した信号を得、その後、映像信号の処理を行う
ような装置、例えばＶＴＲの再生動作時のジッタ補正装
置においては、上記周波数結合は、再生信号の水平同期
信号に追従する様に構成されておシ、何らかの方法（例
えば特開昭５３−１４８９１４号に示される方法等）に
より垂直ブランキング期間の等化パルスをウィンド信号
を用いて水平同期信号の情報だけを抽出する等の細工が
されている。
波数結合した信号を得、その後、映像信号の処理を行う
ような装置、例えばＶＴＲの再生動作時のジッタ補正装
置においては、上記周波数結合は、再生信号の水平同期
信号に追従する様に構成されておシ、何らかの方法（例
えば特開昭５３−１４８９１４号に示される方法等）に
より垂直ブランキング期間の等化パルスをウィンド信号
を用いて水平同期信号の情報だけを抽出する等の細工が
されている。
第３図は従来例を示すブロック図で、第４図はその各部
の波形を示す図面である。１は複合同期信号（第４図の
波形１）が印加される端子、２は単安定マルチ回路で、
複合同期信号の前縁情報を抽出し、波形３のパルスを出
力し、ゲート回路４で水平同期情報のみ抽出され、位相
比較器（ＰＣ）６に印加する。ＰＣ５の制御によりミ圧
制御発振器（’ｖｃｏ）ｅの発振周波数が変化する。
の波形を示す図面である。１は複合同期信号（第４図の
波形１）が印加される端子、２は単安定マルチ回路で、
複合同期信号の前縁情報を抽出し、波形３のパルスを出
力し、ゲート回路４で水平同期情報のみ抽出され、位相
比較器（ＰＣ）６に印加する。ＰＣ５の制御によりミ圧
制御発振器（’ｖｃｏ）ｅの発振周波数が変化する。
ＶＣＯｅからのクロックが出力端子７と分局器８に印加
され、分局器８から水平同期周波数のクロック（波形９
）が発生し、ＰＣｓとゲート回路４に印加される。上記
ＰＣ５とＶＣＯａと分周器８によりＰＬＬ１１が構成さ
れている。
され、分局器８から水平同期周波数のクロック（波形９
）が発生し、ＰＣｓとゲート回路４に印加される。上記
ＰＣ５とＶＣＯａと分周器８によりＰＬＬ１１が構成さ
れている。
ＰＣ５では、ゲート回路４からの水平同期情報と分周器
８からのクロック（波形９）の位相比較がなされる。ま
たクロック（波形９）はゲート回路４のゲート信号（す
なわちウィンド信号）としても利用されている。
８からのクロック（波形９）の位相比較がなされる。ま
たクロック（波形９）はゲート回路４のゲート信号（す
なわちウィンド信号）としても利用されている。
ゲート回路４では、ウィンド信号９内（第４図ではハイ
レベル）に入った複合同期信号前縁情報（波形３）のみ
が抽出され、波形１０の様な水平同期情報を出力する。
レベル）に入った複合同期信号前縁情報（波形３）のみ
が抽出され、波形１０の様な水平同期情報を出力する。
発明が解決しようとする問題点
しかし、ヘリカルスキャンＶＴＲからの再生映像信号は
、磁気テープや回転シリンダ系の伸び縮み等により、信
号トラックのつなぎめ（ヘッドスイッチングポイント）
で、信号の伸び縮み（スキュー歪み）が発生する。ＶＨ
Ｓシリンダ等においては、上記スキュー量は現状１０μ
８〜３０μ８程度予想される。また１時間軸補正装置等
では再生画のスキュー影響を防止するために、ＶＴＲの
へッドスイッチンクポイントを、映像信号の垂直ブラン
キング期間の前半（垂直同期信号より前の期間の等化パ
ルス期間）に位置する。
、磁気テープや回転シリンダ系の伸び縮み等により、信
号トラックのつなぎめ（ヘッドスイッチングポイント）
で、信号の伸び縮み（スキュー歪み）が発生する。ＶＨ
Ｓシリンダ等においては、上記スキュー量は現状１０μ
８〜３０μ８程度予想される。また１時間軸補正装置等
では再生画のスキュー影響を防止するために、ＶＴＲの
へッドスイッチンクポイントを、映像信号の垂直ブラン
キング期間の前半（垂直同期信号より前の期間の等化パ
ルス期間）に位置する。
これは、時間軸補正装置の残留ジッタ性能を追求して設
計されたＰＬＩ、では、上記スキュー量に対する応答と
して１０Ｈ〜２０Ｈ（ＩＨは一水平同期信号区間）程度
を必要とするためである。
計されたＰＬＩ、では、上記スキュー量に対する応答と
して１０Ｈ〜２０Ｈ（ＩＨは一水平同期信号区間）程度
を必要とするためである。
従来例の第３図の構成が、スキューに対していかなる動
作を示すかを第４図を用いて説明する。
作を示すかを第４図を用いて説明する。
再生される複合映像信号１−１は、ヘッドスイッチング
ポイント１２で、スキュー１３が発生している。
ポイント１２で、スキュー１３が発生している。
ヘッドスイッチングポイント１２直後ではＰＬＬ１１が
応答していないために、ＰＬＬ１１内の分周器８からの
ウィンド信号９−１１はヘッドスイッチングポイント１
２前後で水平同期信号が一定間隔に来ると予想している
ので、到来する複合同期信号１−１の前縁情報（波形３
−１）のうち、ウィンド信号９−１内に入ったパルスを
水平同期情報（波形１Ｏ−１）と判断し、ＰＣｓに波形
１ｏ−１を印加し、波形１ｏ−１にＰＬＬ１１がロック
する。
応答していないために、ＰＬＬ１１内の分周器８からの
ウィンド信号９−１１はヘッドスイッチングポイント１
２前後で水平同期信号が一定間隔に来ると予想している
ので、到来する複合同期信号１−１の前縁情報（波形３
−１）のうち、ウィンド信号９−１内に入ったパルスを
水平同期情報（波形１Ｏ−１）と判断し、ＰＣｓに波形
１ｏ−１を印加し、波形１ｏ−１にＰＬＬ１１がロック
する。
しかし、等化パルス期間１４が終了した時点では複合同
期信号１−１の前縁情報（波形３−１）とウィンド信号
９−１との関係が、ヘッドスイッチング１２以前と反転
している事が図から判かる。
期信号１−１の前縁情報（波形３−１）とウィンド信号
９−１との関係が、ヘッドスイッチング１２以前と反転
している事が図から判かる。
このため、ｐｃｓには、波形１Ｏ−１（水平同期情報）
が印加されなくなり、ＰＬＬ１１のロックがしばらくは
ずれた状態となる。ここでもし、ウィンド信号９−１を
等化パルス期間１４のみ動作させる様は構成したならば
、波形１Ｑ−１の破線の様に１等化パルス期間終了時に
、新らたにＯ，ＳＨのスキュー１−が発生する。
が印加されなくなり、ＰＬＬ１１のロックがしばらくは
ずれた状態となる。ここでもし、ウィンド信号９−１を
等化パルス期間１４のみ動作させる様は構成したならば
、波形１Ｑ−１の破線の様に１等化パルス期間終了時に
、新らたにＯ，ＳＨのスキュー１−が発生する。
この状態では、前記した様に再生画のスキ二一影響防止
のため垂直ブランキング期間の前半に、ヘッドスイッチ
ングポイントを位置させた意味が結局、従来例のウィン
ド信号９−１が、スキューの発生した再生信号には追従
していないため、等化パルスのうち水平同期情報の抽出
を誤ってしまう事が従来例の最大の欠点であった。また
、ＰＬＬ１１の分周器８の出力であるウィンド信号９−
１が、ＰＬＬ１１のスキュ一応答の過程で再生信号に対
して移動するので、（第４図に波形ｅより波形９−１に
向って破線矢印に示した様に）スキュー状態によっては
、等化パルス期間にｏ、ｓＨスキューを発生したシする
。（詳しい説明は省略する。） よって、ウィンドパルスとしてＰＬＬ１１の分周器８の
出力を用いる事も問題である。
のため垂直ブランキング期間の前半に、ヘッドスイッチ
ングポイントを位置させた意味が結局、従来例のウィン
ド信号９−１が、スキューの発生した再生信号には追従
していないため、等化パルスのうち水平同期情報の抽出
を誤ってしまう事が従来例の最大の欠点であった。また
、ＰＬＬ１１の分周器８の出力であるウィンド信号９−
１が、ＰＬＬ１１のスキュ一応答の過程で再生信号に対
して移動するので、（第４図に波形ｅより波形９−１に
向って破線矢印に示した様に）スキュー状態によっては
、等化パルス期間にｏ、ｓＨスキューを発生したシする
。（詳しい説明は省略する。） よって、ウィンドパルスとしてＰＬＬ１１の分周器８の
出力を用いる事も問題である。
問題点を解決するための手段
本発明は上記従来例の問題点を解決するため、同期抽出
手段でＶＴＲ等の再生映像信号から複合同期信号を得、
この複合同期信号の前縁情報を微分手段で抽出し、水平
同期周期の周波数を有する発振手段の出力（ウィンドパ
ルス）で前記前縁情報から不要な等化パルス成分の前縁
情報を１個おきに除去して水平同期信号成分のみ抽出す
る回路を構成し、前記複合同期信号の前フィールドの第
１の垂直基準（例えば垂直同期信号）位置から前記複合
同期信号の水平周波数に同期したクロック（例えば水平
同期周波数の２倍の周波数のクロック）を所定数計数し
て約１フィールド遅延回路を構成して第２の垂直基準を
導出し、この第２の垂直基準と第３の垂直基準（例えば
前記複合同期信号の垂直同期信号）との位相関係に応じ
て、前記ウィンドパルスの位相をシフトする特徴を有し
た同期信号抽出回路である。
手段でＶＴＲ等の再生映像信号から複合同期信号を得、
この複合同期信号の前縁情報を微分手段で抽出し、水平
同期周期の周波数を有する発振手段の出力（ウィンドパ
ルス）で前記前縁情報から不要な等化パルス成分の前縁
情報を１個おきに除去して水平同期信号成分のみ抽出す
る回路を構成し、前記複合同期信号の前フィールドの第
１の垂直基準（例えば垂直同期信号）位置から前記複合
同期信号の水平周波数に同期したクロック（例えば水平
同期周波数の２倍の周波数のクロック）を所定数計数し
て約１フィールド遅延回路を構成して第２の垂直基準を
導出し、この第２の垂直基準と第３の垂直基準（例えば
前記複合同期信号の垂直同期信号）との位相関係に応じ
て、前記ウィンドパルスの位相をシフトする特徴を有し
た同期信号抽出回路である。
作 用
本発明は上記した構成により、ヘッド切換え時に発生す
るスキュー量を第２の垂直基準（前フィールドのＶ情報
）と第３の垂直基準（現フィールドのＶ情報）との位相
ずれ量を積分値として検知し、スキュー量が急激な変動
を伴わない事を利用して、前記位相ずれ量の積分値に応
じた位相量だけウィンドパルスをシフトし、安定に水平
同期信号を抽出する。
るスキュー量を第２の垂直基準（前フィールドのＶ情報
）と第３の垂直基準（現フィールドのＶ情報）との位相
ずれ量を積分値として検知し、スキュー量が急激な変動
を伴わない事を利用して、前記位相ずれ量の積分値に応
じた位相量だけウィンドパルスをシフトし、安定に水平
同期信号を抽出する。
実施例
本発明の一実施例を第１図に示し、各部のタイミングを
第２図を用いて説明する。従来例と同一の要素には同一
番号を付け、従来例と異なる部分のみ説明する。
第２図を用いて説明する。従来例と同一の要素には同一
番号を付け、従来例と異なる部分のみ説明する。
本発明が動作している状態では、ＰＬＬ１１は入力端子
ＩＫ入った複合同期信号（波形１）の水平同期情報（第
２図の波形１上に破線で示したポイント１ ｘ ｐ ）
にロックしようとして分周器８よりｆＨ１６が出る。Ｐ
ＬＬ１１は波形１内のヘッドスイッチングポイント１２
前後に発生したスキュー１３の影響を受け、水平同期情
報７！ −ｗ ｐに追従するまでに期間１７を要する。
ＩＫ入った複合同期信号（波形１）の水平同期情報（第
２図の波形１上に破線で示したポイント１ ｘ ｐ ）
にロックしようとして分周器８よりｆＨ１６が出る。Ｐ
ＬＬ１１は波形１内のヘッドスイッチングポイント１２
前後に発生したスキュー１３の影響を受け、水平同期情
報７！ −ｗ ｐに追従するまでに期間１７を要する。
一方、入力端子１に入った複合同期信号からＶＳＹＮＣ
３ＥＰ １ｓにおいて波形１ｇ−１（垂直同期信号）が
抽出される。単安定マルチ１９（ＭＭ２ ）は、波形１
８−１の後縁から、ＰＬＬ１１が安定になる期間１７以
降までのパルス波形１９−１（後縁が、第１の垂直基準
）を作成する。
３ＥＰ １ｓにおいて波形１ｇ−１（垂直同期信号）が
抽出される。単安定マルチ１９（ＭＭ２ ）は、波形１
８−１の後縁から、ＰＬＬ１１が安定になる期間１７以
降までのパルス波形１９−１（後縁が、第１の垂直基準
）を作成する。
カウンタ２ｏは分周器８からのクロック２ ｆＨ（波形
２１）を、第１の垂直基準より計赦し、波形２２（後縁
が第２の垂直基準）を出力する。第２の垂直基準は次の
フィールドのヘッドスイッチングポイント１２の直前に
位置している。単安定マルチ２３（ＭＭ３）は第２の垂
直基準から、垂直同期信号１８−１の前縁付近までのパ
ルス２３−１を作成する。台形波発生回路２４は、パル
ス２３−１の後縁から波形２４−１の様に傾斜を有する
台形波２４−１を発生させ、テンプルホールド（Ｓ／Ｈ
）２５に供給される。
２１）を、第１の垂直基準より計赦し、波形２２（後縁
が第２の垂直基準）を出力する。第２の垂直基準は次の
フィールドのヘッドスイッチングポイント１２の直前に
位置している。単安定マルチ２３（ＭＭ３）は第２の垂
直基準から、垂直同期信号１８−１の前縁付近までのパ
ルス２３−１を作成する。台形波発生回路２４は、パル
ス２３−１の後縁から波形２４−１の様に傾斜を有する
台形波２４−１を発生させ、テンプルホールド（Ｓ／Ｈ
）２５に供給される。
一方、単安定マルチ２６は、垂直同期信号１８−１の前
縁（第３の垂直基準）でサンプルパルス２６−１を発生
させ、Ｓ／Ｈ２５に供給される。
縁（第３の垂直基準）でサンプルパルス２６−１を発生
させ、Ｓ／Ｈ２５に供給される。
Ｓ／Ｈ２５では台形波２４−１をサンプルパルス２６−
１でサンプルした電位が取シ出される。積分向路２７は
、前記サンプル電位を平均化するもので、単安定マルチ
２ｓ（ＭＭｓ）の時定数を上記電圧で制御する。フリッ
プ７０ツブ２９（ＦＦ１）はカウンタ２ｏから出力され
る波形２２でクリアされ、波形２２の後縁（第２の垂直
基準）以降で最初にｆＨ波形１６の立ち上がりエツジで
出方が立ち上がる。
１でサンプルした電位が取シ出される。積分向路２７は
、前記サンプル電位を平均化するもので、単安定マルチ
２ｓ（ＭＭｓ）の時定数を上記電圧で制御する。フリッ
プ７０ツブ２９（ＦＦ１）はカウンタ２ｏから出力され
る波形２２でクリアされ、波形２２の後縁（第２の垂直
基準）以降で最初にｆＨ波形１６の立ち上がりエツジで
出方が立ち上がる。
ＭＭ５は、フリップフロップ２９の出力の立ち上がシよ
り上記電圧での制御に対応した幅のパルス２８を出力す
る。
り上記電圧での制御に対応した幅のパルス２８を出力す
る。
単安定マルチ３０（ＭＭ６ ）、３１ （ＭＭ？ ）に
よりほぼ水平同期周波数の発振器３２が構成され、波形
３２−１が出力されている。
よりほぼ水平同期周波数の発振器３２が構成され、波形
３２−１が出力されている。
発振器３２は、単安定マルチ２８の出力パルス２８−１
のＨレベルで、発振を停止し、パルス２８−１の後縁よ
り発振が開始される。
のＨレベルで、発振を停止し、パルス２８−１の後縁よ
り発振が開始される。
ここで、第２の垂直基準は、ＰＬＬ１１が安定な状態で
出力されたもので、前フィールドの映像信号と安定に一
致している。また、単安定マルチ２８の出力波形２８−
１の後縁は、前記電圧により制御されているため、波形
２８−１の後縁より発振する波形３２は、スキュー量１
３を考慮したウィンドパルスとなり、次フィールドの水
平同期情報の位相に一致している。
出力されたもので、前フィールドの映像信号と安定に一
致している。また、単安定マルチ２８の出力波形２８−
１の後縁は、前記電圧により制御されているため、波形
２８−１の後縁より発振する波形３２は、スキュー量１
３を考慮したウィンドパルスとなり、次フィールドの水
平同期情報の位相に一致している。
すなわち、スキュー量が小さく垂直同期信号が、前記第
２の垂直基準に近ずく様に移動した場合（第４図中の波
形１８内の破線で示した波形１８−２）、サンプルパル
ス２６も、破線２６−２で示した様に第４図中左側に移
動する。この事によってサンプルポイントが、台形波２
４−１の電圧の高い所をサンプルするため、平均化され
た電圧も高くなり、単安定マルチ２８のパルス２８−１
の幅が狭くなるので、結局、波形３２−１の発振開始が
早くなシ位相がシフトされる。
２の垂直基準に近ずく様に移動した場合（第４図中の波
形１８内の破線で示した波形１８−２）、サンプルパル
ス２６も、破線２６−２で示した様に第４図中左側に移
動する。この事によってサンプルポイントが、台形波２
４−１の電圧の高い所をサンプルするため、平均化され
た電圧も高くなり、単安定マルチ２８のパルス２８−１
の幅が狭くなるので、結局、波形３２−１の発振開始が
早くなシ位相がシフトされる。
ヘッドスイッチングポイントの後では波形３２−１は、
安定に次のフィールドのウィンドパルスとして用いる事
が出来るが、ヘッドスイッチングポイントの前では、水
平同期信号と一致しない。
安定に次のフィールドのウィンドパルスとして用いる事
が出来るが、ヘッドスイッチングポイントの前では、水
平同期信号と一致しない。
むしろ％ＰＬＬ１１からのｆＨ１６の方が、ウィンドパ
ルスとしては安定であるので、ヘッドスイッチングポイ
ント前後で、上記波形３２−１とｆＨ１６を切り換える
スイッチが５Ｗ３３である。
ルスとしては安定であるので、ヘッドスイッチングポイ
ント前後で、上記波形３２−１とｆＨ１６を切り換える
スイッチが５Ｗ３３である。
フリップフロップ３４（ＦＦ２）はカウンタ２０から出
力される等化パルス期間パルス（第１図３６−１のポイ
ントで波形例は省略した）の前縁でクリアされ、ウィン
ドパルスとしてｆＨ１６がＳ Ｗ ｓ ３より出力され
る。また、（ＦＦ２）３４は入力端子３６のヘッドスイ
ッチパルスによりＨレベルとなり、５Ｗ３３から、波形
３２−１がウィンドパルスとして出力される様に制御さ
れる。またゲート回路３６（ゲート２）は、前記等化パ
ルス期間のみ、５Ｗ３３からの出力信号を出し、波形３
６−２の様なウィンドパルスを出力し、ゲート回路４に
印加されている。一方単安定マルチ２からの出力波形は
波形３の様であり、同波形上にΔ印を付けたポイン）Ａ
−Ｈの水平同期情報が全て、ウィンドパルス３６のＨレ
ベル内に入っており、波形３内のＡ、Ｒのポイント以外
のパルスは全てウィンドパルス３７のＬレベル内に入シ
ネ要な等化パルス情報が安定に除去され、スキューは、
ポイン）Ｃ−Ｄ間にのみ発生し、従来例で発生した様な
スキュー１６等のヘッドスイッチングポイント以外のス
キューは全く発生しない。
力される等化パルス期間パルス（第１図３６−１のポイ
ントで波形例は省略した）の前縁でクリアされ、ウィン
ドパルスとしてｆＨ１６がＳ Ｗ ｓ ３より出力され
る。また、（ＦＦ２）３４は入力端子３６のヘッドスイ
ッチパルスによりＨレベルとなり、５Ｗ３３から、波形
３２−１がウィンドパルスとして出力される様に制御さ
れる。またゲート回路３６（ゲート２）は、前記等化パ
ルス期間のみ、５Ｗ３３からの出力信号を出し、波形３
６−２の様なウィンドパルスを出力し、ゲート回路４に
印加されている。一方単安定マルチ２からの出力波形は
波形３の様であり、同波形上にΔ印を付けたポイン）Ａ
−Ｈの水平同期情報が全て、ウィンドパルス３６のＨレ
ベル内に入っており、波形３内のＡ、Ｒのポイント以外
のパルスは全てウィンドパルス３７のＬレベル内に入シ
ネ要な等化パルス情報が安定に除去され、スキューは、
ポイン）Ｃ−Ｄ間にのみ発生し、従来例で発生した様な
スキュー１６等のヘッドスイッチングポイント以外のス
キューは全く発生しない。
発明の効果
本発明は、ＶＴＲのへラドスイッチングポイントを等化
パルス期間に置いた場合、スキュー歪みにより等化パル
ス期間から水平同期情報を抽出する等化パルス除去回路
の誤動作を完全に防止する事が出来る。
パルス期間に置いた場合、スキュー歪みにより等化パル
ス期間から水平同期情報を抽出する等化パルス除去回路
の誤動作を完全に防止する事が出来る。
また、時間軸補正器等において、水平同期情報の抽出ミ
スが発生しないために、スキューは、ヘッドスイッチン
グポイントのみに発生し、ＰＬＬは、■ブランキング期
間に安定に追従し、再生画にスキ箋−影響をおよぼさな
い。また映像信号を取シ扱う他の機器について本発明を
応用する事により、同一の効果が得られる。
スが発生しないために、スキューは、ヘッドスイッチン
グポイントのみに発生し、ＰＬＬは、■ブランキング期
間に安定に追従し、再生画にスキ箋−影響をおよぼさな
い。また映像信号を取シ扱う他の機器について本発明を
応用する事により、同一の効果が得られる。
また、ＰＬＬの構成によっては、単安定マルチ（ＭＭ２
）１ ｓｔＩのパルスディレィや単安定マルチ（ＭＭ
３）２３は特に必要でない。
）１ ｓｔＩのパルスディレィや単安定マルチ（ＭＭ
３）２３は特に必要でない。
さらに、ヘッドスイッチングポイントがＶプランキング
位置によっている場合、スイッチ３３は特に重要でなく
本発明と同一の効果を得る事ができる。
位置によっている場合、スイッチ３３は特に重要でなく
本発明と同一の効果を得る事ができる。
カウンタ２０のクロックとして分周器８の出力２ｆＨを
用いたが、クロックとしては再生映像信号に同期してい
るものであればよい。
用いたが、クロックとしては再生映像信号に同期してい
るものであればよい。
単安定マルチ回路（ＭＭｌ 、２，３，４，５゜６．７
）等のパルスディレー回路は、他の回路構成を用いても
同一の効果が得られる。
）等のパルスディレー回路は、他の回路構成を用いても
同一の効果が得られる。
第１図は本発明の一実施例のブロック図、第２図はその
動作波形図、第３図は従来例のブロック図、第４図はそ
の動作波形図である。 ２・・・・・・微分手段、３６・・・・・・ウィンドパ
ルス、１８−１．１９−１・・・・・・第１の垂直基準
、２１・・・・・・クロック、２２．２３−１・・・・
・・第２の垂直基準、１８−１・・・・・・第３の垂直
基準。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
動作波形図、第３図は従来例のブロック図、第４図はそ
の動作波形図である。 ２・・・・・・微分手段、３６・・・・・・ウィンドパ
ルス、１８−１．１９−１・・・・・・第１の垂直基準
、２１・・・・・・クロック、２２．２３−１・・・・
・・第２の垂直基準、１８−１・・・・・・第３の垂直
基準。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (6)
- （１）同期抽出手段でＶＴＲ等の再生映像信号から複合
同期信号を得、この複合同期信号の前縁情報を微分手段
で抽出し、水平同期周期の周波数を有する発振手段の出
力（ウインドパルス）で前記前縁情報から不要な等化パ
ルス成分の前縁情報を１個おきに除去して水平同期信号
成分のみ抽出する回路を構成し、前記複合同期信号の前
フィールドの第１の垂直基準位置から前記複合同期信号
の水平周波数に同期したクロックを所定数計数して約１
フィールド遅延回路を構成して第２の垂直基準を導出し
、この第２の垂直基準と第３の垂直基準との位相関係に
応じて、前記ウインドパルスの位相をシフトすることを
特徴とする水平同期信号抽出回路。 - （２）第１の垂直基準が、複合同期信号の垂直同期信号
を一定時間だけ遅延した信号を利用することを特徴とし
た特許請求の範囲第１項記載の水平同期信号抽出回路。 - （３）前フィールドの第１の垂直基準より複合同期信号
の水平周波数に同期したクロックを所定数計数して次フ
ィールドのヘッドスイッチ直前の第４の垂直基準を出力
し、この第４の垂直基準を遅延手段により遅延させた信
号を第２の垂直基準とすることを特徴とした特許請求の
範囲第１項記載の水平同期信号抽出回路。 - （４）ヘッドスイッチ直後から等化パルス期間だけウイ
ンドパルスで、不要な等化パルス成分を除去する特徴を
有する特許請求の範囲第１項記載の水平同期信号抽出回
路。 - （５）第２の垂直基準と第３の垂直基準との位相関係を
位相ずれ量の平均値として検知する事を特徴とした特許
請求の範囲第１項記載の水平同期信号抽出回路。 - （６）第１の垂直基準が、複合同期信号の垂直同期信号
であることを特徴とした特許請求の範囲第１項記載の水
平同期信号抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022229A JPS61182375A (ja) | 1985-02-07 | 1985-02-07 | 水平同期信号抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022229A JPS61182375A (ja) | 1985-02-07 | 1985-02-07 | 水平同期信号抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61182375A true JPS61182375A (ja) | 1986-08-15 |
| JPH053952B2 JPH053952B2 (ja) | 1993-01-18 |
Family
ID=12076963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022229A Granted JPS61182375A (ja) | 1985-02-07 | 1985-02-07 | 水平同期信号抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182375A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281694A (ja) * | 1985-05-16 | 1986-12-12 | Sanyo Electric Co Ltd | Ｐｌｌ回路 |
| JPH0254680A (ja) * | 1988-08-19 | 1990-02-23 | Mitsubishi Electric Corp | 画像信号用同期回路 |
-
1985
- 1985-02-07 JP JP60022229A patent/JPS61182375A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281694A (ja) * | 1985-05-16 | 1986-12-12 | Sanyo Electric Co Ltd | Ｐｌｌ回路 |
| JPH0554759B2 (ja) * | 1985-05-16 | 1993-08-13 | Sanyo Electric Co | |
| JPH0254680A (ja) * | 1988-08-19 | 1990-02-23 | Mitsubishi Electric Corp | 画像信号用同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053952B2 (ja) | 1993-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760844A (en) | Video signal data and composite synchronization extraction circuit for on-screen display | |
| US4746996A (en) | Skew error correction circuit for video signal reproducing apparatus | |
| EP0189195A2 (en) | Apparatus for correcting time base error of video signal | |
| JPH0121711B2 (ja) | ||
| JPS61182375A (ja) | 水平同期信号抽出回路 | |
| JPH04313991A (ja) | 同期クロック発生回路 | |
| US5206768A (en) | Method and apparatus for writing video signal in memory | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| JP2982512B2 (ja) | クロック発生回路 | |
| JPS625515B2 (ja) | ||
| JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
| JP2573213B2 (ja) | 水平同期信号再生回路 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JPH11205297A (ja) | クロック再生回路 | |
| JP4309034B2 (ja) | 周波数同期検出回路及びこの周波数同期検出回路を備えた信号処理装置 | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JPS62114330A (ja) | 位相同期回路 | |
| JP2675441B2 (ja) | 磁気記録再生装置 | |
| JPS60140569A (ja) | デ−タ再生装置 | |
| JPS60138778A (ja) | デ−タ再生装置 | |
| JPH066745A (ja) | 磁気記録再生装置 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPH07131760A (ja) | クロック信号生成回路 |