JPS61177174A - Controller of inverter - Google Patents
Controller of inverterInfo
- Publication number
- JPS61177174A JPS61177174A JP60017298A JP1729885A JPS61177174A JP S61177174 A JPS61177174 A JP S61177174A JP 60017298 A JP60017298 A JP 60017298A JP 1729885 A JP1729885 A JP 1729885A JP S61177174 A JPS61177174 A JP S61177174A
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- frequency
- inverter
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
【発明の詳細な説明】
Ｃ発明の技術分野〕
本発明は出力周波数に比例した交流電圧の３相交流電力
を出力するインバータの制御装置に係り、特にＰ−ＲＯ
Ｍ （プログラマブルＲＯＭ）、マスクＲＯＭの如きＲ
ＯＭ （Ｒｅａｄ ｏｎｌｙ ｍｅｎｏｒｙ）ＩＣ記憶
した通電パターンの読み出し方法を改良したインバータ
の制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a control device for an inverter that outputs three-phase AC power with an AC voltage proportional to the output frequency, and particularly to a P-RO
M (programmable ROM), R like mask ROM
The present invention relates to an inverter control device with an improved method for reading out energization patterns stored in an OM (Read only memory) IC.
（発明の技術的背景〕
インバータはトランジスタやシリコン制御素子付の整流
器をブリッジ回路に接続し、これらトランジスタのベー
スやシリコン制御整流素子に制御信号を与え、直流を単
相又は三相の交流電力にするものである。このインバー
タの制御信号を得る方法としては種々のものがあるが、
可変周波数発生のインバータでは通電パターンが多いの
で、ＲＯＭやその他の演算素子が使用されている。(Technical background of the invention) An inverter connects transistors and a rectifier with a silicon control element to a bridge circuit, applies control signals to the bases of these transistors and the silicon control rectifier, and converts DC into single-phase or three-phase AC power. There are various ways to obtain the control signal for this inverter.
Since there are many energization patterns in variable frequency generation inverters, ROM and other arithmetic elements are used.
以下、添付図面の第４図乃至第６図を参照して従来装置
を説明する。なお、図面の説明において同一要素は同一
符号で示しである。Hereinafter, the conventional device will be explained with reference to FIGS. 4 to 6 of the accompanying drawings. In addition, in the description of the drawings, the same elements are indicated by the same reference numerals.
第４図は従来装置の一例のブロック図であり、例えば特
開昭５７−４６６７７号公報に開示されている。周波数
データはインバータの出力周波数と出力電圧を指令する
もので、レートマルチプライヤ（Ｒａｔｅ ｍａｌｔｉ
ｐｌｉｅｒｓ ） １に与えられると共に、その一部は
電圧アドレスデータとしてＲＯＭ３に与えられる。レー
トマルチプライヤ１は発振回路５の信号（ｆｉｎ）を受
け、この信号を下記信号ｆｏｕｔに変換するものである
。FIG. 4 is a block diagram of an example of a conventional device, which is disclosed in, for example, Japanese Patent Application Laid-Open No. 57-46677. The frequency data commands the output frequency and output voltage of the inverter, and is used as a rate multiplier.
pliers ) 1 and a part of it is given to the ROM 3 as voltage address data. The rate multiplier 1 receives a signal (fin) from the oscillation circuit 5 and converts this signal into the signal fout below.
ここで、６４はレートマルチプライヤ１により定まる常
数、Ｍは５ビツト数により定まる定数である。それ故レ
ートマルチプライヤ１は、発振周波数ｆｉｎを周波数デ
ータと比例した周波数に変換する。このレートマルチプ
ライヤ１の出力信号ｆＯｕｔは電気角カウンタ２内の図
示しない分周器に与えられ、その出力（ｆｐ）は下式の
ようにｒｏｕｔを分周したものとなる。Here, 64 is a constant determined by rate multiplier 1, and M is a constant determined by a 5-bit number. The rate multiplier 1 therefore converts the oscillation frequency fin into a frequency proportional to the frequency data. The output signal fOut of the rate multiplier 1 is given to a frequency divider (not shown) in the electrical angle counter 2, and its output (fp) is obtained by dividing rout as shown in the following equation.
ここで、ｎは分周段数である。この分周器の出力は同じ
く電気角カウンタ２内の図示しないカウンタに与えられ
、２進カウントすることによりＲＯＭ３の容量と指定の
周波数データのビット数によって定まるビット数の２進
カウント出力が得られる。Here, n is the number of frequency division stages. The output of this frequency divider is also given to a counter (not shown) in the electrical angle counter 2, and by performing binary counting, a binary count output with the number of bits determined by the capacity of the ROM 3 and the number of bits of the specified frequency data is obtained. .
ＲＯＭ３は一般に２０４８’７−ド（Ｗｏｒｄ ） 。ROM3 is generally 2048'7-word (Word).
８ビツトの記憶容量を有するものが使用される。One with a storage capacity of 8 bits is used.
このＲＯＭ３は前述のように図示しない周波数データ入
力器より４ビツトの信号を受けるので、電気角カウンタ
２からは７ピツトの信号を受けることが出来る。それ故
ＲＯＭ３は、周波数データ入力器からは４ビツトである
から１６種類、従って８ビツトのデータを半分づつ使用
しても３２種類の周波数データを受けることができる。Since this ROM 3 receives a 4-bit signal from a frequency data input device (not shown) as described above, it can receive a 7-bit signal from the electrical angle counter 2. Therefore, the ROM 3 can receive 16 types of 4-bit frequency data from the frequency data input device, and therefore can receive 32 types of frequency data even if half of the 8-bit data is used.
また、電気角カウンタ２は７ビツトであるから１２８の
信号を受けることができる。このＲＯＭ３から読出され
た通電パターンのデータと電気角カウンタ２の出力は、
共に波形整形回路４に与えられて図示しないインバータ
を制御するための通電データに変換される。Furthermore, since the electrical angle counter 2 has 7 bits, it can receive 128 signals. The energization pattern data read from the ROM 3 and the output of the electrical angle counter 2 are
Both are applied to the waveform shaping circuit 4 and converted into energization data for controlling an inverter (not shown).
第５図は従来装置の他の例のブロック図である。FIG. 5 is a block diagram of another example of the conventional device.
そしてこの装置が第４図のものと異なる点は、インバー
タの出力周波数指令および制御のためのデータ（周波数
データ）と、インバータの出力電圧指令および制御のた
めのデータ（電圧アドレスデータ）とが別個に与えられ
ていることである。The difference between this device and the one in Figure 4 is that the inverter's output frequency command and control data (frequency data) and the inverter's output voltage command and control data (voltage address data) are separate. It is given to
上記の第４図および第、５図に示すＲＯＭ３における通
電パターンの記憶は、第６図に示すような方法で行われ
ている。即ち横軸に電気角カウンタからの電気角データ
を、縦軸には図示しない周波数データ入力器からのデー
タを受は入れるように構成する。従ってこのＲＯＭ３は
、１６種類又は３２種類のデータ（通電パターン）を１
２８の区分にわたって記憶させるものであるから、横軸
の１つのデータによる電気角３６０°の分解能は約３′
″になる。The energization pattern is stored in the ROM 3 shown in FIGS. 4, 5, and 5 by the method shown in FIG. 6. That is, the horizontal axis is configured to receive electrical angle data from an electrical angle counter, and the vertical axis is configured to receive data from a frequency data input device (not shown). Therefore, this ROM3 stores 16 types or 32 types of data (energization patterns) in one
Since it is stored over 28 sections, the resolution of 360 degrees of electrical angle by one data on the horizontal axis is approximately 3'
"become.
上記の如＜ＲＯＭＩＩ出方式の従来装置では、インバー
タ出力電圧の設定は周波数制御のデータと同一のデータ
によって行うか（第４図）、あるいはこれとは別に電圧
制御のためのデータを入力することにより行うか（第５
図）していた。In the conventional device using the ROMII output method as described above, the inverter output voltage is set using the same data as the frequency control data (Figure 4), or data for voltage control is input separately. (5th
Figure)
このため、第４図に示す前者の方式によるときは、イン
バータの出力周波数と出力電圧の関係が単一の周波数デ
ータで固定されてしまうため、インバータの電源電圧（
ライン電圧）が変動するとそれがインバータ出力電圧の
変動となって現れる欠点があり、また、モータの負荷の
変動に応じてトルクを変化させることができないという
欠点があった。これをより具体的に説明すると、例えば
ある周波数データによって１００Ｈｚ 、１２０Ｖが指
令されているときにモータに過負荷がかかり、その結果
１００Ｈｚ、１３０Ｖにすることが必要になっても、こ
の方式では電圧のみを変化させることができないのでこ
の変動に対応することはできない。For this reason, when using the former method shown in Fig. 4, the relationship between the inverter's output frequency and output voltage is fixed with a single frequency data,
There is a drawback that when the line voltage fluctuates, this appears as a fluctuation in the inverter output voltage, and there is also a drawback that the torque cannot be changed in response to fluctuations in the motor load. To explain this more specifically, for example, even if the motor is overloaded when 100Hz and 120V are commanded by certain frequency data, and as a result it becomes necessary to increase the frequency to 100Hz and 130V, this method will not change the voltage. It is not possible to respond to this variation because it is not possible to change only the
これに対して第５図に示す後者の方式によるときは、イ
ンバータの出力周波数と出力電圧は別個のデータにより
指令および制御されるため、モータに過負荷がかかった
りライン電圧が変動したりする場合でも、これに有効に
対処できる。しかながらこの方式では、出力周波数を指
令および制御するデータ（例えば４ビツト）と、出力電
圧を指令および制御するデータ（例えば５ビツト）を別
個に与えなければならないため、入力データ量が多くな
ってしまうという欠点がある。On the other hand, when using the latter method shown in Figure 5, the inverter's output frequency and output voltage are commanded and controlled by separate data, so if the motor is overloaded or the line voltage fluctuates, However, this can be dealt with effectively. However, in this method, data for commanding and controlling the output frequency (for example, 4 bits) and data for commanding and controlling the output voltage (for example, 5 bits) must be provided separately, so the amount of input data becomes large. It has the disadvantage of being stored away.
本発明は上記の従来技術の欠点を克服するためになされ
たもので、少ない入力データによって最適な出力電圧が
得られるようインバータを制御することができるＲＯＭ
読出方式のインバータの制御装置を提供することを目的
とする。The present invention has been made to overcome the drawbacks of the above-mentioned prior art, and is a ROM that can control an inverter to obtain an optimal output voltage with a small amount of input data.
An object of the present invention is to provide a control device for a read-out type inverter.
上記の目的を達成するため本発明は、周波数および電圧
を可変にした３相交流電力を出力するインバータの通電
パターンを複数記憶するＲＯＭと、周波数データとイン
バータの出力周波数に対する出力電圧のシフト出を指令
する電圧シフトデータを加算し、電圧アドレスデータを
出力する加算手段と、電圧アドレスデータに対応する通
電パターンを周波数データにもとづいてＲＯＭから読出
し、これによりインバータを制御する手段とを備えるイ
ンバータの制御装置を提供するものである。In order to achieve the above object, the present invention provides a ROM that stores a plurality of energization patterns of an inverter that outputs three-phase AC power with variable frequency and voltage, and a ROM that stores frequency data and a shift output of the output voltage with respect to the output frequency of the inverter. Control of an inverter, comprising: adding means for adding voltage shift data to be commanded and outputting voltage address data; and means for reading an energization pattern corresponding to the voltage address data from a ROM based on frequency data, thereby controlling the inverter. It provides equipment.
（発明の実施例〕
以下、添付図面の第１図乃至第３図を参照して本発明の
一実施例を説明する。第１図は同実施例のブロック図で
ある。例えば５ビツトの周波数データは加算回路９およ
びレートマルチプライヤ１に与えられ、例えば２ビツト
の電圧シフトデータは加算回路９に与えられる。加算回
路９は周波数データと電圧シフトデータを加算し、５ビ
ツトの電圧アドレスデータをＲＯＭ３に向けて出力する
。(Embodiment of the Invention) An embodiment of the present invention will be described below with reference to FIGS. 1 to 3 of the accompanying drawings. FIG. 1 is a block diagram of the embodiment. For example, a 5-bit frequency The data is given to the adder circuit 9 and the rate multiplier 1, for example, 2-bit voltage shift data is given to the adder circuit 9. The adder circuit 9 adds the frequency data and the voltage shift data, and adds the 5-bit voltage address data. Output to ROM3.
ここで、ＲＯＭ３は２５＝３２種類の通電パターンを２
７＝１２８区分にわたって記憶するものである。Here, ROM3 stores 25=32 types of energization patterns.
7=128 sections are stored.
第２図は周波数データ、電圧シフトデータおよび電圧ア
ドレスデータの関係の説明図である。図示の如く、例え
ば周波数データ（５ビツト）が２９で電圧シフトデータ
（２ビツト）が１のときは、電圧アドレスデータ（５ビ
ツト）は３０になる。なお、電圧アドレスデータのビッ
ト数がＲＯＭ３のアドレスのビット数を越えるとき（オ
ーバーフローするとき）は、最上位ビットが切り捨てら
れるようにする。例えば、周波数データ＝２９、電圧シ
フトデーター３のときは、電圧アドレスデータは２９＋
３−３２→０となる。FIG. 2 is an explanatory diagram of the relationship among frequency data, voltage shift data, and voltage address data. As shown in the figure, for example, when the frequency data (5 bits) is 29 and the voltage shift data (2 bits) is 1, the voltage address data (5 bits) is 30. Note that when the number of bits of the voltage address data exceeds the number of bits of the address of the ROM 3 (overflow), the most significant bit is truncated. For example, when frequency data = 29 and voltage shift data 3, voltage address data is 29+
3-32→0.
第３図はＲＯＭ３の内部データ（通電パターン）とアド
レスの関係の説明図である。電圧アドレスデータによる
データ指定（縦軸）と、電気角カウンタ２からの電気角
データによるデータ指定（横軸）とにアドレスが分割さ
れており、各データエリアには電圧と電気角に対応した
データが書き込まれている。FIG. 3 is an explanatory diagram of the relationship between internal data (energization pattern) of the ROM 3 and addresses. The address is divided into data specification using voltage address data (vertical axis) and data specification using electrical angle data from electrical angle counter 2 (horizontal axis), and each data area contains data corresponding to voltage and electrical angle. is written.
次に上記実施例の作用を説明する。ＲＯＭ３の電圧アド
レスは周波数データと電圧シフトデータとの和により決
定されるため、電圧シフトデータが１以上のときは電圧
アドレスデータはより高い電圧を選択し、その結果出力
電圧が高くなる。これをより具体的に説明すると、例え
ば電圧アドレスの５番地に出力周波数が１００Ｈｚで出
力電圧が１２０ｖのデータ（通電パターン）が記憶され
、６番地に１１０Ｈｚで１２５■のデータが記憶されて
いるとする。このとき、インバータの過負荷あるいはラ
イン電圧の変動により１００Ｈｚで１２５ｖの出力が必
要になったときは、電圧シフトデータ“１″が出力され
て電圧アドレスデータは“５′°から５”＋“１″−″
６″へ変化する。Next, the operation of the above embodiment will be explained. Since the voltage address of the ROM 3 is determined by the sum of frequency data and voltage shift data, when the voltage shift data is 1 or more, a higher voltage is selected as the voltage address data, and as a result, the output voltage becomes higher. To explain this more specifically, for example, data (energization pattern) with an output frequency of 100 Hz and an output voltage of 120 V is stored at address 5 of the voltage address, and data of 125 ■ at 110 Hz is stored at address 6. do. At this time, if an output of 125V at 100Hz is required due to inverter overload or line voltage fluctuation, voltage shift data "1" is output and voltage address data is "5'° to 5" + "1". ″−″
Changes to 6″.
このとき、電気角カウンタ２からの電気角カウンタは変
化しないので、結局１００Ｈｚで１２５ｖの電圧が得ら
れることになる。At this time, since the electrical angle counter from the electrical angle counter 2 does not change, a voltage of 125 V at 100 Hz is obtained after all.
電圧アドレスデータのビット数がＲＯＭ３のアドレスの
ビット数を越えたときは、最上位ビットを切り捨てるこ
とにより周波数データだけでは利用できないＲＯＭ３の
低出力周波数に相当するエリアのデータが選択される。When the number of bits of the voltage address data exceeds the number of bits of the address of the ROM 3, the most significant bit is discarded to select data in an area corresponding to the low output frequency of the ROM 3, which cannot be used only with the frequency data.
第７図は上記実施例とインバータ等との関係を示すブロ
ック図である。交流電源（ＡＣ）１１の電圧はライン電
圧検出器１２により検出され、検出データはインバータ
の制御装置１３に与えられる。ＡＣ／ＤＣコンバータ１
４は交流電源を直流に変換し、Ｄ Ｃ／Ａ Ｃインバー
タ１５はこの直流電力を制御装置１３で指令される出力
周波数、出力電圧の３相交流電力に変換する。誘導電動
機（ＩＭ）１６はインバータ１５からの３相交流電力に
より動作させられる。なお、誘導電動機の過負荷状態は
モータ電流検出器１７により検出され、検出データは制
御装置１３に与えられる。このように検出器１２．１７
からの検出データによって電圧シフトデータが作成され
、インバータの出力電圧をライン電圧、負荷の変動に応
じて調整することができる。なお、別途単純なスイッチ
を設けて電圧シフトデータを作成するようにしてもよく
、その他の手段によってもよい。FIG. 7 is a block diagram showing the relationship between the above embodiment and the inverter and the like. The voltage of an alternating current power supply (AC) 11 is detected by a line voltage detector 12, and the detected data is given to an inverter control device 13. AC/DC converter 1
4 converts alternating current power into direct current, and DC/AC inverter 15 converts this direct current power into three-phase alternating current power having an output frequency and output voltage commanded by control device 13. The induction motor (IM) 16 is operated by three-phase AC power from the inverter 15. Note that the overload state of the induction motor is detected by the motor current detector 17, and the detected data is provided to the control device 13. In this way the detector 12.17
Voltage shift data is created using the detection data from the inverter, and the output voltage of the inverter can be adjusted according to line voltage and load fluctuations. Note that a simple switch may be provided separately to create the voltage shift data, or other means may be used.
上記実施例では周波数データおよび電圧アドレスデータ
をそれぞれ５ビツトとし、電圧シフトデータを２ビツト
としたが、これに限られるものではなく何ビットであっ
てもよい。また、ＲＯＭデータの内容により、電圧シフ
トデータによって同一周波数で通常運転と予熱運転との
複数の運転パターンの切換えを行うこともできる。この
ような運転パターンの記憶は、通常は利用されることの
ない低出力周波数に対応するＲＯＭのデータエリアに対
してなされる。In the above embodiment, the frequency data and the voltage address data are each 5 bits, and the voltage shift data is 2 bits, but the invention is not limited to this and any number of bits may be used. Further, depending on the contents of the ROM data, it is also possible to switch between a plurality of operation patterns, such as normal operation and preheating operation, at the same frequency using voltage shift data. Such driving patterns are stored in a data area of the ROM corresponding to a low output frequency that is not normally used.
上記の如く本発明では、通電パターンを記憶するＲＯＭ
の電圧アドレスとして、周波数データと電圧シフトデー
タの加算結果を用いるようにしたので、少ない入力デー
タによって最適な出力電圧が得られるようインバータを
制御できるインバータの制御装置を得ることができる。As described above, in the present invention, the ROM that stores the energization pattern
Since the result of addition of the frequency data and the voltage shift data is used as the voltage address of the inverter, it is possible to obtain an inverter control device that can control the inverter so as to obtain the optimum output voltage with a small amount of input data.
また、インバータの出力電圧は電圧シフトデータにより
調整でき、極めて容易である。さらに、ＲＯＭデータの
利用効率を向上できるという利点がある。これは、通常
インバータの最低運転周波数は決定されており、従って
従来はこれに相当する電圧アドレスにより低いＲＯＭの
データエリアは無駄になっていたが、本発明によれば電
圧アドレスデータのオーバフロ一時にこれらのデータエ
リアが利用されることになるからである。Furthermore, the output voltage of the inverter can be adjusted using voltage shift data, which is extremely easy. Furthermore, there is an advantage that the efficiency of using ROM data can be improved. This is because the minimum operating frequency of the inverter is usually determined, and therefore, conventionally, the lower ROM data area was wasted due to the voltage address corresponding to this, but according to the present invention, the voltage address data overflows. This is because these data areas will be used.
第１図は本発明の一実施例のブロック図、第２図は周波
数データ、電圧シフトデータおよび電圧アドレスデータ
の関係の説明図、第３図はＲＯＭの内部データとアドレ
スの関係の説明図、第４図は従来装置の一例のブロック
図、第５図は従来装置の他の例のブロック図、第６図は
ＲＯＭにおける通電パターンの記憶方法の説明図、第７
図は第１図に示す実施例とインバータ等との関係を示す
ブロック図である。
１・・・レートマルチプライヤ、２・・・電気角カウン
タ、３・・・ＲＯＭ、４・・・波形整形回路、５・・・
発振回路、９・・・加算回路、１１・・・交流電源、１
２・・・ライン電圧検出器、１７・・・モータ電流検出
器。
出願人代理人 猪 股 清
第５図
第６図
電気角アドレスにより選定
第７図FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is an explanatory diagram of the relationship between frequency data, voltage shift data, and voltage address data, and FIG. 3 is an explanatory diagram of the relationship between ROM internal data and addresses. FIG. 4 is a block diagram of an example of a conventional device, FIG. 5 is a block diagram of another example of a conventional device, FIG. 6 is an explanatory diagram of a method of storing energization patterns in a ROM, and FIG.
FIG. 1 is a block diagram showing the relationship between the embodiment shown in FIG. 1 and an inverter. 1... Rate multiplier, 2... Electrical angle counter, 3... ROM, 4... Waveform shaping circuit, 5...
Oscillation circuit, 9... Addition circuit, 11... AC power supply, 1
2...Line voltage detector, 17...Motor current detector. Applicant's agent Kiyoshi Inomata Figure 5 Figure 6 Selected by electrical angle address Figure 7
Claims (3)
するインバータの制御装置において、複数の電圧アドレ
スごとに前記インバータの通電パターンを記憶するＲＯ
Ｍと、前記インバータの出力周波数および出力電圧を指
令するための周波数データとこのインバータの出力周波
数に対するこの出力電圧のシフト量を指令するための電
圧シフトデータとを加算して電圧アドレスデータを出力
する手段と、前記電圧アドレスデータに対応する前記電
圧アドレスの通電パターンを前記周波数データにもとづ
いて前記ＲＯＭから読み出して前記インバータを制御す
る手段とを備えることを特徴とするインバータの制御装
置。1. In an inverter control device that outputs three-phase AC power with variable frequency and voltage, an RO that stores energization patterns of the inverter for each of a plurality of voltage addresses.
M, frequency data for commanding the output frequency and output voltage of the inverter, and voltage shift data for commanding the shift amount of this output voltage with respect to the output frequency of this inverter are added, and voltage address data is output. An inverter control device comprising: means for controlling the inverter by reading an energization pattern of the voltage address corresponding to the voltage address data from the ROM based on the frequency data.
より駆動される電動機の過負荷の大きさにより定まる特
許請求の範囲第１項記載のインバータの制御装置。2. 2. The inverter control device according to claim 1, wherein the voltage shift data is determined by the magnitude of overload on a motor driven by the output of the inverter.
にもとづいて定まる特許請求の範囲第１項記載のインバ
ータの制御装置。3. 2. The inverter control device according to claim 1, wherein the voltage shift data is determined based on the magnitude of line voltage drop.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60017298A JPH0767289B2 (en) | 1985-01-31 | 1985-01-31 | Inverter control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60017298A JPH0767289B2 (en) | 1985-01-31 | 1985-01-31 | Inverter control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61177174A true JPS61177174A (en) | 1986-08-08 |
| JPH0767289B2 JPH0767289B2 (en) | 1995-07-19 |
Family
ID=11940090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60017298A Expired - Lifetime JPH0767289B2 (en) | 1985-01-31 | 1985-01-31 | Inverter control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767289B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202887A (en) * | 1981-06-05 | 1982-12-11 | Toshiba Corp | Inverter device |
-
1985
- 1985-01-31 JP JP60017298A patent/JPH0767289B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202887A (en) * | 1981-06-05 | 1982-12-11 | Toshiba Corp | Inverter device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0767289B2 (en) | 1995-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860186A (en) | PWM controller having synchronous and asynchronous mode | |
| US4727468A (en) | Digital PWM control circuit | |
| US5132599A (en) | Velocity control apparatus | |
| US4924168A (en) | Control apparatus for PWM-controlled, variable voltage/variable frequency inverters | |
| US4513362A (en) | Voltage inverter device | |
| US5177678A (en) | Inverter apparatus for preventing an overincrease of output frequency | |
| US4837491A (en) | Motor velocity control apparatus | |
| JP2007116856A (en) | Power conversion device | |
| JP2000102257A (en) | Pwm pulse generator and generating method for inverter | |
| JPS61177174A (en) | Controller of inverter | |
| JPH09182452A (en) | Three-level inverter | |
| US4841426A (en) | Method for controlling the semiconductor switches of a rectifier bridge connected to an a.c. mains supply, and a control unit designed for applying the method | |
| KR910006882B1 (en) | Pwm inverter | |
| JP2874220B2 (en) | Control method of multiple current source inverter | |
| JPS6158476A (en) | Control circuit of inverter | |
| JPH03265484A (en) | Control method for voltage type inverter | |
| JPH0334304B2 (en) | ||
| JPH10201243A (en) | Parallel device of self-arc-suppressing semiconductor switching element and power converter | |
| JPS60229696A (en) | Frequency variable power source | |
| JPH0447553B2 (en) | ||
| JPH06261551A (en) | Single-phase npc inverter | |
| JP3316448B2 (en) | Semiconductor power converter | |
| JP2000270558A (en) | Dc-voltage setting device for inverter/converter | |
| JPS60219998A (en) | 2-phase ac motor | |
| JPS62163594A (en) | Inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |