JPS61172188A - Image display circuit - Google Patents
Image display circuitInfo
- Publication number
- JPS61172188A JPS61172188A JP1297185A JP1297185A JPS61172188A JP S61172188 A JPS61172188 A JP S61172188A JP 1297185 A JP1297185 A JP 1297185A JP 1297185 A JP1297185 A JP 1297185A JP S61172188 A JPS61172188 A JP S61172188A
- Authority
- JP
- Japan
- Prior art keywords
- display
- pixel
- pixels
- section
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画素表示手段例えばＣＲＴ表示装置の電子ビ
ームなどを有し、さらにまた表示する情報を一旦格納す
るメモリ、いわゆるリフレッシュメモリを有する表示装
置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a display device having pixel display means, such as an electron beam of a CRT display device, and further having a memory for temporarily storing information to be displayed, a so-called refresh memory. It is something.
従来珂の技術
従来の画像表示装置では一般的なラスタースキャン方式
の画像表示装置がある。従来のラスタースキャン方式の
表示方法を、第８図の従来例のブロック図と第９図に示
している従来例のビデオ信号により説明する。第８図に
おいて、８１は画素情報処理部であシ、表示しようとす
る画素の位置情報、階調及び色情報などを８２のラスタ
ー走査部に送シ、８２はラスター走査部であシ、画素情
報処理部８１からの画素表示のための情報に従い、８３
の表示部（発光面）を走査して画素を表示します。８４
は画素を表示するための位置情報、階調及び色情報など
であり、８６は画素表示のための走査を示す。例えば代
表的なラスタースキャン表示である家庭用のテレビ受像
機では、画素情報処理部は映像信号受信・増幅部及び輝
度信号（力２−の場合は色信号）再生部などであシ、表
示の為のビデオ信号を再生している。また、ラスター走
査部は電子銃であり、表示部は螢光面に当てはまる。第
４図、第６図、第６図のａは従来例の表水側を示す。第
９図では、１ラインの画素データを第９図の１水平表示
区間に表示するデータとし、ビデオ信号に変換したもの
を示す。第９図において、図中の水平表示区間（ｈｄｔ
）と水平帰線区間（ｈｒｔ）を併せたものを水平走査区
間（ｈｔ）とし、１水平表示区間では、１ドツト目から
１ラインを水平に走査する事で１ライン分の画素を表示
し、その帰線区間で次ラインの表示開始位置、即ち１ド
ツト目にもどシ、次の水平表示区間で次ラインを走査し
、表示画面に表示している。この水平表示区間と水平帰
線区間を表示画面の走査線だけ行なう事により、１画面
分の画素が表示される。水平表示区間と水平帰線区間を
繰シ返して、画素を表示している区間を垂直表示区間（
ｖｄｔ）とし、１垂直表示区間の最後のラインを表示す
ると、次の垂直表示区間の最初のラインの表示位置にも
どる。2. Description of the Related Art Conventional image display devices include a common raster scan type image display device. A conventional raster scan display method will be explained with reference to a block diagram of the conventional example shown in FIG. 8 and a video signal of the conventional example shown in FIG. In FIG. 8, 81 is a pixel information processing section, which sends position information, gradation, color information, etc. of pixels to be displayed to a raster scanning section 82; 82 is a raster scanning section; According to the information for pixel display from the information processing section 81, 83
Displays pixels by scanning the display area (light-emitting surface). 84
are position information, gradation, color information, etc. for displaying pixels, and 86 indicates scanning for pixel display. For example, in a home television receiver with a typical raster scan display, the pixel information processing section includes a video signal reception/amplification section, a luminance signal (color signal in the case of power 2-) reproduction section, etc. The video signal is being played back. Further, the raster scanning section is an electron gun, and the display section is a fluorescent surface. Figures 4, 6, and a in Figure 6 show the surface water side of the conventional example. In FIG. 9, one line of pixel data is used as data to be displayed in one horizontal display section of FIG. 9, and is converted into a video signal. In Figure 9, the horizontal display section (hdt
) and the horizontal blanking interval (hrt) is called the horizontal scanning interval (ht), and in one horizontal display interval, one line of pixels is displayed by horizontally scanning one line from the first dot. In the flyback section, the display returns to the display start position of the next line, that is, the first dot, and in the next horizontal display section, the next line is scanned and displayed on the display screen. Pixels for one screen are displayed by performing this horizontal display section and horizontal retrace section by the scanning line of the display screen. By repeating the horizontal display interval and horizontal retrace interval, the interval where pixels are displayed is changed to the vertical display interval (
vdt), and when the last line of one vertical display section is displayed, the display returns to the display position of the first line of the next vertical display section.
この区間を垂直帰線区間（ｖｒｔ）とし、垂直表示区間
と垂直帰線区間を併せたものを垂直走査区間（ｖｔ）と
する。図において、ビデオ信号の“１″レベルは表示面
では白を表示し、“０”レベルは黒を表示し、′″−１
”レベルは同期信号レベルを表す。また、１画素の表示
ドツト周期、即ち１画素を表示するのに要する時間をｔ
とする。従来の家庭用のテレビ受像機では、受信した映
像信号を表示の為のビデオ信号に変換して、単色表示の
場合はビーム１本を、カラー表示の場合は赤（６）、緑
（ｑ、青（Ｂ）表示用の３本を、偏向させ、表示画面を
縦と横に走査して画像を表示しているのである。つま夛
、画面上に２次元に配列している画素を１次元のビデオ
信号に変換して、１個のラスター走査部により、表示面
を走査して、画面を表示している。This interval is referred to as a vertical blanking interval (vrt), and the combination of the vertical display interval and the vertical blanking interval is referred to as a vertical scanning interval (vt). In the figure, the “1” level of the video signal displays white on the display screen, the “0” level displays black, and
"Level" represents the synchronization signal level. Also, the display dot period of one pixel, that is, the time required to display one pixel, is t.
shall be. Conventional home television receivers convert the received video signal into a video signal for display, with one beam for monochromatic display, red (6), green (q, The three blue (B) display wires are deflected to scan the display screen vertically and horizontally to display the image.In short, the pixels arranged two-dimensionally on the screen are converted into one-dimensional pixels. The screen is displayed by converting the video signal into a video signal and scanning the display surface using one raster scanning section.
（引用文献 石橋俊夫「カラー受像機」）発明が解決し
ようとする問題点
従来例において、１画面分を走査する時間の周期、即ち
第１０図における、垂直表示区間と垂直帰線区間を併せ
た垂直走査区間の時間は、表示画面をみる人間の目にち
らつきを感じさせない程度でなければならないので無制
限に長くする事は出来ない。そのため表示画面をより高
精細度、即ち横方向に対しては表示ドツト数、縦方向に
対しては走査線の数をより多くしたい場合は、当然なが
ら水平走査区間を短くし、かつその表示区間に含まれる
ドツト数を多くしなければならない。しかし、表示面の
周波数特性にも限度があるために、従来例では一垂直走
査区間内に表示出来る画素数には限界がある。即ち、水
平表示区間内のドツト数を多くするためには水平表示区
間を長くする必要があり、そうすれば走査線数が少なく
なり、また逆に走査線数を多くするためには水平表示区
間を短くする必要があり、そうすれば水平表示区間内の
ドツト数が少なくなるという表示の高１′！！細度化を
実現する為の問題点がある。(Cited document: Toshio Ishibashi "Color Receiver") Problems to be Solved by the Invention In the conventional example, the period of time for scanning one screen, that is, the combination of the vertical display interval and the vertical retrace interval in FIG. The time of the vertical scanning section cannot be made infinitely long because it must be at a level that does not cause flickering to the human eye looking at the display screen. Therefore, if you want the display screen to have higher definition, that is, to increase the number of display dots in the horizontal direction and the number of scanning lines in the vertical direction, it is natural to shorten the horizontal scanning section and shorten the display section. The number of dots included in the image must be increased. However, since there is a limit to the frequency characteristics of the display surface, there is a limit to the number of pixels that can be displayed within one vertical scanning section in the conventional example. That is, in order to increase the number of dots in a horizontal display section, it is necessary to lengthen the horizontal display section, which will reduce the number of scanning lines, and conversely, to increase the number of scanning lines, the horizontal display section will need to be lengthened. It is necessary to shorten the display height 1', which will reduce the number of dots in the horizontal display section! ! There are problems with achieving fineness.
問題点を解決するための手段
本発明は表示の高精細度化を実現する為に複数の画素表
示手段と表示画素情報を格納するメモリを有し、その画
素表示手段による表示画素を表示面に対して２次元に配
列して、前記画素表示手段が前記メモリ内のデータを、
あるいはそのデータより演算して得られる結果をその表
示画素情報として、それぞれ異なる表示画素を同時に表
示する事により、前記の従来の問題点を解決する事が出
来る。Means for Solving the Problems In order to achieve high definition display, the present invention has a plurality of pixel display means and a memory for storing display pixel information, and displays pixels by the pixel display means on the display screen. The pixel display means displays the data in the memory by arranging it two-dimensionally,
Alternatively, the above-mentioned conventional problems can be solved by displaying different display pixels at the same time using the result obtained by calculating from the data as the display pixel information.
作 用
前記画素表示手段による表示画素を表示面に対して２次
元に配列し、また、表示画素情報を格納するメモリの内
容はその配列に対応した表示画素の情報として、前記画
素表示手段により異なる表示画素を同時に表示する事に
より、従来例と比較して、水平走査区間が例え同じでも
水平方向に表示できる画素はその配列の水平方向の幅だ
け密になシ、また垂直走査区間が例え同じでも垂直方向
に表示できる画素はその配列の垂直方向の幅だけ密にな
シ、結果として配列分だけ表示画面の高精細度化を進め
る事ができ、その配列中の１つの表示画素情報を他の表
示画素情報からの演算の結果とすれば、表示画素群のス
ムージング、あるいは補間も可能である。The display pixels by the pixel display means are arranged two-dimensionally on the display surface, and the contents of the memory for storing display pixel information differ depending on the pixel display means as information on the display pixels corresponding to the arrangement. By displaying the display pixels at the same time, compared to the conventional example, even if the horizontal scanning section is the same, the pixels that can be displayed horizontally will be denser by the horizontal width of the array, and even if the vertical scanning section is the same, the pixels that can be displayed horizontally will be denser than the conventional example However, the pixels that can be displayed vertically are as dense as the vertical width of the array, and as a result, the resolution of the display screen can be increased by the amount of the array, and the information of one display pixel in the array can be transferred to other pixels. Smoothing or interpolation of a group of display pixels is also possible if the result of calculation is based on display pixel information.
実施例
第１図に本発明の一実施例の画像表示装置のブロック図
を、第２図に第１図の１で示す表示画素情報処理部の詳
細ブロック図を、第３図に画面上の表示画素手段による
表示面の表示画素の配列例を示し、ａはその従来例であ
り、ｂは本発明の一実施例である。第４図、第６図、第
６図には表示例を示し、それぞれａは従来例であり、ｂ
は本発明の一実施例である。第４図、第６図において、
○は表示画素“白”を示し、・は表示画素“黒”を示し
、第６図において、Ｏは表示画素６白”を示し、・は表
示画素“黒”を示し、◎はその中間調を示し、■は・と
◎の間の中間調を示し、■は◎と○の間の中間調を示し
、■と■は◎を示し、■と■はＯを示す。第７図には、
本発明の一実施例による他の表示画素の配列例を示す。Embodiment FIG. 1 shows a block diagram of an image display device according to an embodiment of the present invention, FIG. 2 shows a detailed block diagram of the display pixel information processing section indicated by 1 in FIG. An example of the arrangement of display pixels on a display surface by display pixel means is shown, in which a is a conventional example and b is an embodiment of the present invention. Display examples are shown in FIGS. 4, 6, and 6, where a is the conventional example and b is the conventional example.
is an embodiment of the present invention. In Figures 4 and 6,
○ indicates a display pixel "white", . indicates a display pixel "black", in FIG. , ■ indicates the intermediate tone between ・ and ◎, ■ indicates the intermediate tone between ◎ and ○, ■ and ■ indicate ◎, and ■ and ■ indicate O. ,
3 shows another example of arrangement of display pixels according to an embodiment of the present invention.
第８図は本発明の一実施例によるビデオ信号である。第
１図において、１は表示する画素を格納するメモリすな
わち、表示画素情報処理部であり、（２−１）〜（２−
ｎ）は画素表示操作部であシ、３は表示部であシ、（４
−１）〜（４−−）は画素表示走査部（２−１）〜（２
−ｎ）それぞれに対応する表示画素情報であシ、（ｓ−
１）〜（ｓ−ｎ）は画素表示走査部（２−１）〜（２−
ｎ）による画素表示データ１ある。第２図において、（
６−ａ）。FIG. 8 is a video signal according to one embodiment of the present invention. In FIG. 1, 1 is a memory that stores pixels to be displayed, that is, a display pixel information processing unit, and (2-1) to (2-
n) is the pixel display operation section, 3 is the display section, (4
-1) to (4--) are pixel display scanning units (2-1) to (2-2).
-n) corresponding display pixel information, (s-
1) to (s-n) are pixel display scanning units (2-1) to (2-
There is pixel display data 1 according to n). In Figure 2, (
6-a).
（ｅ−ｂ）は表示画素情報を格納する表示画素メモリで
あり、（４−ａ ）、 （４−ｂ ）は画素表示走査
部の表示画素情報であり、７は表示画素情報を演算する
データであり、（ａ−ａ ） 、 （８−ｂ）はデー
タ演算部７の演算用のデータである。第３図において、
○は表示画素を表し、Ａ、Ｂ、Ｃ１Ｄの領域にある表示
画素が同時に表示可能な表示画素である。本発明の一実
施例では、即ちＡ、Ｂ、Ｃ，Ｄの各領域にあるそれぞれ
の表示画素に対応する画素表示手段があり、それらの画
素表示手段を並列に使用する事で、同時表示を可能とし
ている。つまり、それぞれの画素表示手段が第９図に示
すような水平走査区間、垂直走査区間、表示ドツトの周
期で画素を表示するため、それぞれの画素表示手段によ
る表示画素が重ならないようにすれば、各走査区間、表
示ドツト周期を短くしなくとも、高精細度表示を実現で
きるのである。(e-b) is a display pixel memory that stores display pixel information, (4-a) and (4-b) are display pixel information of the pixel display scanning section, and 7 is data for calculating display pixel information. , and (a-a) and (8-b) are data for calculation by the data calculation section 7. In Figure 3,
○ represents a display pixel, and display pixels in areas A, B, and C1D are display pixels that can be displayed simultaneously. In one embodiment of the present invention, there is a pixel display means corresponding to each display pixel in each area of A, B, C, and D, and by using these pixel display means in parallel, simultaneous display is possible. It is possible. In other words, since each pixel display means displays pixels in the horizontal scanning section, vertical scanning section, and display dot period as shown in FIG. 9, if the display pixels of each pixel display means do not overlap, High-definition display can be achieved without shortening each scanning section or display dot period.
次に本発明において、表示画素を格納するメモリを有す
る場合の実施例について、説明する。第１図の画素表示
走査部の数を４（即ち図中のｎ＝４）とし、第２図中の
表示画素メモリ数を４として、表示画素メモリ１〜４が
存在するものとする。Next, an embodiment of the present invention in which a memory for storing display pixels is provided will be described. It is assumed that the number of pixel display scanning units in FIG. 1 is 4 (that is, n=4 in the figure), the number of display pixel memories in FIG. 2 is 4, and display pixel memories 1 to 4 exist.
また、第３図すに示すように表示画素が配列しているも
のとして、図中の表示画素の番号と対応するものとする
。第７図は、本発明の一実施例である２次元の配列の他
の例であシス中の○はそれぞれ表示画素を表しており、
ａは六角形に、ｂは正方形にそれぞれ並んで、その中央
に１表示画素あるものを表している。において、ａの従
来例においては表示画素の１行目のＡ列目からＢ列、０
列の順番に表示面に表示されていくが、本発明の一実施
例では第２図に示す表示画素メモリ１〜４に、例えば表
示画素メモリ１に第４図ａの（１−Ａ）、（１−Ｃ）、
・・・・・・の表示画素を格納し、表示画素メモリ２に
（１−Ｂ）、（１−Ｄ）、・・・・・・の表示画素を格
納し、表示画素メモリ３に第４図ａの（２−Ａ）、（２
−Ｃ）、・・・・・・の表示画素を格納し、表示ｍ素メ
モリ４Ｋ（２−Ｂ）、（２−Ｄ）、・・・・・・の表示
画素を格納し、それぞれの表示画素メモリ１〜４を画素
表示手段１〜４に対応すること（第２図ａ）で、第４図
ａ中の（１−Ａ ）、（１−Ｂ）、（２−Ａ）、（２−
Ｂ ）の４画素は従来例で１画素表示する時間に表示可
能となり、そのメモリの内用が画素表示手段の表示画素
情報とすれば、その結果第４図すの表示例が実現できる
。Further, it is assumed that the display pixels are arranged as shown in FIG. 3, and the numbers correspond to the display pixel numbers in the figure. FIG. 7 is another example of a two-dimensional array that is an embodiment of the present invention. Each circle in the box represents a display pixel.
The letters a and b are arranged in a hexagonal shape and square, respectively, with one display pixel in the center. In the conventional example of a, from the A-th column of the first row of display pixels to the B-th column, 0
They are displayed on the display screen in the order of the columns, but in one embodiment of the present invention, in the display pixel memories 1 to 4 shown in FIG. 2, for example, in the display pixel memory 1, (1-A) in FIG. (1-C),
The display pixels of (1-B), (1-D), etc. are stored in the display pixel memory 2, and the display pixels of (1-B), (1-D), etc. are stored in the display pixel memory 3. (2-A), (2
-C), . By making the pixel memories 1 to 4 correspond to the pixel display means 1 to 4 (Fig. 2a), (1-A), (1-B), (2-A), (2 −
The four pixels in B) can be displayed in the time it takes to display one pixel in the conventional example, and if the internal use of the memory is to display pixel information of the pixel display means, the display example shown in FIG. 4 can be realized as a result.
また、第６図の表示例においてはそれぞれ画素表示手段
１〜４に対応する表示画素情報を画素表示手段１には、
表示画素メモリ１〜４を■〜■で表現し、そのデータが
２値とし、表示上の白を論理■）または（■＋（■ｈ＋
））または（■＋■）または（■＋（■ｂ＋））を、画
素表示手段３には、（■十■）または（■＋■）または
（■＋（■ｖ十））または（■＋（■ｖ十））を、画素
表示手段４には、（■＋■）＊（■＋■）または（（Ｏ
ｈ＋）＋■）＊（■＋（■ｈ十））または（■＋（■Ｖ
＋））＊（■十（■Ｖ＋））または（（■ｖ＋）＋（■
Ｖ＋））＊（■＋（■ｈ＋ｖ＋） ）を、それぞれ表示
画素情報とすることにより、結果として、第６図すの表
示例が実現出来る。上記において、ｈ＋、Ｖ＋はそのメ
モリから読出す画素データが相対的に表示面上で水平方
向（ｈ＋）に、または垂直方向（Ｖ＋）に１つずれた位
置からのデータを示す。次に第６図の表示例においては
、それぞれのメモリのデータが階調データであるとして
、それぞれの画素表示手段１〜４に対応する表示画素情
報はそれぞれ画素表示手段１には、■または■または■
または■を、画素表示手段２には、（■＋■）／２また
は（■＋（■ｈ＋））／２または（■＋■）／２または
（■＋（■ｈ＋））／２゛を、画素表示手段３には、（
■＋■）／２または（■＋■）／２または（■＋（■ｖ
＋））／２または（■＋（■Ｖ＋））／２を、画素表示
手段４には、（■＋■＋■十■）／４または（０＋（■
ｈ＋）＋■＋（■ｈ＋））／４または（■＋■＋（■ｖ
＋）＋（■ｖ＋）／４または（■＋（■ｈ＋）＋（■ｖ
＋）＋（■ｈ＋ｖ＋））結果として、第６図すの表示例
が実現出来る。上記のように、本発明において、２次元
に配列した表示画素を表示する画素表示手段に対応する
表示画素情報を格納するメモリを有する事で、その画素
表示手段の画素表示情報をそのメモリのデータあるいは
、データを演算したものとすることにより、より細かい
表示（第４図）を可能とするだけでなく、スムージング
（第６図）、階調補間（第６図）、などを実現できる。In addition, in the display example of FIG. 6, display pixel information corresponding to pixel display means 1 to 4 is displayed on pixel display means 1.
The display pixel memories 1 to 4 are represented by ■ to ■, and the data is binary, and the white on the display is represented by logic ■) or (■+(■h+
)) or (■+■) or (■+(■b+)), and the pixel display means 3 displays (■10■) or (■+■) or (■+(■v10)) or (■ The pixel display means 4 displays (■+■)*(■+■) or ((O
h+)+■)*(■+(■h10)) or (■+(■V
+)) *(■ten (■V+)) or ((■v+)+(■
By using V+))*(■+(■h+v+)) as display pixel information, the display example shown in FIG. 6 can be realized as a result. In the above, h+ and V+ indicate data from a position where pixel data read from the memory is relatively shifted by one in the horizontal direction (h+) or vertical direction (V+) on the display screen. Next, in the display example of FIG. 6, assuming that the data in each memory is gradation data, the display pixel information corresponding to each pixel display means 1 to 4 is displayed in pixel display means 1, respectively. or■
or ■, and the pixel display means 2 displays (■+■)/2 or (■+(■h+))/2 or (■+■)/2 or (■+(■h+))/2゛. , the pixel display means 3 has (
■＋■)/2 or (■＋■)/2 or (■＋(■v
+))/2 or (■+(■V+))/2, and the pixel display means 4 displays (■+■+■10■)/4 or (0+(■
h+)+■+(■h+))/4 or (■+■+(■v
+)+(■v+)/4 or (■+(■h+)+(■v
+)+(■h+v+)) As a result, the display example shown in FIG. 6 can be realized. As described above, in the present invention, by having a memory that stores display pixel information corresponding to a pixel display means that displays display pixels arranged two-dimensionally, the pixel display information of the pixel display means can be stored as data in the memory. Alternatively, by using calculated data, not only a more detailed display (FIG. 4) is possible, but also smoothing (FIG. 6), gradation interpolation (FIG. 6), etc. can be realized.
さらに、第７図に示すように、表示画素の配列を変える
ことで、それら画素のデータ毎の演算の仕方も変化させ
ることで、多種多様な表示を実現できる。Furthermore, as shown in FIG. 7, by changing the arrangement of display pixels and changing the calculation method for each data of those pixels, a wide variety of displays can be realized.
発明の効果
以上のように本発明においては、ラスタースキャン方式
の表示方法において、水平走査区間、垂直走査区間等を
高速に行なう事なく、表示画像の高精細度化を実現でき
る。また並列に動作可能な画素表示手段を増設すること
も容易であり、さらに高精細度の表示が可能である。Effects of the Invention As described above, in the present invention, in a raster scan display method, high definition of a displayed image can be realized without performing high-speed horizontal scanning sections, vertical scanning sections, etc. Furthermore, it is easy to add pixel display means that can operate in parallel, and even higher definition display is possible.
第１図は本発明の一実施例の画像表示装置のブ報処理部
の詳細ブロック図、第３図に画面上の表示画素手段によ
る表示画素面の表示画素の配列例を示し、ａはその従来
例を示す図、ｂは本発明の一実施例を示す図、第４図、
第６図および第６図の表示画素の配列例を示す図、第８
図は従来例の画像表示装置のブロック図、第９図は従来
例の同期信号及びビデオ信号を示す図である。
１・・・・・・表示画素情報処理部、２−１〜ｎ・・・
・・・画素表示走査部、３・・・・・・表示部、４−１
〜ｎ・・・・・・表示画素情報、６−１〜ｎ・・・・・
・画素表示データ。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図
第３図
■
Ｃｂ）
第４図
／４ ＢＣ□
１０・・０
２・○Ｏ・
３・００・
４・○○・
５０・・０
（Ｑ’）
ＡＡ’ＢＢ’ＣＣ’ＤＤ’
第５図
ＢＣＤ
１ｏ・・０
２・Ｏｏ・
３・００・
４・００・
第６図
ＡＢＣＤ
１・・・・
’２ ＠ ＠ ＠ ＠
０ＯＯＯ
４・・・・
５０００゜
６ＱＯＱ。
故）
２・協走露協
第７図
Ｏ
Ｏ○
○
（α）
Ｏ
０００表示＆来
（ｂ）
第８図FIG. 1 is a detailed block diagram of the broadcast processing section of an image display device according to an embodiment of the present invention, and FIG. 3 shows an example of the arrangement of display pixels on the display pixel surface by the display pixel means on the screen, and a indicates the arrangement of the display pixels on the display pixel surface. A diagram showing a conventional example, b is a diagram showing an embodiment of the present invention, FIG.
Figure 6 and Figure 8 showing an example of the arrangement of display pixels in Figure 6;
The figure is a block diagram of a conventional image display device, and FIG. 9 is a diagram showing synchronization signals and video signals of the conventional example. 1...Display pixel information processing section, 2-1 to n...
... Pixel display scanning section, 3... Display section, 4-1
~n...Display pixel information, 6-1~n...
・Pixel display data. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
Figure 3 ■ Cb) Figure 4/4 BC □ 10...0 2,○O, 3,00, 4,○○, 50...0 (Q') AA'BB'CC'DD' 5th Figure BCD 1o・・0 2・Oo・ 3・00・ 4・00・ Figure 6 ABCD 1...'2 @ @ @ @ 0OOO 4...5000゜6QOQ. Therefore) 2.Cooperative Russian Federation Figure 7 O O○ ○ (α) O 000 display & coming (b) Figure 8
Claims (3)
列して、前記画素表示手段がそれぞれ異なる画素を同時
に表示する事を特徴とする画像表示装置。(1) An image display device characterized in that a plurality of pixel display means are arranged two-dimensionally with respect to a display image, and each of the pixel display means displays different pixels at the same time.
手段の表示画素情報とすることを特徴とする特許請求の
範囲第１項記載の画像表示装置。(2) The image display device according to claim 1, wherein the information in the memory that stores the display pixel information is the display pixel information of the pixel display means.
の表示画素情報とする事を特徴とする特許請求の範囲第
２項記載の画像表示装置。(3) The image display device according to claim 2, wherein a calculation result based on the contents of the memory is used as display pixel information of the pixel display means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1297185A JPS61172188A (en) | 1985-01-25 | 1985-01-25 | Image display circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1297185A JPS61172188A (en) | 1985-01-25 | 1985-01-25 | Image display circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61172188A true JPS61172188A (en) | 1986-08-02 |
Family
ID=11820113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1297185A Pending JPS61172188A (en) | 1985-01-25 | 1985-01-25 | Image display circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61172188A (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS46372A (en) * | 1970-01-27 | 1971-08-26 | ||
| JPS4810192U (en) * | 1971-06-15 | 1973-02-03 | ||
| JPS5730783B2 (en) * | 1974-12-23 | 1982-06-30 | ||
| JPS5890873A (en) * | 1981-11-25 | 1983-05-30 | Sony Corp | Television receiver |
| JPS59201583A (en) * | 1983-04-28 | 1984-11-15 | Sony Corp | Television receiver |
| JPS604987A (en) * | 1983-06-23 | 1985-01-11 | 株式会社東芝 | Crt display unit |
-
1985
- 1985-01-25 JP JP1297185A patent/JPS61172188A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS46372A (en) * | 1970-01-27 | 1971-08-26 | ||
| JPS4810192U (en) * | 1971-06-15 | 1973-02-03 | ||
| JPS5730783B2 (en) * | 1974-12-23 | 1982-06-30 | ||
| JPS5890873A (en) * | 1981-11-25 | 1983-05-30 | Sony Corp | Television receiver |
| JPS59201583A (en) * | 1983-04-28 | 1984-11-15 | Sony Corp | Television receiver |
| JPS604987A (en) * | 1983-06-23 | 1985-01-11 | 株式会社東芝 | Crt display unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6522356B1 (en) | Color solid-state imaging apparatus | |
| JP3818662B2 (en) | Image processing system having a single frame buffer | |
| US5257103A (en) | Method and apparatus for deinterlacing video inputs | |
| US4746981A (en) | Multiple screen digital video display | |
| US6661429B1 (en) | Dynamic pixel resolution for displays using spatial elements | |
| JP2641478B2 (en) | Video display method | |
| US4991122A (en) | Weighted mapping of color value information onto a display screen | |
| US4591844A (en) | Line smoothing for a raster display | |
| US5010413A (en) | Method and apparatus for displaying an enlarged image on multiple monitors to form a composite image | |
| US4278993A (en) | Color picture-in-picture television receiver | |
| US7834927B2 (en) | Apparatus and method for producing video signals | |
| US4771275A (en) | Method and apparatus for assigning color values to bit map memory display locations | |
| JPS60263139A (en) | Image recording device | |
| US4387395A (en) | Facsimile to video converter | |
| JPH05207365A (en) | Device for displaying television picture at real time | |
| JP2761540B2 (en) | Method and apparatus for displaying an image on a hardware screen | |
| US5774178A (en) | Apparatus and method for rearranging digitized single-beam color video data and controlling output sequence and timing for multiple-beam color display | |
| JPS61172188A (en) | Image display circuit | |
| US7202900B2 (en) | Method of producing frame pair signals from an image sensor and method for displaying same | |
| US6970205B2 (en) | Display panel with aspect ratio of matrix-arrayed pixels set to predetermined value, and display device using such display panel | |
| JPH07162816A (en) | Teletext receiver | |
| JPS61214878A (en) | Picture displaying device | |
| US20040075763A1 (en) | Conversion of interwoven video to raster video | |
| US5485218A (en) | Image processor for producing even field video data based on odd field video data | |
| JP2589953B2 (en) | Character and image data generation apparatus and method |