JPS61171293A - Magnetic recording and reproducing device - Google Patents
Magnetic recording and reproducing deviceInfo
- Publication number
- JPS61171293A JPS61171293A JP60011055A JP1105585A JPS61171293A JP S61171293 A JPS61171293 A JP S61171293A JP 60011055 A JP60011055 A JP 60011055A JP 1105585 A JP1105585 A JP 1105585A JP S61171293 A JPS61171293 A JP S61171293A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- frequency
- converting
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は磁気記録再生装置に関し、さらに詳しくは再生
画面の１部分にチューナ等の外部映像信号入力による画
面を縮小して挿入可能な磁気記録再生装置に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a magnetic recording and reproducing device, and more particularly to a magnetic recording and reproducing device that can reduce and insert a screen by inputting an external video signal such as a tuner into a part of the reproduction screen. Regarding equipment.
近年になってテレビジ叢ン受像機の多機能化が図られて
いる。その１つの機能として画面内に別の画面（動画や
静止画）を縮小して挿入するいわゆるピクチャーインピ
クチャー（ＰＩＦ）機能がある。In recent years, efforts have been made to make television receivers multifunctional. One of these functions is a so-called picture-in-picture (PIF) function that reduces and inserts another screen (moving image or still image) within the screen.
これは受像機内部にフィールドメモリを有し、これを用
いて縮小画面を得るものである。すなわち。This has a field memory inside the receiver and uses this to obtain a reduced screen. Namely.
テレビジ冒ン受像機は内部にカラー復調器を有し。Television receivers have an internal color demodulator.
最終的にＲ，、Ｇ、 Ｂ出力で画面を作シ出すから、縮
小画面は通常の映像信号を一度復調し、Ｒ−Ｙ及びＢ−
Ｙのベースバンドカラー信号にし、こレヲ人β変換して
メモリに書き込み、次に書き込み時の速度と異なった速
度で読み出した後、 Ｄ／Ａ変換して圧縮信号を得るこ
とにより形成される。そしてこの信号と大画面を形成す
る信号とを適当に切換えてやることによりある画面内に
別の画面を縮小して挿入することができる。Finally, the screen is created using R, G, and B outputs, so the reduced screen is created by demodulating the normal video signal and outputting R-Y and B-
It is formed by converting the signal into a Y baseband color signal, converting it into a digital signal, writing it into the memory, reading it out at a speed different from the speed at which it was written, and then performing D/A conversion to obtain a compressed signal. By appropriately switching between this signal and the signal for forming a large screen, it is possible to reduce and insert another screen within a certain screen.
磁気記録再生装置（以下ＶＴＲという）においては最終
的にはテレビジ冒ン受像機にケーブルで信号を送シ出す
ため、送出信号をＮＴ８Ｃ複合映像信号に直す必要があ
る。従って、ＶＴＲで再生している画面内にチー−す等
からの外部映像信号による画面を縮小して挿入する機能
をＶＴＲに持たせる場合には、上記したテレビジ璽ン受
像機の場合とは異なシ、縮小画面用の信号を几−Ｙ、Ｂ
−Ｙのベースバンドカラー信号に戻しても再びＮＴＳＣ
信号にエンコードする必要がある。よって、従来技術を
そのままＶＴＲに適用した場合には例えば第３図に示す
如き回路構成となシ、エンコード及びデコード回路の回
路規模が大きくなってしまう。また。In a magnetic recording/reproducing device (hereinafter referred to as a VTR), the signal is ultimately sent to a television receiver via a cable, so it is necessary to convert the sending signal into an NT8C composite video signal. Therefore, if the VTR is to have the function of reducing and inserting a screen based on an external video signal from a cheese etc. into the screen being played back by the VTR, it is necessary to use a function different from that of the television receiver mentioned above. C, signal for reduced screen - Y, B
- Even if you return to the Y baseband color signal, it will return to NTSC.
need to be encoded into a signal. Therefore, if the prior art is applied as is to a VTR, the circuit configuration would be as shown in FIG. 3, for example, and the circuit scale of the encode and decode circuits would become large. Also.
２系統のＡ／Ｄ、 Ｄ／Ａ変換器が必要となるといった
欠点を有する。なお、この図について簡単に動作説明を
行なっておくと、端子（１）からの縮小画面用の映像信
号入力は輝度・色信号分離回路（２）に入力され、ここ
で分離された輝度信号はＡ／Ｄ変換器（３）によりデジ
タル信号化され、スイッチＳＷ１を介してメモリ（４）
に書き込まれる。一方１分離された色 ！信号はデ
コード回路（５）により几−Ｙ、Ｂ−Ｙ信号に戻され、
スイッチ８Ｗ２を介して〜Φ変換器（６）に入力される
。そしてこの変換器（６）の出力はスイッチＳＷｌを介
してメモリ（４）に書き込まれる。なお。It has the disadvantage that two systems of A/D and D/A converters are required. To briefly explain the operation of this diagram, the video signal input for the reduced screen from the terminal (1) is input to the luminance/color signal separation circuit (2), and the luminance signal separated here is It is converted into a digital signal by the A/D converter (3) and sent to the memory (4) via the switch SW1.
will be written to. On the other hand, one color separated! The signal is returned to 几-Y, BY signal by the decoding circuit (5),
It is input to the ~Φ converter (6) via the switch 8W2. The output of this converter (6) is then written to the memory (4) via switch SWl. In addition.
メモリ（４）は端子（１）からの映像信号を同期分離回
路（７）で同期分離し、この分離された同期信号にもと
づいて作成された書き込みアドレス作成回路（８）から
の信号によりその書き込みが制御される。一方。The memory (4) synchronously separates the video signal from the terminal (1) in the sync separation circuit (7), and performs writing using the signal from the write address creation circuit (8) created based on this separated sync signal. is controlled. on the other hand.
端子（９）に入力される外部同期信号にもとづいて作成
される読み出しアドレス作成回路α〔からの信号により
メモリ（４）からの読み出しが制御される。読み出され
た信号はＤ／Ａ変換器ａυにて輝度信号がアナログ信号
に変換され、 Ｄ／Ａ変換器（１りにて色差信号（Ｂ−
Ｙ、Ｒ−Ｙ）がアナログ信号に変換され、さらにこれら
信号はスイッチ８Ｗ３を介してエンコード回路叫に入力
される。ここで色差信号はＮＴＳＣ信号に再び変換され
、加算器ＩにてＤ／Ａ変換器（１１）からの輝度信号と
合成され、出力端子ａ［有］にあられれる。図示しない
が、この端子（１９の出力信号とＶＴＲでの再生信号と
をスイッチで適当に切換えて出力することにより（詳し
くはさらに縮小画面を形成する信号は縮小比に応じて水
平同期信号を間引く必要がある） 、 ＶＴＲの再生画
面中にチューナ等の外部信号にもとづく縮小画面を挿入
することができる。Reading from the memory (4) is controlled by a signal from the read address generation circuit α, which is generated based on an external synchronization signal input to the terminal (9). The luminance signal of the read signal is converted into an analog signal by a D/A converter aυ, and the color difference signal (B-
Y, RY) are converted into analog signals, and these signals are further input to the encoder circuit via the switch 8W3. Here, the color difference signal is again converted into an NTSC signal, combined with the luminance signal from the D/A converter (11) in an adder I, and sent to the output terminal a. Although not shown, by appropriately switching between the output signal of this terminal (19) and the reproduction signal of the VTR using a switch, the horizontal synchronizing signal is thinned out according to the reduction ratio. ), it is possible to insert a reduced screen based on an external signal from a tuner or the like into the VTR playback screen.
本発明は上述した問題点にかんがみてなされたもので、
縮小画面用の信号を形成するのに回路構成がより簡単で
済むＶＴＲを提供することを目的とする・。The present invention has been made in view of the above-mentioned problems.
The object of the present invention is to provide a VTR with a simpler circuit configuration for forming signals for a reduced screen.
本発明では磁気テープからの再生信号にもとづく画面中
にチェーナ等からの外部映像信号入力にもとづく画面を
縮小して挿入する際の処理をより構成の簡単な回路で実
現するため、前記外部映像信号のうちの色信号を縮小比
に応じて周波数変換し、これを輝度信号と重ねてＡ／Ｄ
変換してメモリに書き込むようにしたものであシ、これ
によりＶＴＲ内部での信号処理をＮＴＳＣ複合映像信号
のまま処理できるようにしたものである。In the present invention, in order to realize the process of reducing and inserting a screen based on an external video signal input from a chainer or the like into a screen based on a reproduction signal from a magnetic tape using a circuit with a simpler configuration, the external video signal The color signal is frequency-converted according to the reduction ratio, and this is superimposed on the luminance signal and sent to the A/D.
The NTSC composite video signal is converted and written into the memory, so that the signal processing inside the VTR can be performed as it is as an NTSC composite video signal.
以下１本発明になるＶＴＲの一実施例を第１図にもとづ
き説明する。An embodiment of a VTR according to the present invention will be described below with reference to FIG.
まず、第１図にもと壕きその構成を説明する。First, the structure of the trench will be explained with reference to FIG.
なお１本実施例は面積比−の縮小画面を得る場合の装置
の一例である。０１）はチューナからの信号が入力され
る入力端子、＠はこれに接続された輝度・色信号分離回
路、（ハ）はロクノくスフィルタ（ＬＰＦ ）で６る。Note that this embodiment is an example of an apparatus for obtaining a reduced screen with an area ratio of -. 01) is an input terminal into which a signal from the tuner is input, @ is a luminance/chrominance signal separation circuit connected to this, and (C) is a Lochnox filter (LPF).
（至）ｌｄ： ３．５８ ＭＨｚのパントノくスフィル
タ（ＢＰＦ ） 。(to) ld: 3.58 MHz pantone filter (BPF).
（ハ）は平衡変調器（ＢＭ）、 （２Ｇは１．２ＭＨｚ
（Ｄ ＢＰＦであり。(c) Balanced modulator (BM), (2G is 1.2MHz
(D BPF.
（５）は加算器である。（至）はＡθ変換器であり、Ｓ
ＷＩ。(5) is an adder. (to) is the Aθ converter, and S
W.I.
ＳＷ２はスイッチ、＠、（至）、０１）はメモリ、（至
）はスイッチＳＷ２の出力端に接続されたＤ／Ａ変換器
である。SW2 is a switch, @, (to), 01) is a memory, and (to) is a D/A converter connected to the output end of the switch SW2.
また（ハ）は輝度・色信号分離回路、（ロ）はＬＦＦ、
（至）は３．５８ＭＨｚ （Ｄ ＢＰＦ 、 Ｌ２ＥＩ
はＢＭ、 （３？）は７．１６ＭＨｚ ＯＢＰＦ 。Also, (c) is a luminance/color signal separation circuit, (b) is an LFF,
(To) is 3.58MHz (D BPF, L2EI
is BM, (3?) is 7.16MHz OBPF.
（至）はＢＭ、（至）は３．５８ＭＨｚのＢＰＦ、ＫＧ
は加算器である。(To) is BM, (To) is 3.58MHz BPF, KG
is an adder.
この加算器（４０の出力はスイッチＳＷ３の一方の端子
に接続されており、 （４１）はスイッチＳＷ３に接続
された出力端子である。また（６）は７エーズロツクド
ループ（ＰＬＬ）回路１は岑分周器−滲、 （４５１は
アドレスカウンタ、■はｗ分周器、 （４７）は位相比
較器である。さらにＳＷ４ 、 ＳＷ５はスイッチであ
シ、錦は磁気テープから再生され信号処理された映像信
号出力の入力端子、（４Ｉは３．５３ＭＨｚの基準信号
が入力される入力端子、印は端子（２１）に接続された
同期分離５３は入力端子ｈｅに接続された同期分離回路
、５３はＰＬＬ回路である。The output of this adder (40) is connected to one terminal of the switch SW3, and (41) is the output terminal connected to the switch SW3. (451 is an address counter, ■ is a w frequency divider, (47) is a phase comparator. Furthermore, SW4 and SW5 are switches, and Nishiki is a signal that is reproduced from the magnetic tape and processed. (4I is an input terminal into which a 3.53 MHz reference signal is input, the mark is a synchronous separation circuit 53 connected to the terminal (21), and the synchronous separation circuit 53 is connected to the input terminal he. is a PLL circuit.
次に第１図の回路の動作につき説明する。まず説明を理
解しやすくするために先に最終段の動作を簡単に説明す
る。加算器顛からの圧縮された映像信号出力が縮小画面
を構成するものであυ、これがスイッチ８Ｗ３の端子ａ
側に入力される。一方。Next, the operation of the circuit shown in FIG. 1 will be explained. First, in order to make the explanation easier to understand, the operation of the final stage will be briefly explained first. The compressed video signal output from the adder frame constitutes the reduced screen υ, and this is the terminal a of switch 8W3.
input on the side. on the other hand.
磁気テープから再生された信号はその色信号が周波数逆
変換され、輝度信号が復調され、その後両信号が合成さ
れて端子（ハ）に複合映像信号として人からの再生信号
により形成される画面へのチー−Ｊすからの信号にもと
づく縮小画面の挿入位置に対再生信号による）の右上隅
に十の大きさの画面Ｐ！（チー−すからの信号による）
を挿入するとすれば、受像機の水平走査がこの挿入画面
の位置に対応する期間スイッチ８Ｗ３は端子ａ側に接続
され。The signal reproduced from the magnetic tape undergoes inverse frequency conversion of the color signal, demodulation of the luminance signal, and then both signals are combined and sent to the terminal (c) as a composite video signal to the screen formed by the reproduction signal from the person. The insertion position of the reduced screen based on the signal from Chi-J Sukara (depending on the playback signal) is in the upper right corner of the screen P! (by signals from the team)
, the period switch 8W3 for which the horizontal scanning of the receiver corresponds to the position of this insertion screen is connected to the terminal a side.
それ以外は端子す側に接続されることになる。また、加
算器顛からの出力も上記のような切換えに次に、第２ｉ
にの如き縮小画面を形成する圧縮された映像信号の作成
動作につき説明する。チューナからの映像信号は端子（
２１）より入力され、さらに輝度・色信号分離回路四に
入力される。ここで分離された色信号はＢＰＦ（財）（
周波数３．５８ ＭＨｚ±０．５ＭＨｚの帯域の信号を
通過させる）に入力され、さくハ）からは周波数が３．
５８ＭＨｚの十におとされたー搬シ下げられる周波数は
縮小画面の横方向の大きさに応じて変化させるものであ
シ１本実施例の場合。Others will be connected to the terminal side. Further, the output from the adder is also switched as described above, and then the second i-th
The operation of creating a compressed video signal that forms a reduced screen such as . The video signal from the tuner is connected to the terminal (
21), and further input to the luminance/color signal separation circuit 4. The color signal separated here is BPF (Incorporated) (
It passes signals in the frequency band of 3.58 MHz ± 0.5 MHz), and the frequency is input from 3.58 MHz ± 0.5 MHz.
In this embodiment, the frequency to be lowered to 58 MHz is changed according to the horizontal size of the reduced screen.
横方向で通常画面の−（この場合、縦方向も丁）の縮小
画面を得るので了とされる。すなわち、挿うに周波数変
換する必要がある。この理由は後述する説明より明らか
になる。次にＢＭ（ハ）の出力はＢＰＦ ＠ （１，２
ＭＨｚ ±０．１ＭＨｚ帯域の周波数成分を通過させる
）を介して加算器（財）に入力され、ＬＰＦＩ：２３に
て帯域制限された輝度信号と加算される。加算器■の出
力はＡ／Ｄ変換器（至）にてデジタル信号に変換される
。この変換のためのクロックはＰＬＩ、回路（４シから
の出力が用いられる。Ａ／Ｄ変換器（ハ）の出力はスイ
ッチＳＷｌを介してメモリ翰、（至）、 Ｃ３１）に書
き込まれる。この場合、メモリが３個あるのは書き込み
と読み出しとが同一メモリについて重ならないようにす
るためである。すなわち、あるメモリにり゛いて書き込
みが行なわれているときに別のメモリから読み出しが行
なわれるようにする必要があシ。This is completed because a reduced screen of the normal screen in the horizontal direction (in this case, also in the vertical direction) is obtained. In other words, it is necessary to perform frequency conversion. The reason for this will become clear from the explanation below. Next, the output of BM (c) is BPF @ (1, 2
The signal is input to an adder via a frequency component (passing frequency components in the ±0.1 MHz band), and is added to a band-limited luminance signal at an LPFI:23. The output of adder (2) is converted into a digital signal by an A/D converter (to). As the clock for this conversion, the output from the PLI circuit (C31) is used. The output of the A/D converter (C) is written to the memory circuit (C31) via the switch SW1. In this case, the reason why there are three memories is to prevent writing and reading from the same memory from overlapping. In other words, it is necessary to ensure that while writing is being performed in one memory, reading is being performed in another memory.
これでメモリを２つ必要とする。ところがＶＴＲにおい
てはジッターの影響があシ、１フィールドに対応するデ
ジタル信号のサンプリング数がフィールド毎に異なるこ
とがあシ、サンプリング数の多い場合に対応してさらに
１つ多い計３つのメモリを本実施例においては設けてい
る。っまシ、スイッチ８Ｗｌは端子ａ側、ｂ側、Ｃ側、
ａ側、・・・・・・・とフィールド毎に切換えられ、
Ａ／Ｄ変換器（ハ）の出力がメモリ（２１，メモリ（至
）、メモリ０υ、メモリ（２傷、メモリ（至）・・・・
・・・という順番で書き込まれる。各メモリ０１、 （
３Ｇ、 Ｃ３１）の書き込み番地はアドレスヵウンメ（
４４）亀よりスイッチＳＷ４を介して与えられ、このス
イッチＳＷ４もスイッチＳＷ１と同期し、メモリに対応
して切り換えられる。メモリ翰乃至Ｇυへの書き込み及
びこれからの読み出しの切換は後述するタイミング信号
発生回路６１）の出力にょシ行なわれる。This requires two memories. However, with VTRs, the effect of jitter is severe, and the number of samplings of the digital signal corresponding to one field may vary from field to field.If the number of samplings is large, an additional memory of three is required. It is provided in the embodiment. Well, switch 8Wl has terminals a side, b side, C side,
On the a side, it is switched for each field,
The output of the A/D converter (c) is memory (21, memory (to), memory 0υ, memory (2 scratches, memory (to)...
They are written in this order. Each memory 01, (
3G, C31) write address is the address counter (
44) It is applied from the turtle via the switch SW4, and this switch SW4 is also switched in synchronization with the switch SW1 in accordance with the memory. Switching between writing to and reading from the memories Gυ is performed by the output of a timing signal generation circuit 61) to be described later.
次にメモリ四乃至６υの読み出しについて述べる。Next, reading from memories 4 to 6υ will be described.
この読み出しｒｌ：ＶＴＲの再生信号にもとづく画面と
合わせる必要があるので、まず端子（４槌より入方され
る複合映像信号より複合同期信号を同期分離回路５■に
て取シ出し、読み出しクロックをこの複合同期信号のう
ちの水平同期信号に位相同期した周波数３ ｆｓｃ （
ｆａｃは色副搬送波周波数で３．５８ＭＨｚ ）の信号
を出力するＰＬＬ回路（至）にて作成する。読み出しの
タイミングはタイミング信号発生回路６υで作成される
タイミング信号によるが、この信号は縮小画面の挿入位
置に合わせて同期分離回路りからの垂直及び水平同期信
号を適自に遅延させて作れば良い。読み出すべきメモリ
＠ｌ（至）、０υの選択はスイッチＳＷ２により行なわ
れ、書き込みが終わったメモリをその次の最も早いタイ
ミングの読み出しメモリとすることで３つのメモリＣ，
！１． ＣＩＧ、 ０９間で書き込みと読み出しとが重
なることはない。なお。This readout rl: It is necessary to match the screen based on the VTR playback signal, so first, the composite synchronization signal is extracted from the composite video signal input from the terminal (4 hammers) by the synchronization separation circuit 5■, and the readout clock is Frequency 3 fsc (
The fac is created by a PLL circuit that outputs a signal with a color subcarrier frequency of 3.58 MHz. The readout timing depends on the timing signal created by the timing signal generation circuit 6υ, but this signal can be created by appropriately delaying the vertical and horizontal synchronization signals from the synchronization separation circuit according to the insertion position of the reduced screen. . The selection of the memory @l (to) and 0υ to be read is performed by the switch SW2, and by setting the memory to which writing has been completed as the next earliest read memory, the three memories C, C,
! 1. Writing and reading do not overlap between CIG and 09. In addition.
読み出すべきメモリのアドレスはアドレスカウンタ卿よ
プスイッチｓｗ５ （スイッチＳＷ２と同期がとられて
いる）を介してスイッチＳＷ２が選択してい Ｊる
メモリに与えられる。読み出しクロックは書き込み時の
３倍の周波数で行なっているので１画面は上に圧縮され
る。さらに本実施例では画面全体で７に圧縮するので、
書き込み処理は映像信号を３ライン（３水平走査）に１
本の割合で書き込みを行ない、２本分を間引くようにし
ている。すなわち、読み出し後の信号は画面上縦方向に
も１に圧縮されることになる。よって、メモリ乱ｃｎ、
Ｃ１１）は各々通常のフィールドメモリの格子のメモ
リ容′Ｊｔを有するもので良いことになる。The address of the memory to be read is given to the memory selected by the switch SW2 via the address counter switch SW5 (synchronized with the switch SW2). Since the read clock is performed at three times the frequency of the write clock, one screen is compressed upward. Furthermore, in this example, the entire screen is compressed to 7, so
The writing process is to write the video signal into 3 lines (3 horizontal scans).
I write at the rate of a book, and try to thin out two books. That is, the signal after being read out is also compressed to 1 in the vertical direction on the screen. Therefore, memory disorder cn,
C11) may each have the memory capacity 'Jt of a normal field memory lattice.
以上述べたようにしてＶＴＲの再生信号のタイミングに
合わせてメモリ翰乃至０υから読み出しを行なうと、こ
の読み出し信号はＶＴＲの再生映像信号と同じジッタ成
分を有するのでＶＴＲの再生画面内にきっちりとはめ込
むことができる。ところで。As described above, when reading from the memory from 0υ to match the timing of the VTR's playback signal, this readout signal has the same jitter component as the VTR's playback video signal, so it fits perfectly within the VTR's playback screen. be able to. by the way.
ち
態の色副搬送波は周波数が書き込み時の周波数の数は同
波数変換によすｆｓｃの−Ｔにおとされていた）。The frequency of the color subcarrier in the current state was set to -T of fsc by the same wave number conversion).
しかしながら、読み出し時の前述した処理にょシジッタ
成分を有する。従って、この壕までは画面上で色がつか
ない。よって、ダブルヘテロダイン方式を用い、 ＢＭ
（至）で−変周波数を上げ、 ＢＭ■で再び元の周波数
（３，５８ＭＨｚ ）に戻すことによりジッタを除去し
ている。すなわち、 Ｄ／Ａ変換器０２の出力は輝度・
色信号分離回路（至）に入力され１分離された色信号は
３．５８ＭＨｚ ＯＢＰＦ （（！９＠介しテＢＭ Ｃ
３Ｇ）Ｋ 入力される。こζで端子（４１に入力されて
いる変動のない３．５８ＭＨｚの基準信号と掛算され、
７．１５ＭＨ！に周波数変換され、ＢＰＰＣＩ？）を
介してさらにＢＭｑに入力ｆｓｃの信号と掛算され、再
び元の３．５８ＭＨｚの色信号に戻される。このときジ
ッタが打ち消されて。However, the above-described processing at the time of reading has a jitter component. Therefore, up to this trench, no color appears on the screen. Therefore, using the double heterodyne method, BM
Jitter is removed by increasing the -variable frequency at (to) and returning to the original frequency (3.58 MHz) at BM. In other words, the output of the D/A converter 02 is luminance/
The color signal input to the color signal separation circuit (to) and separated by 1 is 3.58MHz OBPF ((!9 @ via TeBM C
3G)K is input. This ζ is multiplied by the unvaried 3.58MHz reference signal input to the terminal (41),
7.15MH! The frequency is converted to BPPCI? ), BMq is further multiplied by the input fsc signal and returned to the original 3.58 MHz color signal. At this time, the jitter is canceled out.
ＢＭ（至）からは周波数変動のない色信号が出力される
。A color signal with no frequency fluctuation is output from the BM (to).
そしてＢＭｏａの出力信号はＢＰＦＣ’１１を介して加
算器（４Ｇに入力され、ＬＰＦｉを通過した輝度信号と
加算される。加算により生じた映像信号はスイッチ８Ｗ
３の端子ａに入力され、前述したように縮小画面の挿入
位置に対応してこのスイッチ８Ｗ３は端子す側から端子
ａ側に切換えられる。このようにしてスイッチＳＷ３の
出力端である端子（４Ｉ）にはテレビジ肩ン受像機にて
モニタするとき、テープからの再生信号にもとすく画面
中にチューナからの映像信号にもとづく面積−の縮小画
面が挿入された画面となる映像信号が出力される。The output signal of BMoa is then input to the adder (4G) via BPFC'11 and added to the luminance signal that has passed through LPFi.
This switch 8W3 is switched from the terminal A side to the terminal A side in accordance with the insertion position of the reduced screen as described above. In this way, the terminal (4I), which is the output end of switch SW3, is connected to the area on the screen based on the video signal from the tuner when monitoring on a television receiver. A video signal that becomes a screen with the reduced screen inserted is output.
なお１位相比較器０７）は以下の理由により設けられて
いる。すなわち、 ＢＭ（至）、 ＢＭ（至）にて周波
数変換する場合の変換用信号（アイドラ）の位相は７倍
（あるいは７倍）にするときに１２０°単位で変化する
可能性かあｐ 、 ＶＴＲ再生色信号と合わない場合が
あり得る。従って１位相比較器（４７）にて出力信号の
バースト位相と３．５８ＭＨｚ基準信号基準位相を位相
比較し、ずれている場合にはへ分局器顛をリセットし１
位相シフトを行なわせることによって合わせるようにす
る必要があるからである。なお。Note that the first phase comparator 07) is provided for the following reason. In other words, when converting the frequency at BM (To) and BM (To), the phase of the conversion signal (idler) may change in units of 120° when multiplied by 7 (or 7 times). There may be cases where the color signal does not match the VTR reproduced color signal. Therefore, the phase comparator (47) compares the burst phase of the output signal with the reference phase of the 3.58 MHz reference signal, and if there is a difference, resets the branching device to 1.
This is because it is necessary to achieve matching by performing a phase shift. In addition.
別に移相器を設けても良ｂ０また。ダブルヘテロダイン
における変換周波数は更に高い周波数としても良く、こ
の場合は前記変換量波数が色信号と同一周波数であると
きに発生する恐れがあるキャリアリークの問題が生じな
い。It is also possible to provide a separate phase shifter. The conversion frequency in double heterodyne may be set to an even higher frequency, and in this case, the problem of carrier leak that may occur when the conversion amount wave number is the same frequency as the color signal does not occur.
さらにメモリ（至）乃至０１）に関して付は加えるなら
ば、 ＶＴＲのテープからの再生信号とチェーナからの
信号がフィールド単位で同期していない場合にはこのよ
うに３つのメモリが必要となる。この場合、あるタイミ
ングで偶数フィールドと、奇数フィールドが入れ替わる
ことが１Ｌ多少の垂直ガタが生じることがある。これを
除くにはチューナからの信号中の垂直同期信号によ多端
子０ωに入力される基準信号にトリガをかけるようにす
れば良い。これにより常に同一のフィールドとなる。ま
たメモリも２つで済ますことができる。なお。メモリを
４つ設ければ、同期をとらずにフレーム単位で書き込み
及び読み出しが行なえ、垂直ガタをなくすことができる
。Furthermore, regarding the memories (to) to 01), if the reproduction signal from the VTR tape and the signal from the chainer are not synchronized field by field, three memories are required as described above. In this case, an even field and an odd field may be exchanged at a certain timing, which may cause some vertical play. To eliminate this, the vertical synchronizing signal in the signal from the tuner can be used to trigger the reference signal input to the multi-terminal 0ω. This ensures that the field is always the same. Also, only two memories are required. In addition. If four memories are provided, writing and reading can be performed in frame units without synchronization, and vertical play can be eliminated.
以上述べたように本発明によれば、タイムペースの異な
る２つの映像信号を画面上で一方を他方 Ｊに挿入す
るようにする場合１色消号をベースバンドに復調する必
要がなく、同波数変換のみで良く。As described above, according to the present invention, when two video signals with different time pacings are inserted into the other J on the screen, there is no need to demodulate one-color decoding to the baseband, and the same wave number Just converting is fine.
回路が簡単でかつ安定性が良い。The circuit is simple and has good stability.
第１図は本発明になる磁気記録再生装置の一実施例を示
すブロック図、第２図は第１図の装置により得られるテ
レビジ璽ン受像機上での縮小画面の位置の一例を示す図
であシ、第３図は従来技術にもとづいた磁気記録再生装
置の一例を示すブロック図である。
２１ 、４８．４９・・・入力端子。
２２ 、２３・・・輝度−色信号分離回路。
２３・・・ロウパスフィルタ。
２５．３６．３８・・・平衡変調器、 ２７．４０・
・・加算器。
２８・・・Ａ／Ｄ変換器、 ２９，３０．３
１・・・メモリ、３２・・・Ｄ／Ａ変換器。
５０、５２・・・同期分離回路。
５１・・・タイミング信号発生回路。
８Ｗｌ乃至ＳＷ５・・・スイッチ。
第２図
第３図FIG. 1 is a block diagram showing an embodiment of the magnetic recording/reproducing device according to the present invention, and FIG. 2 is a diagram showing an example of the position of a reduced screen on a television receiver obtained by the device shown in FIG. FIG. 3 is a block diagram showing an example of a magnetic recording/reproducing apparatus based on the prior art. 21, 48.49...input terminal. 22, 23... Luminance-color signal separation circuit. 23...Low pass filter. 25.36.38...Balanced modulator, 27.40.
...Adder. 28...A/D converter, 29,30.3
1...Memory, 32...D/A converter. 50, 52...Synchronization separation circuit. 51...Timing signal generation circuit. 8Wl to SW5...Switch. Figure 2 Figure 3
Claims (1)
に、磁気テープからの再生映像信号により形成される第
１の画面内にチューナ等からの外部映像信号による第２
の画面を縮小して挿入可能な機能を有した磁気記録再生
装置であって、外部映像信号から色信号及び輝度信号を
分離する手段と、分離された色信号を前記挿入画面の縮
小比に応じて周波数変換する手段と、分離された輝度信
号の帯域を制限する手段と、これら周波数変換された色
信号及び帯域制限された輝度信号を合成する手段と、こ
の合成手段からのアナログ映像信号をデジタル信号に変
換するＡ／Ｄ変換器と、このＡ／Ｄ変換器の出力をメモ
リに書き込む手段と、メモリに書き込まれたデジタル信
号を磁気テープより再生された映像信号の水平同期信号
と所定の関係を有し、かつ第２の画面の縮小比に応じた
周波数を有するクロックにより適当なタイミングで読み
出す手段と、読み出されたデジタル信号をアナログ信号
に変換するＤ／Ａ変換器と、Ｄ／Ａ変換器の出力映像信
号から色信号及び輝度信号を分離する手段と、分離され
た色信号を２回周波数変換して、読み出し時に発生した
色信号の周波数変動を除去する手段と、この手段の出力
色信号と分離された輝度信号とを合成して前記縮小画面
を形成する映像信号を作成する信号合成手段と、この信
号合成手段の出力映像信号と前記磁気テープからの再生
映像信号とを所定のタイミングで切換えて出力する切換
手段とを具備し たことを特徴とする磁気記録再生装置。[Claims] When the output signal is monitored by a television receiver, a second screen formed by an external video signal from a tuner or the like is displayed within a first screen formed by a reproduced video signal from a magnetic tape.
A magnetic recording/reproducing device having a function of reducing and inserting a screen, the device comprising: means for separating a color signal and a luminance signal from an external video signal; means for frequency converting the separated luminance signal; means for synthesizing the frequency-converted color signal and the band-limited luminance signal; and converting the analog video signal from the synthesizing means into a digital signal. An A/D converter for converting into a signal, a means for writing the output of this A/D converter into a memory, and a predetermined relationship between the digital signal written in the memory and a horizontal synchronization signal of a video signal reproduced from a magnetic tape. a D/A converter for converting the read digital signal into an analog signal; and a D/A converter for converting the read digital signal into an analog signal. means for separating the color signal and luminance signal from the output video signal of the converter; means for frequency-converting the separated color signal twice to remove frequency fluctuations of the color signal occurring during readout; and an output of the means. a signal synthesizing means for synthesizing a color signal and a separated luminance signal to create a video signal forming the reduced screen; and a signal synthesizing means for synthesizing a video signal for forming the reduced screen; 1. A magnetic recording and reproducing device characterized by comprising a switching means for switching and outputting at a timing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011055A JPS61171293A (en) | 1985-01-25 | 1985-01-25 | Magnetic recording and reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011055A JPS61171293A (en) | 1985-01-25 | 1985-01-25 | Magnetic recording and reproducing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61171293A true JPS61171293A (en) | 1986-08-01 |
Family
ID=11767330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60011055A Pending JPS61171293A (en) | 1985-01-25 | 1985-01-25 | Magnetic recording and reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61171293A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061543B1 (en) | 1998-09-23 | 2006-06-13 | Micronas Gmbh | Method and circuit for image-in-image overlay |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49107429A (en) * | 1973-02-15 | 1974-10-12 | ||
| JPS52144228A (en) * | 1976-05-26 | 1977-12-01 | Toshiba Corp | Color tv picture receiver |
| JPS5656082A (en) * | 1979-10-13 | 1981-05-16 | Sony Corp | Television receiver |
-
1985
- 1985-01-25 JP JP60011055A patent/JPS61171293A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49107429A (en) * | 1973-02-15 | 1974-10-12 | ||
| JPS52144228A (en) * | 1976-05-26 | 1977-12-01 | Toshiba Corp | Color tv picture receiver |
| JPS5656082A (en) * | 1979-10-13 | 1981-05-16 | Sony Corp | Television receiver |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061543B1 (en) | 1998-09-23 | 2006-06-13 | Micronas Gmbh | Method and circuit for image-in-image overlay |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02228183A (en) | Magnetic video recording and reproducing device and conversion adapter device | |
| US5587802A (en) | Extended definition video signal converter for use with a video recorder | |
| KR100344510B1 (en) | Recording/reproducing apparatus and input/output device | |
| US5200834A (en) | Magnetic recording and reproducing apparatus obtaining separate clock signals from brightness and color components of a video signal | |
| JPH05244562A (en) | Video signal recording and reproducing device | |
| US5486929A (en) | Time division multiplexed video recording and playback system | |
| JPS60127893A (en) | Color television signal transmission system | |
| JPS63194495A (en) | Video signal recording and reproducing device | |
| JPS61171293A (en) | Magnetic recording and reproducing device | |
| EP0486300B1 (en) | Video signal processing apparatus | |
| JPH05199543A (en) | Digital video signal processing circuit | |
| JPH0720262B2 (en) | Video signal recording / reproducing device | |
| JPS5849073B2 (en) | Time axis fluctuation correction device | |
| KR100198542B1 (en) | Image signal generating device and method | |
| JPS63292794A (en) | Digital y/c separator | |
| JPH02123884A (en) | Magnetic recording and reproducing device | |
| KR19990016205A (en) | Multiple video signal simultaneous recording device and its selective playback device | |
| JPS62268294A (en) | Magnetic recording and reproducing device | |
| JPH0795615A (en) | Digital chroma signal processing method | |
| JPH0213519B2 (en) | ||
| JPH01311785A (en) | Picture signal processor | |
| JPH0828890B2 (en) | Time axis correction device | |
| JPH02162991A (en) | Picture signal recording device | |
| JPH0191595A (en) | Color video signal recording and reproducing device | |
| JPH01278190A (en) | Digital video tape recorder |