JPS61166228A - 過負荷補償型d/a変換回路 - Google Patents
過負荷補償型d/a変換回路Info
- Publication number
- JPS61166228A JPS61166228A JP585785A JP585785A JPS61166228A JP S61166228 A JPS61166228 A JP S61166228A JP 585785 A JP585785 A JP 585785A JP 585785 A JP585785 A JP 585785A JP S61166228 A JPS61166228 A JP S61166228A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- waveform
- overload
- analog
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタルオーディオ機器などのPCM変調
方式の音声信号再生装置に関する。
方式の音声信号再生装置に関する。
ディジタルオーディオ機器などでは、PCM変調方式で
音声信号の録音・再生を行なっている。
音声信号の録音・再生を行なっている。
PCMデータを再生する場合は、通常、そのままD/A
変換を行ないアナログ信号を得ている。
変換を行ないアナログ信号を得ている。
しかし、使用者が録音できるような機器、ディジタルオ
ーディオテープなとでは、使用者が録音レベル設定をな
し、太刀信号がA/D変換器の動作レインジに入るよう
に調節する。これは一般の使用者にとっては難しく、時
々量子化レベル範囲を超えるアナログ信号を録音し、再
生時にオーバーフロー雑音(過負荷雑音)が発生する。
ーディオテープなとでは、使用者が録音レベル設定をな
し、太刀信号がA/D変換器の動作レインジに入るよう
に調節する。これは一般の使用者にとっては難しく、時
々量子化レベル範囲を超えるアナログ信号を録音し、再
生時にオーバーフロー雑音(過負荷雑音)が発生する。
本発明の目的は、上記の欠点を除去し、波形の一部が過
負荷状態でA/D変換された信号をアナログ変換すると
きに、正負のピーク値で波形が台形になった部分に、波
形的修正を加えて元の波形に近ずけ、過負荷雑音を除去
することにある。
負荷状態でA/D変換された信号をアナログ変換すると
きに、正負のピーク値で波形が台形になった部分に、波
形的修正を加えて元の波形に近ずけ、過負荷雑音を除去
することにある。
本発明のD/A変換回路は、D/A変換器・低域フィル
タによりアナログ波形に変換するアナログ変換回路と、
前記ディジタル信号の過負荷を検出し、その間一定出力
パルスを発生する過負荷検出回路と、前記一定出力パル
スを入力し定遅延を与える狭帯域低域フィルタと、前記
アナログ変換回路の出力と前記狭帯域低域フィルタの出
力とを合成する合成回路とを設け、前記の合成する再出
力の遅延時間を同一にすることによりアナログ波形を再
生するようにしたものである。
タによりアナログ波形に変換するアナログ変換回路と、
前記ディジタル信号の過負荷を検出し、その間一定出力
パルスを発生する過負荷検出回路と、前記一定出力パル
スを入力し定遅延を与える狭帯域低域フィルタと、前記
アナログ変換回路の出力と前記狭帯域低域フィルタの出
力とを合成する合成回路とを設け、前記の合成する再出
力の遅延時間を同一にすることによりアナログ波形を再
生するようにしたものである。
アナログ波をA/D変換するときに、量子化レベル範囲
を正・負において一部超えると、変換されたディジタル
信号はその範囲においてすべてのビットが”H″レベル
たは″L″レベルである状態がm続する。したがって再
生されたアナログ信号はクリップ波形になり、奇数次歪
成分が増大し、聴覚上質の低い音声になる。本発明では
、このクリップ波形の部分に、過負荷の時間間隔に相当
するパルス幅のパルス入力による狭帯域低域フィルタの
応答波形を重畳して、なだらかな波形としクリップ波形
を補正することで原波形に近似し、過負荷雑音が発生し
ないようにするものである。
を正・負において一部超えると、変換されたディジタル
信号はその範囲においてすべてのビットが”H″レベル
たは″L″レベルである状態がm続する。したがって再
生されたアナログ信号はクリップ波形になり、奇数次歪
成分が増大し、聴覚上質の低い音声になる。本発明では
、このクリップ波形の部分に、過負荷の時間間隔に相当
するパルス幅のパルス入力による狭帯域低域フィルタの
応答波形を重畳して、なだらかな波形としクリップ波形
を補正することで原波形に近似し、過負荷雑音が発生し
ないようにするものである。
以下、図面を参照して本発明の一実施例の説明を行なう
。第1図は実施例の回路ブロック図であり、第2図に回
路の各点の信号を図示している。
。第1図は実施例の回路ブロック図であり、第2図に回
路の各点の信号を図示している。
PCM信号回路1からのPCM信号が、本発明の過負荷
補償型D/A変換回路の入力であり、その正または負の
入力レベルの一部で過負荷状態でA/D変換されている
ものとする。このPCM信号はアナログ変換回路2を経
て、アナログ出力となり加算回路9のB点の信号となる
。アナログ変換回路2はD/A変換器3.アパーチャ回
路4゜低域フィルタ5からなり、通常のD/A変換回路
である。アナログ変換回路2の出力は第2図(B)に示
すようにその正・負のピークがクリップされた波形にな
る。またA点の入力信号に対しTANの時間遅れになる
。
補償型D/A変換回路の入力であり、その正または負の
入力レベルの一部で過負荷状態でA/D変換されている
ものとする。このPCM信号はアナログ変換回路2を経
て、アナログ出力となり加算回路9のB点の信号となる
。アナログ変換回路2はD/A変換器3.アパーチャ回
路4゜低域フィルタ5からなり、通常のD/A変換回路
である。アナログ変換回路2の出力は第2図(B)に示
すようにその正・負のピークがクリップされた波形にな
る。またA点の入力信号に対しTANの時間遅れになる
。
一方、前記PCM信号は過負荷検出回路6に入力する。
正の入力レベルで過負荷であれば、すべてのビットが1
″であることを回路61で検出し、過負荷状態であるか
ぎりその間正のパルスを発生する。また負の入力レベル
で過負荷であればすべてのビットが“θ″であることを
回B62で検出しその間食のパルスを発生する。
″であることを回路61で検出し、過負荷状態であるか
ぎりその間正のパルスを発生する。また負の入力レベル
で過負荷であればすべてのビットが“θ″であることを
回B62で検出しその間食のパルスを発生する。
上記パルスは過負荷継続時間に比例するパルス幅をもつ
一定振幅のパルスでP点、N点の波形は第2図(P)、
(N)に示すようになる。上記パルスはアナログ加
算回路7を介して狭帯域低域フィルタ8に入力する。こ
の狭帯域低域フィルタ8は直線位相性をもち一定の遅延
を与えるとともに狭帯域の特性を有し、第3図に示すよ
うなパルス応答特性を与えるものであればよい。例えば
第4図に示すようなcos”ロールオフあるいはガウス
波形などの特性フィルタが用いられる。したがって狭帯
域低域フィルタ8の出力は0点で第2図(C)の波形に
なる。振幅は合成回路9内の減衰器ATTで適宜設定で
きる。そしてA点の入力信号に対し0点の信号はTAc
の時間遅れになる。
一定振幅のパルスでP点、N点の波形は第2図(P)、
(N)に示すようになる。上記パルスはアナログ加
算回路7を介して狭帯域低域フィルタ8に入力する。こ
の狭帯域低域フィルタ8は直線位相性をもち一定の遅延
を与えるとともに狭帯域の特性を有し、第3図に示すよ
うなパルス応答特性を与えるものであればよい。例えば
第4図に示すようなcos”ロールオフあるいはガウス
波形などの特性フィルタが用いられる。したがって狭帯
域低域フィルタ8の出力は0点で第2図(C)の波形に
なる。振幅は合成回路9内の減衰器ATTで適宜設定で
きる。そしてA点の入力信号に対し0点の信号はTAc
の時間遅れになる。
合成回路9で信号B、倍信号とを合成するが、その際、
両者の位相が一致するように、TAR。
両者の位相が一致するように、TAR。
T’Acの遅延時間を同一にする。それにはアナログ的
に位相を合わせる場合は、各フィルタ5.8の位相を調
節したり、あるいは合成回路9の減衰器ATTの部分で
行なう。ディジタル的に位相を合わせるにはPCM信号
処理回路1からの2分岐するディジタル伝送路のいずれ
か1つに遅延調節回路11を挿入することによって行な
う。
に位相を合わせる場合は、各フィルタ5.8の位相を調
節したり、あるいは合成回路9の減衰器ATTの部分で
行なう。ディジタル的に位相を合わせるにはPCM信号
処理回路1からの2分岐するディジタル伝送路のいずれ
か1つに遅延調節回路11を挿入することによって行な
う。
TAll、TAcが同一であれば、第2図(B)のアナ
ログ変換回路2の出力のクリップされた部分に、第2図
(C)の波形が重畳し、同図(D)の波形となり、クリ
ップ状態が補償された波形を得ることができる。低域フ
ィルタ10は上記合成過程で少し位相ずれがあった場合
にも、波形がなだらかにするためのものである。
ログ変換回路2の出力のクリップされた部分に、第2図
(C)の波形が重畳し、同図(D)の波形となり、クリ
ップ状態が補償された波形を得ることができる。低域フ
ィルタ10は上記合成過程で少し位相ずれがあった場合
にも、波形がなだらかにするためのものである。
以上、詳しく説明したように、PCM録音の際、量子化
レベルを超えるような信号に対しても、そのままD/A
変換すればクリップされた波形になるところを、その部
分にクリップされた期間の時間幅をもつパルスの低域フ
ィルタ応答波を重畳して補償することで、クリップによ
る奇数次歪成分を減少できる。したがって過負荷の場合
にも、聴感特性を著しく改善することができる。本発明
は原波形の完全な再生ではないが、過負荷はしばしば発
生するものでないため、上記のような補償回路で十分に
対応できる。
レベルを超えるような信号に対しても、そのままD/A
変換すればクリップされた波形になるところを、その部
分にクリップされた期間の時間幅をもつパルスの低域フ
ィルタ応答波を重畳して補償することで、クリップによ
る奇数次歪成分を減少できる。したがって過負荷の場合
にも、聴感特性を著しく改善することができる。本発明
は原波形の完全な再生ではないが、過負荷はしばしば発
生するものでないため、上記のような補償回路で十分に
対応できる。
第1図は本発明の一実施例の回路ブロック図、第2図は
第1図の各点の波形、第3図、第4図は狭帯域低域フィ
ルタの特性を示す図である。 1−P CM信号処理回路、2−アナログ変換回路、3
−D/A変換器、 4−アパーチャ回路、5−低域フィ
ルタ、 6−過負荷検出回路、8−狭帯域低域フィルタ
、 9−合成回路、1〇−低域フィルタ。 実用新案登録出願人 日本電気ホームエレクトロニクス株式会社代理人
弁理士 佐藤秋比古 乞2図 L3図
第1図の各点の波形、第3図、第4図は狭帯域低域フィ
ルタの特性を示す図である。 1−P CM信号処理回路、2−アナログ変換回路、3
−D/A変換器、 4−アパーチャ回路、5−低域フィ
ルタ、 6−過負荷検出回路、8−狭帯域低域フィルタ
、 9−合成回路、1〇−低域フィルタ。 実用新案登録出願人 日本電気ホームエレクトロニクス株式会社代理人
弁理士 佐藤秋比古 乞2図 L3図
Claims (1)
- アナログ波形の1部が過負荷状態でA/D変換されたデ
ィジタル信号について、前記ディジタル信号を入力し、
D/A変換器・低域フィルタによりアナログ波形に変換
するアナログ変換回路と、前記ディジタル信号の過負荷
を検出し、その間一定出力パルスを発生する過負荷検出
回路と、前記一定出力パルスを入力し定遅延を与える狭
帯域低域フィルタと、前記アナログ変換回路の出力と前
記狭帯域低域フィルタの出力とを合成する合成回路とを
設け、前記の合成する両出力の遅延時間を同一にするこ
とによりアナログ波形を再生することを特徴とする過負
荷補償型D/A変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP585785A JPS61166228A (ja) | 1985-01-18 | 1985-01-18 | 過負荷補償型d/a変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP585785A JPS61166228A (ja) | 1985-01-18 | 1985-01-18 | 過負荷補償型d/a変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61166228A true JPS61166228A (ja) | 1986-07-26 |
Family
ID=11622645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP585785A Pending JPS61166228A (ja) | 1985-01-18 | 1985-01-18 | 過負荷補償型d/a変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61166228A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142934A (ja) * | 1993-11-18 | 1995-06-02 | Japan Radio Co Ltd | 波形歪み補償方法並びにこれを用いた振幅変調方法及び回路 |
JP2010518324A (ja) * | 2007-02-01 | 2010-05-27 | シャエフラー カーゲー | 軸受構造 |
-
1985
- 1985-01-18 JP JP585785A patent/JPS61166228A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142934A (ja) * | 1993-11-18 | 1995-06-02 | Japan Radio Co Ltd | 波形歪み補償方法並びにこれを用いた振幅変調方法及び回路 |
JP2010518324A (ja) * | 2007-02-01 | 2010-05-27 | シャエフラー カーゲー | 軸受構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU669114B2 (en) | Improved signal encode/decode system | |
JP3137995B2 (ja) | Pcmディジタルオーディオ信号再生装置 | |
US4709269A (en) | Noise reduction circuit for video signal | |
US7596228B2 (en) | Parametric array modulation and processing method | |
JPH0132590B2 (ja) | ||
US20070269052A1 (en) | Sound enhancement system | |
US20090259476A1 (en) | Device and computer program product for high frequency signal interpolation | |
JPS61166228A (ja) | 過負荷補償型d/a変換回路 | |
JP3327116B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
JPS5837735B2 (ja) | パルスヘンチヨウホウシキ | |
JPH03504072A (ja) | 音調処理方法および装置 | |
JPH0572028B2 (ja) | ||
JP2526796Y2 (ja) | テープレコーダ | |
JP2535262B2 (ja) | プリ・エンファシス回路 | |
JP4872086B2 (ja) | 高域信号補間装置 | |
JPS6376618A (ja) | Daコンバ−タシステム | |
JPH0481279B2 (ja) | ||
JPS60165831A (ja) | Pcm方式再生装置 | |
JPH0739090Y2 (ja) | 音質改善回路 | |
JP2997388B2 (ja) | 反転防止回路 | |
JPH0487073A (ja) | 録音再生装置の変復調回路 | |
JPS58215711A (ja) | デイジタル信号の再生処理装置 | |
JPH05235673A (ja) | 音声信号イコライザ回路 | |
JPH03209918A (ja) | Pcm変復調装置の積分補間装置 |