JPS61166049A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61166049A JPS61166049A JP60005693A JP569385A JPS61166049A JP S61166049 A JPS61166049 A JP S61166049A JP 60005693 A JP60005693 A JP 60005693A JP 569385 A JP569385 A JP 569385A JP S61166049 A JPS61166049 A JP S61166049A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- blm
- electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、特にＣ０Ｂ（コントロール
・コラップス・ボンディング）方式の電極構造を有する
半導体装置に関するものである。
・コラップス・ボンディング）方式の電極構造を有する
半導体装置に関するものである。
近年、半導体素子ペレットを実装する技術の一つとして
、素子を配線基板に直接接続するＣＣＢ構造が利用され
ている。このＣＣＢ構造は、素子ペレット表面忙形成し
た電極（これをＢＬＭ電極と称する）Ｋ半田ボール等の
バンプを形成し、このパンダを配線基板に対して接続す
ることにより、ワイヤを使用することなく両者間の接続
を可能とするものである。
、素子を配線基板に直接接続するＣＣＢ構造が利用され
ている。このＣＣＢ構造は、素子ペレット表面忙形成し
た電極（これをＢＬＭ電極と称する）Ｋ半田ボール等の
バンプを形成し、このパンダを配線基板に対して接続す
ることにより、ワイヤを使用することなく両者間の接続
を可能とするものである。
すなわち、このＣＣＢ構造の一般的な構成は、第３図の
ように半導体素子ペレット２１０表面絶縁膜２２上に形
成したＡ２配線（第１．第２Ａ）配線）２３．２５上の
絶縁膜２６上ＫＣ８孔と称する透孔２８を形成して前記
第２ＡＡ配線２５を露呈させ、その露呈面を含む領域１
ｃ Ｃｒ／Ｃｕ／Ａｕ等の多層からなる金属膜２９をＢ
ＬＭ（ＢａｌｌＬｉｍｉｔｅｄ Ｍｅｔａｌｙｚａｔｉ
ｏｎ ）電極として形成する。
ように半導体素子ペレット２１０表面絶縁膜２２上に形
成したＡ２配線（第１．第２Ａ）配線）２３．２５上の
絶縁膜２６上ＫＣ８孔と称する透孔２８を形成して前記
第２ＡＡ配線２５を露呈させ、その露呈面を含む領域１
ｃ Ｃｒ／Ｃｕ／Ａｕ等の多層からなる金属膜２９をＢ
ＬＭ（ＢａｌｌＬｉｍｉｔｅｄ Ｍｅｔａｌｙｚａｔｉ
ｏｎ ）電極として形成する。
そして、このＢＬＭ電極２９上に半田ボールからなるバ
ンプ３０を形成しているのである。
ンプ３０を形成しているのである。
しかしながら、このＣＣＢ構造では、前記透孔、（Ｃ８
穴）２８の周辺段差部上にＢＬＭ電極２９を膜状に形成
しているため、段差部における被覆性が悪く、特にＣｕ
、Ａｕの薄膜の被覆性が低下して図示Ｘのように膜の剥
離が生ずる。また、ＢＬＭ電極２９の下層Ｃｒ膜と絶縁
膜（５ｉｎ２）２６との接着力は然程大きくないため、
ＢＬＭ電極２９いっばいに形成したバンプ３０の熱変形
力導層よって図示ＹのようにＢＬＭ電極２９の周辺部で
剥離が発生する。
穴）２８の周辺段差部上にＢＬＭ電極２９を膜状に形成
しているため、段差部における被覆性が悪く、特にＣｕ
、Ａｕの薄膜の被覆性が低下して図示Ｘのように膜の剥
離が生ずる。また、ＢＬＭ電極２９の下層Ｃｒ膜と絶縁
膜（５ｉｎ２）２６との接着力は然程大きくないため、
ＢＬＭ電極２９いっばいに形成したバンプ３０の熱変形
力導層よって図示ＹのようにＢＬＭ電極２９の周辺部で
剥離が発生する。
また、前述したＣＣＢ構造は第２Ａｌ配線２５上に形成
しているが、この第２Ａ！配線２５の下側には第１ＡＡ
配線２３との間の絶縁膜２４や、半導体基板２１と第１
ＡＡ配線２３との間の絶縁膜２２等が存在しているため
、ＢＬＭ電極２９と半導体基板２１との間の熱伝導性が
悪く、基板２１における発熱なりＬＭ電極（バンプ３０
）２９を介して外部に有効に放散することができないと
いう問題もある。
しているが、この第２Ａ！配線２５の下側には第１ＡＡ
配線２３との間の絶縁膜２４や、半導体基板２１と第１
ＡＡ配線２３との間の絶縁膜２２等が存在しているため
、ＢＬＭ電極２９と半導体基板２１との間の熱伝導性が
悪く、基板２１における発熱なりＬＭ電極（バンプ３０
）２９を介して外部に有効に放散することができないと
いう問題もある。
なお、ＢＬＭ電極については特開昭５６−１１４３５８
号公報に記載がある。
号公報に記載がある。
本発明の目的はＢＬＭ電極の剥離を防止して電極の信頼
性の向上を図ると共に、電極を通して放散される半導体
基板の放熱性の向上を図り、これにより高信頼性の半導
体装置を提供することにある。
性の向上を図ると共に、電極を通して放散される半導体
基板の放熱性の向上を図り、これにより高信頼性の半導
体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、下層に設けた多層Ａ２配線のスルーホール部
上の絶縁膜に透孔を形成すると共に、この透孔よりも若
干太きくＢＬＭ電極の下層膜を形成しかつ透孔よりも若
干小さくＢＬＭ電極の上層膜を形成することにより、透
孔段差部やその周辺部におけるＢＬＭ電極の剥離を防止
し、かつＢＬＭ電極と半導体基板との間の熱抵抗を低減
して放熱性の向上を図り、これにより高信頼性の半導体
装置を得ることができる。
上の絶縁膜に透孔を形成すると共に、この透孔よりも若
干太きくＢＬＭ電極の下層膜を形成しかつ透孔よりも若
干小さくＢＬＭ電極の上層膜を形成することにより、透
孔段差部やその周辺部におけるＢＬＭ電極の剥離を防止
し、かつＢＬＭ電極と半導体基板との間の熱抵抗を低減
して放熱性の向上を図り、これにより高信頼性の半導体
装置を得ることができる。
第１図は本発明の一実施例を示し、特に電極部を示す図
である。図外の素子回路を形成した半導体基板１の主面
上にはＳｉＯ□等の絶縁膜２を形成し、その上にＡ！あ
るいはＣｕなどの第１配線３を形成している。また、こ
の第１配線３上にはＰＳ Ｇ ＊ Ｓ ｉ ０２等の眉
間絶縁膜４を形成し、更にその上にＡ４あるいはＣｕな
どの第２配線５を形成してこれらで多層配線構造を形成
している。前記第２配線５上釦はシラン、ＳｉＯ，等の
絶縁膜（パッジページコン膜）６を形成している。そし
て、前記第１．第２の各配線３．５を互に接続するため
に、前記層間絶縁膜４にスルーホール７を形成し、この
スルーホール７を通して第２配線５を第１配線３に接続
している。更に、このスルーホール７上において、前記
パッシベーション膜６に２ルーホール７よりも小さい径
の透孔（Ｃ８孔）８を開設し、その表面にＢＬＭ電極９
を膜状に形成している。このＢＬＭ電極９は下層のＣｒ
膜１゜と、中、上層のＣｕ膜１１およびＡｕ膜１２とか
らなり、Ｃｒ膜１０はＣ８孔８よりも若干大きく形成す
る一方、Ｃｕ膜１１とＡｕ膜１２はＣＳ孔８と略同じか
若干小さく形成している。そして、このＢＬＭ電極９上
に形成する半田ボール（バンプ）１３は、前記Ａｕ膜１
２上に半球状に形成し、これ忙よりＣＣＢ構造を構成し
ている。
である。図外の素子回路を形成した半導体基板１の主面
上にはＳｉＯ□等の絶縁膜２を形成し、その上にＡ！あ
るいはＣｕなどの第１配線３を形成している。また、こ
の第１配線３上にはＰＳ Ｇ ＊ Ｓ ｉ ０２等の眉
間絶縁膜４を形成し、更にその上にＡ４あるいはＣｕな
どの第２配線５を形成してこれらで多層配線構造を形成
している。前記第２配線５上釦はシラン、ＳｉＯ，等の
絶縁膜（パッジページコン膜）６を形成している。そし
て、前記第１．第２の各配線３．５を互に接続するため
に、前記層間絶縁膜４にスルーホール７を形成し、この
スルーホール７を通して第２配線５を第１配線３に接続
している。更に、このスルーホール７上において、前記
パッシベーション膜６に２ルーホール７よりも小さい径
の透孔（Ｃ８孔）８を開設し、その表面にＢＬＭ電極９
を膜状に形成している。このＢＬＭ電極９は下層のＣｒ
膜１゜と、中、上層のＣｕ膜１１およびＡｕ膜１２とか
らなり、Ｃｒ膜１０はＣ８孔８よりも若干大きく形成す
る一方、Ｃｕ膜１１とＡｕ膜１２はＣＳ孔８と略同じか
若干小さく形成している。そして、このＢＬＭ電極９上
に形成する半田ボール（バンプ）１３は、前記Ａｕ膜１
２上に半球状に形成し、これ忙よりＣＣＢ構造を構成し
ている。
このＣＣＢ構造の製造方法を第２図囚〜■に示す。
先ず、同図（２）のように、半導体基板１上に絶縁＠２
、ＡノあるいはＣｕなどの配＃！３、層間絶縁膜４を形
成した後に層間絶縁膜４をフォトエツチングしてスルー
ホール７を形成し、更にその上からＡ！あるいはＣｕな
との第２配線５を形成して第１配線３との接続をとり、
その上層パッシベーション＃！Ｘ６を形成する。しかる
上で、ウェットエツチング法を用いて前記スルーホール
７直上のパッシベーション［６にこれよりも若干小径の
Ｃ５孔８を形成する。
、ＡノあるいはＣｕなどの配＃！３、層間絶縁膜４を形
成した後に層間絶縁膜４をフォトエツチングしてスルー
ホール７を形成し、更にその上からＡ！あるいはＣｕな
との第２配線５を形成して第１配線３との接続をとり、
その上層パッシベーション＃！Ｘ６を形成する。しかる
上で、ウェットエツチング法を用いて前記スルーホール
７直上のパッシベーション［６にこれよりも若干小径の
Ｃ５孔８を形成する。
次忙、同図（Ｂ）のように、全面にＣｒ膜１０．Ｃｕ膜
１１．Ａｕ膜１２を順序的に堆積して３層のＢＬＭ膜９
Ａを形成する。そして、全面にレジスト膜を形成した上
でこれをパターニングし、同図（０のようにＣ８孔８よ
りも若干大きなレジストマスク１４を形成する。
１１．Ａｕ膜１２を順序的に堆積して３層のＢＬＭ膜９
Ａを形成する。そして、全面にレジスト膜を形成した上
でこれをパターニングし、同図（０のようにＣ８孔８よ
りも若干大きなレジストマスク１４を形成する。
しかる上で、ウェットエツチング法忙より上。
中層のＡｕ膜１２．Ｃｕ膜１１を選択エツチングし、こ
のときオーバエツチングを行なうことにより、同図［Ｆ
］のようにＡｕ膜１２とＣｕ膜１１はレジストマスク１
４よりも内方にエツチングされ、Ｃ８孔８よりも小径に
形成される。次いで、今度はプラズマ等を用いたドライ
エツチング法により同図（ト）のようにレジストマスク
１４と略同じ寸法、つまりＣ８孔８よりも若干大径にＣ
ｒ膜１０をエツチングする。この結果、レジストマスク
１４を除去すれば、同図［Ｆ］のよう忙下層のＣｒ膜１
０が大径で、中、上層のＣｕ膜１１ ＋ Ａ ｕ膜１２
がこれよりも小径のＢＬＭ電極９が構成される。
のときオーバエツチングを行なうことにより、同図［Ｆ
］のようにＡｕ膜１２とＣｕ膜１１はレジストマスク１
４よりも内方にエツチングされ、Ｃ８孔８よりも小径に
形成される。次いで、今度はプラズマ等を用いたドライ
エツチング法により同図（ト）のようにレジストマスク
１４と略同じ寸法、つまりＣ８孔８よりも若干大径にＣ
ｒ膜１０をエツチングする。この結果、レジストマスク
１４を除去すれば、同図［Ｆ］のよう忙下層のＣｒ膜１
０が大径で、中、上層のＣｕ膜１１ ＋ Ａ ｕ膜１２
がこれよりも小径のＢＬＭ電極９が構成される。
以下、常法のように半田層の選択形成および熱処理によ
り、第１図のバンプ１３を形成でき、ＣＣＢ構造が構成
できる。
り、第１図のバンプ１３を形成でき、ＣＣＢ構造が構成
できる。
以上の構成忙よれば、ＢＬＭ電極９の中、上層のＣｕ膜
１２とＡｕ膜１１はＣＳ孔８と略同じ又は若干小さく形
成しているので、Ｃ８孔８の段差部には存在せず、した
がって、これらの膜の被覆性が段差部において良好でな
くともＢＬＭ電極９の構成には影響がなく、これらの膜
の剥離等が生じることはない。一方、バンプを形成した
場合、バンプ１３はＡｕ膜１２を限界として形成される
ため、バンプ１３に生じる熱変形力がＣｒ膜１０の周縁
に作用することはなく、Ｃｒ膜１０の周縁における剥離
も防止できる。なお、Ｃｒ膜１０を大径に形成している
ので、バンプ（半田）１３とＡ！配線５との直接接触を
防止し、両者の化学反応による信頼性の低下を防止する
こともできる。
１２とＡｕ膜１１はＣＳ孔８と略同じ又は若干小さく形
成しているので、Ｃ８孔８の段差部には存在せず、した
がって、これらの膜の被覆性が段差部において良好でな
くともＢＬＭ電極９の構成には影響がなく、これらの膜
の剥離等が生じることはない。一方、バンプを形成した
場合、バンプ１３はＡｕ膜１２を限界として形成される
ため、バンプ１３に生じる熱変形力がＣｒ膜１０の周縁
に作用することはなく、Ｃｒ膜１０の周縁における剥離
も防止できる。なお、Ｃｒ膜１０を大径に形成している
ので、バンプ（半田）１３とＡ！配線５との直接接触を
防止し、両者の化学反応による信頼性の低下を防止する
こともできる。
一方、ＢＬＭ電極９下では、スルーホール７により第２
配線５と第１配線３が直接接続してその間に層間絶縁膜
（４）が存在していないので、両者間での熱伝導抵抗は
極めて小さく、更にＢＬＭｔ極９と半導体基板１との間
には熱伝導抵抗を高めるものとして絶縁膜２が存在する
のみであるから、半導体基板１からＢＬＭ電極９への熱
伝導特性は極めて高いものとなり、これにより半導体基
板１に発生した熱を有効にＢＬＭ電極９ないしバンプ１
３を通して外部に放散することができる。
配線５と第１配線３が直接接続してその間に層間絶縁膜
（４）が存在していないので、両者間での熱伝導抵抗は
極めて小さく、更にＢＬＭｔ極９と半導体基板１との間
には熱伝導抵抗を高めるものとして絶縁膜２が存在する
のみであるから、半導体基板１からＢＬＭ電極９への熱
伝導特性は極めて高いものとなり、これにより半導体基
板１に発生した熱を有効にＢＬＭ電極９ないしバンプ１
３を通して外部に放散することができる。
（１） ＢＬＭ電極の少なくとも上層膜をＣ８孔と略
同じかそれよりも小径に形成しているので、Ｃ８孔の段
差部に上層膜がかかることはなく、カバレジ不良による
膜剥れを防止でき、バンプ用の電極としての信頼性を向
上できる。
同じかそれよりも小径に形成しているので、Ｃ８孔の段
差部に上層膜がかかることはなく、カバレジ不良による
膜剥れを防止でき、バンプ用の電極としての信頼性を向
上できる。
（２１ＢＬＭ電極の下層膜を上層膜ないしＣ８孔よりも
大径に形成しているので、バンプが下層膜の周縁にまで
形成されることはなく、バンプに生じる熱変形力によっ
ても下層膜に剥離が生じることはない。
大径に形成しているので、バンプが下層膜の周縁にまで
形成されることはなく、バンプに生じる熱変形力によっ
ても下層膜に剥離が生じることはない。
（３）ＢＬＭ電極を下履Ａ沼配線のスルーホール上に形
成しているので、ＢＬＭ電極と半導体基板との間に少な
くとも層間絶縁膜は存在せず、これによりＢＬＭ電極と
半導体基板間の熱伝導抵抗を低減し、半導体基板に生じ
た熱をＢＬＭ電極を通して有効に放熱することができる
。
成しているので、ＢＬＭ電極と半導体基板との間に少な
くとも層間絶縁膜は存在せず、これによりＢＬＭ電極と
半導体基板間の熱伝導抵抗を低減し、半導体基板に生じ
た熱をＢＬＭ電極を通して有効に放熱することができる
。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、絶縁膜の材
質、下層配線の構造、更にＢＬＭ電極の材質やその多層
構造等は種々変化できる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、絶縁膜の材
質、下層配線の構造、更にＢＬＭ電極の材質やその多層
構造等は種々変化できる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるモノリシック型半導
体装置に適用した場合について説明したが、それに限定
されるものではなく、ハイブリッド型半導体装置やその
外のＣＣＢ構造を有する半導体装置に適用できる。
をその背景となった利用分野であるモノリシック型半導
体装置に適用した場合について説明したが、それに限定
されるものではなく、ハイブリッド型半導体装置やその
外のＣＣＢ構造を有する半導体装置に適用できる。
第１図は本発明の半導体装置の要部の断面図、第２図（
４）〜（ｎは製造方法を説明するための断面図、 第３図は従来の不具合を説明するための断面図である。 １・・・半導体基板、３・・・第１配線、５・・・第２
配線、６・・・パッシベーション膜、７・・・スルーホ
ール、８・ＣＳ孔、９ ・Ｂ Ｌ Ｍ電極、１０− Ｃ
ｒ膜、１１・・・Ｃｕ膜、１２・・・Ａｕ膜、１３・・
・バンプ、１４・・・レジストマスク。 代理人 弁理士 −高二に羽＝夫・。 第 １ 図 第 ２ 図 （Ｂ） 第 ２ 図 （Ｄ） （Ｅ） （Ｆ）
４）〜（ｎは製造方法を説明するための断面図、 第３図は従来の不具合を説明するための断面図である。 １・・・半導体基板、３・・・第１配線、５・・・第２
配線、６・・・パッシベーション膜、７・・・スルーホ
ール、８・ＣＳ孔、９ ・Ｂ Ｌ Ｍ電極、１０− Ｃ
ｒ膜、１１・・・Ｃｕ膜、１２・・・Ａｕ膜、１３・・
・バンプ、１４・・・レジストマスク。 代理人 弁理士 −高二に羽＝夫・。 第 １ 図 第 ２ 図 （Ｂ） 第 ２ 図 （Ｄ） （Ｅ） （Ｆ）
Claims (1)
- 【特許請求の範囲】 １、下層に設けた多層配線のスルーホール上の絶縁膜に
透孔を形成すると共に、少なくとも上層膜をこの透孔よ
りも小径としたＢＬＭ電極をこの透孔上に形成したこと
を特徴とする半導体装置。 ２、ＢＬＭ電極の下層膜は前記上層膜および透孔よりも
大径に形成してなる特許請求の範囲第１項記載の半導体
装置。 ３、ＢＬＭ電極を上から下へＡｕ、Ｃｕ、Ｃｒで３層に
形成してなる特許請求の範囲第１項又は第２項記載の半
導体装置。 ４、ＢＬＭ電極の上層膜上に半田ボールからなるバンプ
を形成してなる特許請求の範囲第１項ないし第３項のい
ずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005693A JPS61166049A (ja) | 1985-01-18 | 1985-01-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005693A JPS61166049A (ja) | 1985-01-18 | 1985-01-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61166049A true JPS61166049A (ja) | 1986-07-26 |
Family
ID=11618179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60005693A Pending JPS61166049A (ja) | 1985-01-18 | 1985-01-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166049A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022131A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0378230A (ja) * | 1989-08-21 | 1991-04-03 | Fuji Electric Co Ltd | 集積回路装置用バンプ電極の製造方法 |
-
1985
- 1985-01-18 JP JP60005693A patent/JPS61166049A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022131A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0378230A (ja) * | 1989-08-21 | 1991-04-03 | Fuji Electric Co Ltd | 集積回路装置用バンプ電極の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001068495A (ja) | 半導体装置及びその製造方法 | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| JPH05109813A (ja) | 半導体装置 | |
| TWI485823B (zh) | 半導體封裝結構及半導體封裝結構的製作方法 | |
| TW536780B (en) | Semiconductor device bonding pad resist to stress and method of fabricating the same | |
| US6818539B1 (en) | Semiconductor devices and methods of fabricating the same | |
| JP2000058583A (ja) | 半導体装置 | |
| JP2009004721A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2002093811A (ja) | 電極および半導体装置の製造方法 | |
| JP2006303036A (ja) | 半導体装置 | |
| JPS61166049A (ja) | 半導体装置 | |
| JP2005109171A (ja) | 半導体装置およびその製造方法 | |
| TWI409933B (zh) | 晶片堆疊封裝結構及其製法 | |
| JP4185688B2 (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
| TWM629323U (zh) | 覆晶封裝結構 | |
| JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63318742A (ja) | 半導体集積回路装置及びその製造方法 | |
| TWI773443B (zh) | 半導體結構及其製作方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH02106956A (ja) | 半導体装置及びその製造方法 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPH0330986B2 (ja) | ||
| JPS63305533A (ja) | 半導体装置の製造方法 | |
| JPH0224376B2 (ja) | ||
| JPS61194744A (ja) | 半導体装置 |