JPS61166049A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61166049A JPS61166049A JP60005693A JP569385A JPS61166049A JP S61166049 A JPS61166049 A JP S61166049A JP 60005693 A JP60005693 A JP 60005693A JP 569385 A JP569385 A JP 569385A JP S61166049 A JPS61166049 A JP S61166049A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- blm
- electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、特にC0B(コントロール
・コラップス・ボンディング)方式の電極構造を有する
半導体装置に関するものである。
・コラップス・ボンディング)方式の電極構造を有する
半導体装置に関するものである。
近年、半導体素子ペレットを実装する技術の一つとして
、素子を配線基板に直接接続するCCB構造が利用され
ている。このCCB構造は、素子ペレット表面忙形成し
た電極(これをBLM電極と称する)K半田ボール等の
バンプを形成し、このパンダを配線基板に対して接続す
ることにより、ワイヤを使用することなく両者間の接続
を可能とするものである。
、素子を配線基板に直接接続するCCB構造が利用され
ている。このCCB構造は、素子ペレット表面忙形成し
た電極(これをBLM電極と称する)K半田ボール等の
バンプを形成し、このパンダを配線基板に対して接続す
ることにより、ワイヤを使用することなく両者間の接続
を可能とするものである。
すなわち、このCCB構造の一般的な構成は、第3図の
ように半導体素子ペレット210表面絶縁膜22上に形
成したA2配線(第1.第2A)配線)23.25上の
絶縁膜26上KC8孔と称する透孔28を形成して前記
第2AA配線25を露呈させ、その露呈面を含む領域1
c Cr/Cu/Au等の多層からなる金属膜29をB
LM(BallLimited Metalyzati
on )電極として形成する。
ように半導体素子ペレット210表面絶縁膜22上に形
成したA2配線(第1.第2A)配線)23.25上の
絶縁膜26上KC8孔と称する透孔28を形成して前記
第2AA配線25を露呈させ、その露呈面を含む領域1
c Cr/Cu/Au等の多層からなる金属膜29をB
LM(BallLimited Metalyzati
on )電極として形成する。
そして、このBLM電極29上に半田ボールからなるバ
ンプ30を形成しているのである。
ンプ30を形成しているのである。
しかしながら、このCCB構造では、前記透孔、(C8
穴)28の周辺段差部上にBLM電極29を膜状に形成
しているため、段差部における被覆性が悪く、特にCu
、Auの薄膜の被覆性が低下して図示Xのように膜の剥
離が生ずる。また、BLM電極29の下層Cr膜と絶縁
膜(5in2)26との接着力は然程大きくないため、
BLM電極29いっばいに形成したバンプ30の熱変形
力導層よって図示YのようにBLM電極29の周辺部で
剥離が発生する。
穴)28の周辺段差部上にBLM電極29を膜状に形成
しているため、段差部における被覆性が悪く、特にCu
、Auの薄膜の被覆性が低下して図示Xのように膜の剥
離が生ずる。また、BLM電極29の下層Cr膜と絶縁
膜(5in2)26との接着力は然程大きくないため、
BLM電極29いっばいに形成したバンプ30の熱変形
力導層よって図示YのようにBLM電極29の周辺部で
剥離が発生する。
また、前述したCCB構造は第2Al配線25上に形成
しているが、この第2A!配線25の下側には第1AA
配線23との間の絶縁膜24や、半導体基板21と第1
AA配線23との間の絶縁膜22等が存在しているため
、BLM電極29と半導体基板21との間の熱伝導性が
悪く、基板21における発熱なりLM電極(バンプ30
)29を介して外部に有効に放散することができないと
いう問題もある。
しているが、この第2A!配線25の下側には第1AA
配線23との間の絶縁膜24や、半導体基板21と第1
AA配線23との間の絶縁膜22等が存在しているため
、BLM電極29と半導体基板21との間の熱伝導性が
悪く、基板21における発熱なりLM電極(バンプ30
)29を介して外部に有効に放散することができないと
いう問題もある。
なお、BLM電極については特開昭56−114358
号公報に記載がある。
号公報に記載がある。
本発明の目的はBLM電極の剥離を防止して電極の信頼
性の向上を図ると共に、電極を通して放散される半導体
基板の放熱性の向上を図り、これにより高信頼性の半導
体装置を提供することにある。
性の向上を図ると共に、電極を通して放散される半導体
基板の放熱性の向上を図り、これにより高信頼性の半導
体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、下層に設けた多層A2配線のスルーホール部
上の絶縁膜に透孔を形成すると共に、この透孔よりも若
干太きくBLM電極の下層膜を形成しかつ透孔よりも若
干小さくBLM電極の上層膜を形成することにより、透
孔段差部やその周辺部におけるBLM電極の剥離を防止
し、かつBLM電極と半導体基板との間の熱抵抗を低減
して放熱性の向上を図り、これにより高信頼性の半導体
装置を得ることができる。
上の絶縁膜に透孔を形成すると共に、この透孔よりも若
干太きくBLM電極の下層膜を形成しかつ透孔よりも若
干小さくBLM電極の上層膜を形成することにより、透
孔段差部やその周辺部におけるBLM電極の剥離を防止
し、かつBLM電極と半導体基板との間の熱抵抗を低減
して放熱性の向上を図り、これにより高信頼性の半導体
装置を得ることができる。
第1図は本発明の一実施例を示し、特に電極部を示す図
である。図外の素子回路を形成した半導体基板1の主面
上にはSiO□等の絶縁膜2を形成し、その上にA!あ
るいはCuなどの第1配線3を形成している。また、こ
の第1配線3上にはPS G * S i 02等の眉
間絶縁膜4を形成し、更にその上にA4あるいはCuな
どの第2配線5を形成してこれらで多層配線構造を形成
している。前記第2配線5上釦はシラン、SiO,等の
絶縁膜(パッジページコン膜)6を形成している。そし
て、前記第1.第2の各配線3.5を互に接続するため
に、前記層間絶縁膜4にスルーホール7を形成し、この
スルーホール7を通して第2配線5を第1配線3に接続
している。更に、このスルーホール7上において、前記
パッシベーション膜6に2ルーホール7よりも小さい径
の透孔(C8孔)8を開設し、その表面にBLM電極9
を膜状に形成している。このBLM電極9は下層のCr
膜1゜と、中、上層のCu膜11およびAu膜12とか
らなり、Cr膜10はC8孔8よりも若干大きく形成す
る一方、Cu膜11とAu膜12はCS孔8と略同じか
若干小さく形成している。そして、このBLM電極9上
に形成する半田ボール(バンプ)13は、前記Au膜1
2上に半球状に形成し、これ忙よりCCB構造を構成し
ている。
である。図外の素子回路を形成した半導体基板1の主面
上にはSiO□等の絶縁膜2を形成し、その上にA!あ
るいはCuなどの第1配線3を形成している。また、こ
の第1配線3上にはPS G * S i 02等の眉
間絶縁膜4を形成し、更にその上にA4あるいはCuな
どの第2配線5を形成してこれらで多層配線構造を形成
している。前記第2配線5上釦はシラン、SiO,等の
絶縁膜(パッジページコン膜)6を形成している。そし
て、前記第1.第2の各配線3.5を互に接続するため
に、前記層間絶縁膜4にスルーホール7を形成し、この
スルーホール7を通して第2配線5を第1配線3に接続
している。更に、このスルーホール7上において、前記
パッシベーション膜6に2ルーホール7よりも小さい径
の透孔(C8孔)8を開設し、その表面にBLM電極9
を膜状に形成している。このBLM電極9は下層のCr
膜1゜と、中、上層のCu膜11およびAu膜12とか
らなり、Cr膜10はC8孔8よりも若干大きく形成す
る一方、Cu膜11とAu膜12はCS孔8と略同じか
若干小さく形成している。そして、このBLM電極9上
に形成する半田ボール(バンプ)13は、前記Au膜1
2上に半球状に形成し、これ忙よりCCB構造を構成し
ている。
このCCB構造の製造方法を第2図囚〜■に示す。
先ず、同図(2)のように、半導体基板1上に絶縁@2
、AノあるいはCuなどの配#!3、層間絶縁膜4を形
成した後に層間絶縁膜4をフォトエツチングしてスルー
ホール7を形成し、更にその上からA!あるいはCuな
との第2配線5を形成して第1配線3との接続をとり、
その上層パッシベーション#!X6を形成する。しかる
上で、ウェットエツチング法を用いて前記スルーホール
7直上のパッシベーション[6にこれよりも若干小径の
C5孔8を形成する。
、AノあるいはCuなどの配#!3、層間絶縁膜4を形
成した後に層間絶縁膜4をフォトエツチングしてスルー
ホール7を形成し、更にその上からA!あるいはCuな
との第2配線5を形成して第1配線3との接続をとり、
その上層パッシベーション#!X6を形成する。しかる
上で、ウェットエツチング法を用いて前記スルーホール
7直上のパッシベーション[6にこれよりも若干小径の
C5孔8を形成する。
次忙、同図(B)のように、全面にCr膜10.Cu膜
11.Au膜12を順序的に堆積して3層のBLM膜9
Aを形成する。そして、全面にレジスト膜を形成した上
でこれをパターニングし、同図(0のようにC8孔8よ
りも若干大きなレジストマスク14を形成する。
11.Au膜12を順序的に堆積して3層のBLM膜9
Aを形成する。そして、全面にレジスト膜を形成した上
でこれをパターニングし、同図(0のようにC8孔8よ
りも若干大きなレジストマスク14を形成する。
しかる上で、ウェットエツチング法忙より上。
中層のAu膜12.Cu膜11を選択エツチングし、こ
のときオーバエツチングを行なうことにより、同図[F
]のようにAu膜12とCu膜11はレジストマスク1
4よりも内方にエツチングされ、C8孔8よりも小径に
形成される。次いで、今度はプラズマ等を用いたドライ
エツチング法により同図(ト)のようにレジストマスク
14と略同じ寸法、つまりC8孔8よりも若干大径にC
r膜10をエツチングする。この結果、レジストマスク
14を除去すれば、同図[F]のよう忙下層のCr膜1
0が大径で、中、上層のCu膜11 + A u膜12
がこれよりも小径のBLM電極9が構成される。
のときオーバエツチングを行なうことにより、同図[F
]のようにAu膜12とCu膜11はレジストマスク1
4よりも内方にエツチングされ、C8孔8よりも小径に
形成される。次いで、今度はプラズマ等を用いたドライ
エツチング法により同図(ト)のようにレジストマスク
14と略同じ寸法、つまりC8孔8よりも若干大径にC
r膜10をエツチングする。この結果、レジストマスク
14を除去すれば、同図[F]のよう忙下層のCr膜1
0が大径で、中、上層のCu膜11 + A u膜12
がこれよりも小径のBLM電極9が構成される。
以下、常法のように半田層の選択形成および熱処理によ
り、第1図のバンプ13を形成でき、CCB構造が構成
できる。
り、第1図のバンプ13を形成でき、CCB構造が構成
できる。
以上の構成忙よれば、BLM電極9の中、上層のCu膜
12とAu膜11はCS孔8と略同じ又は若干小さく形
成しているので、C8孔8の段差部には存在せず、した
がって、これらの膜の被覆性が段差部において良好でな
くともBLM電極9の構成には影響がなく、これらの膜
の剥離等が生じることはない。一方、バンプを形成した
場合、バンプ13はAu膜12を限界として形成される
ため、バンプ13に生じる熱変形力がCr膜10の周縁
に作用することはなく、Cr膜10の周縁における剥離
も防止できる。なお、Cr膜10を大径に形成している
ので、バンプ(半田)13とA!配線5との直接接触を
防止し、両者の化学反応による信頼性の低下を防止する
こともできる。
12とAu膜11はCS孔8と略同じ又は若干小さく形
成しているので、C8孔8の段差部には存在せず、した
がって、これらの膜の被覆性が段差部において良好でな
くともBLM電極9の構成には影響がなく、これらの膜
の剥離等が生じることはない。一方、バンプを形成した
場合、バンプ13はAu膜12を限界として形成される
ため、バンプ13に生じる熱変形力がCr膜10の周縁
に作用することはなく、Cr膜10の周縁における剥離
も防止できる。なお、Cr膜10を大径に形成している
ので、バンプ(半田)13とA!配線5との直接接触を
防止し、両者の化学反応による信頼性の低下を防止する
こともできる。
一方、BLM電極9下では、スルーホール7により第2
配線5と第1配線3が直接接続してその間に層間絶縁膜
(4)が存在していないので、両者間での熱伝導抵抗は
極めて小さく、更にBLMt極9と半導体基板1との間
には熱伝導抵抗を高めるものとして絶縁膜2が存在する
のみであるから、半導体基板1からBLM電極9への熱
伝導特性は極めて高いものとなり、これにより半導体基
板1に発生した熱を有効にBLM電極9ないしバンプ1
3を通して外部に放散することができる。
配線5と第1配線3が直接接続してその間に層間絶縁膜
(4)が存在していないので、両者間での熱伝導抵抗は
極めて小さく、更にBLMt極9と半導体基板1との間
には熱伝導抵抗を高めるものとして絶縁膜2が存在する
のみであるから、半導体基板1からBLM電極9への熱
伝導特性は極めて高いものとなり、これにより半導体基
板1に発生した熱を有効にBLM電極9ないしバンプ1
3を通して外部に放散することができる。
(1) BLM電極の少なくとも上層膜をC8孔と略
同じかそれよりも小径に形成しているので、C8孔の段
差部に上層膜がかかることはなく、カバレジ不良による
膜剥れを防止でき、バンプ用の電極としての信頼性を向
上できる。
同じかそれよりも小径に形成しているので、C8孔の段
差部に上層膜がかかることはなく、カバレジ不良による
膜剥れを防止でき、バンプ用の電極としての信頼性を向
上できる。
(21BLM電極の下層膜を上層膜ないしC8孔よりも
大径に形成しているので、バンプが下層膜の周縁にまで
形成されることはなく、バンプに生じる熱変形力によっ
ても下層膜に剥離が生じることはない。
大径に形成しているので、バンプが下層膜の周縁にまで
形成されることはなく、バンプに生じる熱変形力によっ
ても下層膜に剥離が生じることはない。
(3)BLM電極を下履A沼配線のスルーホール上に形
成しているので、BLM電極と半導体基板との間に少な
くとも層間絶縁膜は存在せず、これによりBLM電極と
半導体基板間の熱伝導抵抗を低減し、半導体基板に生じ
た熱をBLM電極を通して有効に放熱することができる
。
成しているので、BLM電極と半導体基板との間に少な
くとも層間絶縁膜は存在せず、これによりBLM電極と
半導体基板間の熱伝導抵抗を低減し、半導体基板に生じ
た熱をBLM電極を通して有効に放熱することができる
。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、絶縁膜の材
質、下層配線の構造、更にBLM電極の材質やその多層
構造等は種々変化できる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、絶縁膜の材
質、下層配線の構造、更にBLM電極の材質やその多層
構造等は種々変化できる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるモノリシック型半導
体装置に適用した場合について説明したが、それに限定
されるものではなく、ハイブリッド型半導体装置やその
外のCCB構造を有する半導体装置に適用できる。
をその背景となった利用分野であるモノリシック型半導
体装置に適用した場合について説明したが、それに限定
されるものではなく、ハイブリッド型半導体装置やその
外のCCB構造を有する半導体装置に適用できる。
第1図は本発明の半導体装置の要部の断面図、第2図(
4)〜(nは製造方法を説明するための断面図、 第3図は従来の不具合を説明するための断面図である。 1・・・半導体基板、3・・・第1配線、5・・・第2
配線、6・・・パッシベーション膜、7・・・スルーホ
ール、8・CS孔、9 ・B L M電極、10− C
r膜、11・・・Cu膜、12・・・Au膜、13・・
・バンプ、14・・・レジストマスク。 代理人 弁理士 −高二に羽=夫・。 第 1 図 第 2 図 (B) 第 2 図 (D) (E) (F)
4)〜(nは製造方法を説明するための断面図、 第3図は従来の不具合を説明するための断面図である。 1・・・半導体基板、3・・・第1配線、5・・・第2
配線、6・・・パッシベーション膜、7・・・スルーホ
ール、8・CS孔、9 ・B L M電極、10− C
r膜、11・・・Cu膜、12・・・Au膜、13・・
・バンプ、14・・・レジストマスク。 代理人 弁理士 −高二に羽=夫・。 第 1 図 第 2 図 (B) 第 2 図 (D) (E) (F)
Claims (1)
- 【特許請求の範囲】 1、下層に設けた多層配線のスルーホール上の絶縁膜に
透孔を形成すると共に、少なくとも上層膜をこの透孔よ
りも小径としたBLM電極をこの透孔上に形成したこと
を特徴とする半導体装置。 2、BLM電極の下層膜は前記上層膜および透孔よりも
大径に形成してなる特許請求の範囲第1項記載の半導体
装置。 3、BLM電極を上から下へAu、Cu、Crで3層に
形成してなる特許請求の範囲第1項又は第2項記載の半
導体装置。 4、BLM電極の上層膜上に半田ボールからなるバンプ
を形成してなる特許請求の範囲第1項ないし第3項のい
ずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60005693A JPS61166049A (ja) | 1985-01-18 | 1985-01-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60005693A JPS61166049A (ja) | 1985-01-18 | 1985-01-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61166049A true JPS61166049A (ja) | 1986-07-26 |
Family
ID=11618179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60005693A Pending JPS61166049A (ja) | 1985-01-18 | 1985-01-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61166049A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022131A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体集積回路装置 |
JPH0378230A (ja) * | 1989-08-21 | 1991-04-03 | Fuji Electric Co Ltd | 集積回路装置用バンプ電極の製造方法 |
-
1985
- 1985-01-18 JP JP60005693A patent/JPS61166049A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022131A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体集積回路装置 |
JPH0378230A (ja) * | 1989-08-21 | 1991-04-03 | Fuji Electric Co Ltd | 集積回路装置用バンプ電極の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001068495A (ja) | 半導体装置及びその製造方法 | |
JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
JPH05109813A (ja) | 半導体装置 | |
TWI485823B (zh) | 半導體封裝結構及半導體封裝結構的製作方法 | |
TW536780B (en) | Semiconductor device bonding pad resist to stress and method of fabricating the same | |
US6818539B1 (en) | Semiconductor devices and methods of fabricating the same | |
JP2000058583A (ja) | 半導体装置 | |
JP2009004721A (ja) | 半導体パッケージ及びその製造方法 | |
JP2002093811A (ja) | 電極および半導体装置の製造方法 | |
JP2006303036A (ja) | 半導体装置 | |
JPS61166049A (ja) | 半導体装置 | |
JP2005109171A (ja) | 半導体装置およびその製造方法 | |
TWI409933B (zh) | 晶片堆疊封裝結構及其製法 | |
JP4185688B2 (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
TWM629323U (zh) | 覆晶封裝結構 | |
JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
JPS63318742A (ja) | 半導体集積回路装置及びその製造方法 | |
TWI773443B (zh) | 半導體結構及其製作方法 | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JPH02106956A (ja) | 半導体装置及びその製造方法 | |
JPS63308924A (ja) | 半導体装置 | |
JPH0330986B2 (ja) | ||
JPS63305533A (ja) | 半導体装置の製造方法 | |
JPH0224376B2 (ja) | ||
JPS61194744A (ja) | 半導体装置 |