JPS61152013A - オフセツト制御システム - Google Patents
オフセツト制御システムInfo
- Publication number
- JPS61152013A JPS61152013A JP59272834A JP27283484A JPS61152013A JP S61152013 A JPS61152013 A JP S61152013A JP 59272834 A JP59272834 A JP 59272834A JP 27283484 A JP27283484 A JP 27283484A JP S61152013 A JPS61152013 A JP S61152013A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- aligner
- pattern
- correction value
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims abstract description 20
- 238000001514 detection method Methods 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 10
- 230000003287 optical effect Effects 0.000 abstract description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 26
- 238000012545 processing Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003909 pattern recognition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置製造用のアライナに係り、特にアラ
イナにおけるオフセット補正を自動的に行なう工うにし
た講御システムに関するものである。
イナにおけるオフセット補正を自動的に行なう工うにし
た講御システムに関するものである。
半導体装置のウェーハ処理工程、特にフォトマスク(レ
チクル)パターンをウェーハに転写するフナトリソゲラ
フイエ程では、ウェーハへのパターン露光、現像等のウ
ェーハ処理をバッチ、ロフト、枚単位で行なっているた
め、これらパッチ間。
チクル)パターンをウェーハに転写するフナトリソゲラ
フイエ程では、ウェーハへのパターン露光、現像等のウ
ェーハ処理をバッチ、ロフト、枚単位で行なっているた
め、これらパッチ間。
ロフト間、ウェーハ枚葉間でオフセット(本明細書では
、以下、パターンずれのことをオフセットと称する)が
生じ易い。特にウェーハにパターンを露光する従来のア
ライナ(たとえば、電子材料、1981年11月号別冊
、p103〜109)においては種々の理由によってオ
フセットが大きくなり易く、したがって微細かつ高謂匿
のパターン形成を行な5ためにはアライナにおけるオフ
セットを正確に管理、制御する必要があることがわかり
た。
、以下、パターンずれのことをオフセットと称する)が
生じ易い。特にウェーハにパターンを露光する従来のア
ライナ(たとえば、電子材料、1981年11月号別冊
、p103〜109)においては種々の理由によってオ
フセットが大きくなり易く、したがって微細かつ高謂匿
のパターン形成を行な5ためにはアライナにおけるオフ
セットを正確に管理、制御する必要があることがわかり
た。
このようなアライナにおけるオフセラ)IJaは、第3
図のフローチャートのように行なうことが考えられる。
図のフローチャートのように行なうことが考えられる。
先ず、ロフト内のウェー711枚を先行ウェーハとして
取出し、このウェーハに対し℃アライナにおいて現在の
オフセット値の設定条件で露光を行な5にのクエーノ〜
を現像してパターンを顕出し、パターン一部に形成した
バーニアのずれを作業者が金属顕微鏡で読み取る。そし
て、ここに表われたずれを、このロット忙おけるオフセ
ットとして従前のオフセットに加算(正又は負の加算)
し、これから新たなオフセットを得てこれをアライナに
設定する。このオフセット量が基準値に収まることを確
認した後、以下に続くウェーハの露光を行ないかつ現像
、積置を経てエツチングされ、所定のウェーハ処理が行
なわれることになる。
取出し、このウェーハに対し℃アライナにおいて現在の
オフセット値の設定条件で露光を行な5にのクエーノ〜
を現像してパターンを顕出し、パターン一部に形成した
バーニアのずれを作業者が金属顕微鏡で読み取る。そし
て、ここに表われたずれを、このロット忙おけるオフセ
ットとして従前のオフセットに加算(正又は負の加算)
し、これから新たなオフセットを得てこれをアライナに
設定する。このオフセット量が基準値に収まることを確
認した後、以下に続くウェーハの露光を行ないかつ現像
、積置を経てエツチングされ、所定のウェーハ処理が行
なわれることになる。
しかしながら、このようなオフセットの制御方法では、
先行ウェーハに形成した現像パターンのバーニアを作業
者が目視で読み取った上でオフセットを設定しているた
め、人手と時間がかかりスルーブツトの低下の原因にな
ると共に、オフセットの設定には経験が必要とされかつ
誤った設定がなされることもあり、!′R度上、信nK
上の問題もある。
先行ウェーハに形成した現像パターンのバーニアを作業
者が目視で読み取った上でオフセットを設定しているた
め、人手と時間がかかりスルーブツトの低下の原因にな
ると共に、オフセットの設定には経験が必要とされかつ
誤った設定がなされることもあり、!′R度上、信nK
上の問題もある。
し発明の目的〕
本発明の目的はオフセット補正値の設定を自動的に行な
うことができ、かつこれに基づい℃アライナのオフセッ
トの管理、制御を自動化し、これによりオフセット制御
の高速化および高n度化を達成することのできるオフセ
ット制御システムを提供することにある。
うことができ、かつこれに基づい℃アライナのオフセッ
トの管理、制御を自動化し、これによりオフセット制御
の高速化および高n度化を達成することのできるオフセ
ット制御システムを提供することにある。
本発明の前記ならびKそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、アライナと、このアライナによって形成され
るパターンのオフセット量を検出するオフセット検出部
と、このオフセット検出部の出力に基づいてオフセット
補正値を算出する演算部と、演算部で求められたオフセ
ット補正値に基づいて前記アライナのオフセットを?B
IJ@する制a部とでオフセット制御システムを構成し
、これにより先行ウェーハのオフセットを自動的に検出
しかつこれに基づいてアライナのオフセットを自動的に
制御でき、アライナのオフセット設定を高速かつ高精度
に行なうことができる。
るパターンのオフセット量を検出するオフセット検出部
と、このオフセット検出部の出力に基づいてオフセット
補正値を算出する演算部と、演算部で求められたオフセ
ット補正値に基づいて前記アライナのオフセットを?B
IJ@する制a部とでオフセット制御システムを構成し
、これにより先行ウェーハのオフセットを自動的に検出
しかつこれに基づいてアライナのオフセットを自動的に
制御でき、アライナのオフセット設定を高速かつ高精度
に行なうことができる。
し実施例〕
第1図は本発明の一実施例の構成図である。図において
、1はウェーハにパターンを露光するためのアライナで
あり、表面にフォトレジスト(図示せず)膜を形成した
ウエーノ・6をXYテーブル2上に載置し、XY駆動部
3によってその平面位置を設定できろ。また、XYテー
ブル2の上刃にはレチクル4のパターンを縮小してウエ
ーノ・6上に投影露光する光学系5を設置している。そ
して、このアライナ1では前記XYffia部3および
光学系5の駆動部7を?tiJ御することにより、投影
ハターンの平面位置や方向、投影倍率、フォーカス等を
適宜に設定できるようになりて〜・る。
、1はウェーハにパターンを露光するためのアライナで
あり、表面にフォトレジスト(図示せず)膜を形成した
ウエーノ・6をXYテーブル2上に載置し、XY駆動部
3によってその平面位置を設定できろ。また、XYテー
ブル2の上刃にはレチクル4のパターンを縮小してウエ
ーノ・6上に投影露光する光学系5を設置している。そ
して、このアライナ1では前記XYffia部3および
光学系5の駆動部7を?tiJ御することにより、投影
ハターンの平面位置や方向、投影倍率、フォーカス等を
適宜に設定できるようになりて〜・る。
8は現像槽であり、アライナIICよってパターン露光
されたウェーハ6をここで現像し、その表面に7オトレ
ジストのパターンを顕在化させる。
されたウェーハ6をここで現像し、その表面に7オトレ
ジストのパターンを顕在化させる。
9はパターンを検出することによって、オフセット量を
検出するオフセット検出部である。このオフセット検出
部9はウェーハ6を載置するXYテーブル10と、この
上刃に位置した顕微鏡型カメラ11とを備え、ウェーハ
6表面の所要位置、通常はバーニア形成位置のパターン
を5大して撮像する。更にこのカメラ11にはパターン
認識部12を一体に有しており、撮像パターンからバー
ニアパターンを認識してパターンのオフセット量を検出
する。
検出するオフセット検出部である。このオフセット検出
部9はウェーハ6を載置するXYテーブル10と、この
上刃に位置した顕微鏡型カメラ11とを備え、ウェーハ
6表面の所要位置、通常はバーニア形成位置のパターン
を5大して撮像する。更にこのカメラ11にはパターン
認識部12を一体に有しており、撮像パターンからバー
ニアパターンを認識してパターンのオフセット量を検出
する。
前記オフセット検出部9には、検出したオフセット量か
ら前記アライナ1におけるオフセット補正値を算出する
演算部13を接続し、更にこの演算部13にはオフセッ
ト補正値に基づいて前記アライナ1のXY駆動部3や光
学系WAwJ部7をフィ−ドパツク?!111alL、
これによりオフセットをコントロールする?ff1J御
部14を接続して〜・る。
ら前記アライナ1におけるオフセット補正値を算出する
演算部13を接続し、更にこの演算部13にはオフセッ
ト補正値に基づいて前記アライナ1のXY駆動部3や光
学系WAwJ部7をフィ−ドパツク?!111alL、
これによりオフセットをコントロールする?ff1J御
部14を接続して〜・る。
なお、?I!1lJa邪14にはフロッピーデツキ15
を付設してオフセット補正値やコントロール指令をフロ
ッピーディスクに記憶することができ、またアライナ1
にはこのフロッピーディスクの情報を読み取るフロッピ
ーデツキ16を付設している、以上の構成によれば、第
2図にフローチャートで合わせて示すように、ロフト内
の先行ウェーハをアライナ1におい℃パターン露光し、
現像工aを経た後にオフセット検出部9にセットする。
を付設してオフセット補正値やコントロール指令をフロ
ッピーディスクに記憶することができ、またアライナ1
にはこのフロッピーディスクの情報を読み取るフロッピ
ーデツキ16を付設している、以上の構成によれば、第
2図にフローチャートで合わせて示すように、ロフト内
の先行ウェーハをアライナ1におい℃パターン露光し、
現像工aを経た後にオフセット検出部9にセットする。
ここでは顕微鏡型カメラ11によってウェーハ6上パタ
ーンのバーニアを自動的に読み取り、パターン認識部1
2と協働してオフセット量を検出する。
ーンのバーニアを自動的に読み取り、パターン認識部1
2と協働してオフセット量を検出する。
すると、この検出信号は直ちに演算部131C送られて
ここでオフセット補正値が算出され、虹にこのオフセッ
ト補正値に基づいて制御部14はアライナ1のXY駆動
部3や光学系5の駆動部7を制御し、アライナ1におけ
るオフセットおよびこれと共に配列ピッチや配列直交度
をコントロールする、これにより、アライナ1のオフセ
ットは自動的に好適値に設定される。
ここでオフセット補正値が算出され、虹にこのオフセッ
ト補正値に基づいて制御部14はアライナ1のXY駆動
部3や光学系5の駆動部7を制御し、アライナ1におけ
るオフセットおよびこれと共に配列ピッチや配列直交度
をコントロールする、これにより、アライナ1のオフセ
ットは自動的に好適値に設定される。
以下、新たに設定したアライナ1において形成されるノ
4ターンが許答円に存在し℃いるか否かをfipH7A
の上、ロット内のウェーハの処理を進行させることにな
る。
4ターンが許答円に存在し℃いるか否かをfipH7A
の上、ロット内のウェーハの処理を進行させることにな
る。
なお、先行ウェーハによるオフセット検出のみを先行さ
せてその補正指令を予めフロッピーディスクに記憶させ
ておき、ロフトの処理時にこのフロッピーディスクを利
用してアライナlの設定を行なう!−5にすれば、先行
ウェーハと本処理との間のタイムラグを更に短縮するこ
とができる。
せてその補正指令を予めフロッピーディスクに記憶させ
ておき、ロフトの処理時にこのフロッピーディスクを利
用してアライナlの設定を行なう!−5にすれば、先行
ウェーハと本処理との間のタイムラグを更に短縮するこ
とができる。
(1)アライナで形成したパターンのオフセット量を検
出するオフセット検出部と、この検出値からオフセット
補正値を算出する演算部と、オフセット補正値に基づい
てアライナのオフセットを好適に設定するl’ff1J
a部とを備えているので、アライナのオフセットを自動
的に設定することができ、人手による作業を不要にする
と共に、短時間の設定を可能にする、 (2)作業者を不要にして自動設定できるので、オフセ
ット設定の精度を高め、微細パターンの形成に特に有利
なものになる。
出するオフセット検出部と、この検出値からオフセット
補正値を算出する演算部と、オフセット補正値に基づい
てアライナのオフセットを好適に設定するl’ff1J
a部とを備えているので、アライナのオフセットを自動
的に設定することができ、人手による作業を不要にする
と共に、短時間の設定を可能にする、 (2)作業者を不要にして自動設定できるので、オフセ
ット設定の精度を高め、微細パターンの形成に特に有利
なものになる。
(3)制御部によるアライナの制御をフィートノ(ツク
制御法で行なうことにエリ、オフ七ツ) ?IIIJ御
を一層高速かつ高n度に行なうことができる。
制御法で行なうことにエリ、オフ七ツ) ?IIIJ御
を一層高速かつ高n度に行なうことができる。
(4)70ツビーの併用により、オフセット補正指令を
先行して得ることができ、ロフトの本処理に際しての停
滞時間の短縮化を図り、処理の高速化を達成できる。
先行して得ることができ、ロフトの本処理に際しての停
滞時間の短縮化を図り、処理の高速化を達成できる。
(5)オフセットと合わせて、配列ピッチ、配列直交夏
、更にはフォーカス等の制御をも容易に行なうことがで
きる。
、更にはフォーカス等の制御をも容易に行なうことがで
きる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、オフセット
検出部、特にパターンを認識してオフセント量を検出す
る7式には、これまで提案されている種々の7式のもの
が採用できる。勿論、フロッピーに代えて磁気テープや
半導体メモリを用いることもできる。更に現像方式にも
種々の7式が採用できる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、オフセット
検出部、特にパターンを認識してオフセント量を検出す
る7式には、これまで提案されている種々の7式のもの
が採用できる。勿論、フロッピーに代えて磁気テープや
半導体メモリを用いることもできる。更に現像方式にも
種々の7式が採用できる。
(利用分野〕
以上の説明は主として本発明者によってなされた発明を
その背景となった利用分野である半導体ウェーハへのパ
ターン転写技術に適用した場合について説明したが、そ
れに限定されるものではなく、多徨類のパターンを7オ
トエ糧を利用して多層に形成する作業を必要とするもの
であれば同様に適用することができる。
その背景となった利用分野である半導体ウェーハへのパ
ターン転写技術に適用した場合について説明したが、そ
れに限定されるものではなく、多徨類のパターンを7オ
トエ糧を利用して多層に形成する作業を必要とするもの
であれば同様に適用することができる。
第1図は本発明のオフセラ)?l!IJaシステムの一
実施例の全体構成図、 第2図はそのフローチャート図、 第3図は考えられるオフセット制御方法のフローチャー
ト図である。 1・・・アライナ、2・・・XYテーブル、3・・・X
Y駆動部、4・・・レチクル、5・・・光学系、6・・
・ウェーハ、7・・・駆1Ill1部、8・・・現像液
、9・・・パターン検出部、11・・・顕微鏡カメラ、
12・・・パターン認識部、13・・・演算部、14・
・・制御部、15・・・フロッピーデツキ。 代理人 弁理士 高 橋 明 夫、。 第 1 図
実施例の全体構成図、 第2図はそのフローチャート図、 第3図は考えられるオフセット制御方法のフローチャー
ト図である。 1・・・アライナ、2・・・XYテーブル、3・・・X
Y駆動部、4・・・レチクル、5・・・光学系、6・・
・ウェーハ、7・・・駆1Ill1部、8・・・現像液
、9・・・パターン検出部、11・・・顕微鏡カメラ、
12・・・パターン認識部、13・・・演算部、14・
・・制御部、15・・・フロッピーデツキ。 代理人 弁理士 高 橋 明 夫、。 第 1 図
Claims (1)
- 【特許請求の範囲】 1、所要のパターンをウェーハ等の所定位置に露光する
アライナと、このアライナによつて露光されかつ顕在化
されたパターンのオフセット量を検出するオフセット検
出部と、このオフセット検出部の出力に基づいてオフセ
ット補正値を算出する演算部と、このオフセット補正値
に基づいて前記アライナのオフセット設定を行なう制御
部とを備えることを特徴とするオフセット制御システム
。 2、アライナと制御部および演算部とを直接接続してフ
ィードバック制御回路構成としてなる特許請求の範囲第
1項記載のオフセット制御システム。 3、オフセット検出部はオフセット量と共に、パターン
の配列ピッチや配列直交度を検出してなる特許請求の範
囲第1項記載のオフセット制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59272834A JPS61152013A (ja) | 1984-12-26 | 1984-12-26 | オフセツト制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59272834A JPS61152013A (ja) | 1984-12-26 | 1984-12-26 | オフセツト制御システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61152013A true JPS61152013A (ja) | 1986-07-10 |
Family
ID=17519418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59272834A Pending JPS61152013A (ja) | 1984-12-26 | 1984-12-26 | オフセツト制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61152013A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4904998A (en) * | 1988-05-30 | 1990-02-27 | Kictec Incorporation | Lighting peg with variable pulsation rate |
JPH0774089A (ja) * | 1994-03-14 | 1995-03-17 | Nikon Corp | 投影露光装置 |
JPH07311012A (ja) * | 1995-03-13 | 1995-11-28 | Nikon Corp | 投影光学系における基板の位置決定方法及び検出方法 |
JPH08102440A (ja) * | 1995-07-28 | 1996-04-16 | Canon Inc | 投影露光方法 |
-
1984
- 1984-12-26 JP JP59272834A patent/JPS61152013A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4904998A (en) * | 1988-05-30 | 1990-02-27 | Kictec Incorporation | Lighting peg with variable pulsation rate |
JPH0774089A (ja) * | 1994-03-14 | 1995-03-17 | Nikon Corp | 投影露光装置 |
JPH07311012A (ja) * | 1995-03-13 | 1995-11-28 | Nikon Corp | 投影光学系における基板の位置決定方法及び検出方法 |
JPH08102440A (ja) * | 1995-07-28 | 1996-04-16 | Canon Inc | 投影露光方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3402750B2 (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
JP2003007608A (ja) | アライメント方法、露光装置およびデバイス製造方法 | |
US7463333B2 (en) | Multi-exposure lithography system providing increased overlay accuracy | |
JPH11186154A (ja) | 投影露光装置および方法 | |
JP2017215484A (ja) | 露光装置、露光方法、及び物品製造方法 | |
JP3100842B2 (ja) | 半導体露光装置及び露光方法 | |
JP2006344739A (ja) | 位置計測装置及びその方法 | |
JP5062933B2 (ja) | 露光装置、位置合わせ方法、プログラム、コンピュータ可読媒体、デバイスの製造方法 | |
JPS61152013A (ja) | オフセツト制御システム | |
JP2004516661A (ja) | ステッパアライメントのための自己補正マークの配置 | |
JP2003017386A (ja) | 位置合わせ方法、露光方法、露光装置及びデバイスの製造方法 | |
JP2009283600A (ja) | 露光アライメント調整方法、露光アライメント調整プログラム、及び露光装置 | |
JP2002134397A (ja) | フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置 | |
JP5632810B2 (ja) | 露光装置、ショット補正パラメータの決定方法、プログラム、コンピュータ可読媒体、デバイス製造方法および位置合わせ装置 | |
US8212990B2 (en) | Exposure apparatus, information processing apparatus, and method of manufacturing device | |
JPH1197342A (ja) | 位置合わせ方法 | |
JPH05304075A (ja) | 投影露光方法及び投影露光装置 | |
US9753373B2 (en) | Lithography system and semiconductor processing process | |
JP2001297966A (ja) | 露光方法、露光システム、露光装置、半導体デバイス製造方法、半導体製造工場、および露光装置の保守方法 | |
JP3797638B2 (ja) | 露光装置、投影光学系の歪曲収差を求める方法およびデバイス製造方法 | |
JP2000195770A (ja) | 傾き補正方法およびデバイス製造方法 | |
JPH0443408B2 (ja) | ||
JPS6254434A (ja) | 露光方法 | |
JPS5931852B2 (ja) | フォトレジスト露光用マスク | |
CN113050383A (zh) | 一种光刻曝光方法、装置和光刻*** |