JPS61148905A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPS61148905A JPS61148905A JP27081484A JP27081484A JPS61148905A JP S61148905 A JPS61148905 A JP S61148905A JP 27081484 A JP27081484 A JP 27081484A JP 27081484 A JP27081484 A JP 27081484A JP S61148905 A JPS61148905 A JP S61148905A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕“
本発明は、増幅回路と該増幅回路に対する何等かの異常
を検出する異常検出回路とを具備する増幅回路に関し、
特に電池を電源とする各種電子機器に用いて有効なもの
である。[Detailed Description of the Invention] [Technical Field] “The present invention relates to an amplifier circuit comprising an amplifier circuit and an abnormality detection circuit for detecting any abnormality to the amplifier circuit.
It is particularly effective for use in various electronic devices that use batteries as a power source.
「集積回路応用ハンドブックＪ （１９８１年６′月
３０日、株式会社朝倉書店発行、ｐ５１９）には、自動
車の電源において、異常に高エネルギーのサージが発生
することがあり、このため保護対策なしではＩＣ（集積
回路）の破壊をおこすことがあるので、最近マはサージ
保護回路を設けている、との記載がある。"Integrated Circuit Application Handbook J (June 30, 1981, published by Asakura Shoten Co., Ltd., p. 519) states that abnormally high energy surges may occur in the power supply of automobiles, and therefore, without protective measures, Since this can cause damage to ICs (integrated circuits), it is stated that recently, manufacturers are installing surge protection circuits.
一方、カーステレオの如き電池を電源とする電子機器は
、電池を長時間に渡り使用できること、電源スィッチ等
を小型にして低コストが計れる。On the other hand, electronic devices powered by batteries, such as car stereos, can be used for long periods of time, and have small power switches and other components that can be used at low cost.
などの点からみて低消費電力であることが望まれる。From these points of view, low power consumption is desired.
本発明者は、上記技術的観点から増幅回路につき種々の
技術的検討を行ない本発明をなすに至った。The present inventor conducted various technical studies on amplifier circuits from the above-mentioned technical viewpoint, and came up with the present invention.
本発明の目的は、サージ電圧の異常等を検出する異常検
出回路と例えば電力増幅器の如き増幅器を含む増幅回路
全体の動作停止時における消費電力を極めて小さな値に
止め得る増幅回路、を提供することにある。An object of the present invention is to provide an abnormality detection circuit that detects an abnormality in surge voltage, etc., and an amplifier circuit that can keep the power consumption to an extremely small value when the entire amplifier circuit, including an amplifier such as a power amplifier, stops operating. It is in.
本発明の上記ならびにその他の汀的と新規な特徴は、本
明細書及び添付図面から明らかになるであろう。The above and other novel features of the present invention will become apparent from the present specification and the accompanying drawings.
本願において開示される発明の概要を述べれば、下記の
通りである。The outline of the invention disclosed in this application is as follows.
すなわち、電圧増幅器、電力増幅器、異常検出回路をふ
くむｉｇＩ幅回路にいわゆるスタンバイ回路を設け、ス
タンバイ回路に小電流の制御信号を供給して動作及び不
動作に切り換えることにより、不動作時における消費電
力を低減する、という本発明の目的を達成するものであ
る。In other words, a so-called standby circuit is provided in the igI width circuit, which includes a voltage amplifier, a power amplifier, and an abnormality detection circuit, and a small current control signal is supplied to the standby circuit to switch between operation and non-operation, thereby reducing power consumption during non-operation. This achieves the object of the present invention, which is to reduce.
以下、第１図を参照して本発明を適用した増幅回路の一
実施例を述べる。An embodiment of an amplifier circuit to which the present invention is applied will be described below with reference to FIG.
なお、図示の増幅回路は半導体集積回路（以下において
ＩＣという）にて構成され、数字を囲んだ丸は外部接続
端子を示すものである。Note that the illustrated amplifier circuit is constituted by a semiconductor integrated circuit (hereinafter referred to as IC), and the circles surrounding the numbers indicate external connection terminals.
本実施例の特徴は、増幅回路に電源スィッチを介さずに
電源を供給する一方、スタンバイ回路に供給する制御信
号によってバイアス回路を選択的に駆動し、バイアス電
圧の供給及び遮断により増幅回路全体を動作または不動
作に切り換えるとともに、サージ電圧等の異常検出によ
っても不動作になし得るようにしたものである。The feature of this embodiment is that while power is supplied to the amplifier circuit without going through a power switch, the bias circuit is selectively driven by the control signal supplied to the standby circuit, and the entire amplifier circuit is controlled by supplying and cutting off the bias voltage. In addition to being able to switch between operating and non-operating, it is also possible to disable it by detecting an abnormality such as a surge voltage.
先ず、説明の便宜のため増幅回路全体につき回路動作の
概略を述べる。First, for convenience of explanation, an outline of the circuit operation of the entire amplifier circuit will be described.
増幅回路は、所謂Ｂ Ｔ Ｌに構成され第一の増幅系■
と第二の増幅系■とは同一の回路構成であるため、主と
して増幅系■について述べる。The amplification circuit is configured as a so-called BTL, and the first amplification system ■
and the second amplification system (2) have the same circuit configuration, so the amplification system (2) will be mainly described.
位相分割回路１は、入力信号Ｖｉｎの位相分割を行い、
互いに逆位相の出力信号Ｖｕ、Ｖｄを得るものであり、
出力信号Ｖｕは初段増幅器４に供給される。The phase division circuit 1 performs phase division of the input signal Vin,
It obtains output signals Vu and Vd that are in opposite phases to each other,
The output signal Vu is supplied to the first stage amplifier 4.
初段増幅器４は、非平衡形差動増幅器として当業者間に
知られたものであり、出力電圧ｖＯはＡ級駆動増幅器５
に供給される。The first stage amplifier 4 is known to those skilled in the art as an unbalanced differential amplifier, and the output voltage vO is equal to that of the class A drive amplifier 5.
supplied to
Ａ級駆動増幅器５は、次段Ｂ級プッシュプル電力増幅器
６を駆動するものであり、上記電力ｉｖ幅器６の出力信
号、ｄい換えれば増幅系Ｉの出力宿所Ｖｏｕｔ １は出
力ラインＱ１に表れる。The class A drive amplifier 5 drives the next stage class B push-pull power amplifier 6, and the output signal of the power IV amplifier 6, in other words, the output location Vout 1 of the amplification system I is sent to the output line Q1. appear.
回路ブロック７．８は、ＡＳＯ検出回路であり、上記電
力増幅器６を構成する出力用トランジスタを保３するた
めのものであり、サージ電圧発生時にこれを検出して次
段の駆動回路９に出力信号を供給する。なお、ＡＳＯは
、Ａｒｅａ ｏｆ ５ａｆｅＯｐｅｒａｔｉｏｎの略語
である。The circuit block 7.8 is an ASO detection circuit, which is used to maintain the output transistor constituting the power amplifier 6, and detects when a surge voltage occurs and outputs it to the next stage drive circuit 9. supply the signal. Note that ASO is an abbreviation for Area of 5afe Operation.
駆動回路９は、上記ＡＳＯ検出回路７，８及び第２の増
幅系■に設けられたＡＳＯ検出回路７１゜８′の出力信
号のすべて、又は何れか１の出力信号にもとすいて動作
し、検出信号を上記バイアス回路３に供給して増幅回路
全体を不動作状態に切り換えるものである。The drive circuit 9 operates based on all or any one of the output signals of the ASO detection circuits 7 and 8 and the ASO detection circuit 71°8' provided in the second amplification system (2). , the detection signal is supplied to the bias circuit 3 to switch the entire amplifier circuit to a non-operating state.
一方、２番端子には、ローレベル又はハイレベルに変化
する制御信号Ｖｃが供給されるが、この制御信号Ｖｃが
ハイレベルの時スタンバイ回路２が動作してバイアス回
路３に電源を供給し、バイアス回路３から所定のバイア
ス電圧が得られる。On the other hand, a control signal Vc that changes to a low level or a high level is supplied to the second terminal, and when this control signal Vc is at a high level, the standby circuit 2 operates and supplies power to the bias circuit 3. A predetermined bias voltage is obtained from the bias circuit 3.
従って、この場合は増幅回路全体が動作状態になる。Therefore, in this case, the entire amplifier circuit is in operation.
これに対し、制御信舟Ｖｃがローレベルの時は、バイア
ス回路３への電源供給が遮断され、バイアス電圧が得ら
れない、従って、この場合は増幅回路全体が不動作状態
になる。On the other hand, when the control signal Vc is at a low level, the power supply to the bias circuit 3 is cut off, and no bias voltage can be obtained. Therefore, in this case, the entire amplifier circuit becomes inoperable.
制御信号Ｖｃによる上記動作が行われる結果、電源回路
３１と５番端子との間に大電流を断接するためのスイッ
チを設ける必要がない。As a result of the above operation performed by the control signal Vc, there is no need to provide a switch for connecting/disconnecting a large current between the power supply circuit 31 and the fifth terminal.
次に制御信号Ｖｃがハイレベルで入力信号Ｖｉｎが供給
された時の回路動作を述べる。Next, the circuit operation when the control signal Vc is at a high level and the input signal Vin is supplied will be described.
制御信号Ｖｃは、抵抗Ｒ，，Ｒ２により分圧されてトラ
ンジスタＱ１のベースに供給される。トランジスタＱ１
には抵抗Ｒ３、Ｒ４を介して電源が供給されているので
、これがオン状態に動作してトランジスタＱ２にバイア
ス電圧が供給される。The control signal Vc is divided by resistors R, , R2 and supplied to the base of the transistor Q1. Transistor Q1
Since power is supplied to the transistor Q2 through the resistors R3 and R4, the transistor Q2 is turned on and a bias voltage is supplied to the transistor Q2.
トランジスタＱ２のコレクタ電圧が上昇し、トランジス
タＱ３−Ｑ４がオン状態に動作する。The collector voltage of transistor Q2 increases, and transistors Q3 and Q4 operate in an on state.
７ ’Ｉ’ ン１２２ ｇ （１３ニ電圧ｖ２ 、ｖ３
が得られ、位相分割回路ｌ、バイアス回路３、差動増幅
器４にそれぞれ電源が供給される。また、トランジスタ
Ｑ３によってトランジスタＱ！ｌ 、Ｑｇ 、Ｑヮがオ
ン、状態に動作し、トランジスタＱａ 、Ｑ９がオン状
態に動作して検出回路７，８が上記検出動作を行い得る
ようになる。すなわち、トランジスタＱ！０のコレクタ
が所定レベル以上になったとき、抵抗Ｒ７３、ダイオー
ドＤ ’ｊ ｓ Ｄ １８に電流が流れ、トランジスタ
Ｑｓｓのコレクタ電圧が所定レベル以上になったとき抵
抗Ｒ１１３，ダイオードＤヮ、Ｄ８に電流が流れ、また
後述する検出動作を行なう。7 'I' 122 g (13 volts v2, v3
is obtained, and power is supplied to the phase division circuit 1, bias circuit 3, and differential amplifier 4, respectively. Also, the transistor Q! is caused by the transistor Q3. l, Qg, and Qwa operate in the on state, transistors Qa and Q9 operate in the on state, and the detection circuits 7 and 8 can perform the above-mentioned detection operation. That is, transistor Q! When the collector voltage of transistor Qss reaches a predetermined level or higher, a current flows through the resistor R73 and the diode D'j s D18, and when the collector voltage of the transistor Qss reaches a predetermined level or higher, a current flows through the resistor R113, the diode Dヮ, and D8. flows, and a detection operation described later is performed.
一方、トランジスタＱｓがオン状態に動作することによ
り、サージ電圧の検出をおこなうトランジスタＱｉｔが
オン状層になり、トランジスタＱ １２ ｔＱ １３が
オフ状態になって出力回路６を動作可能に保持する。On the other hand, by operating the transistor Qs in the on state, the transistor Qit that detects the surge voltage becomes in the on state, and the transistors Q 12 tQ 13 become in the off state to keep the output circuit 6 operable.
トランジスタＱｔ４のベースには抵抗Ｒ＠とツェナーダ
イオードＺＤＩとによって決定される電圧Ｖｚが印加さ
れるが、そのエミッタ電圧が抵抗Ｒヮ、Ｒ，によって分
圧された低レベルの電圧に保持されるので、電源電圧が
所定レベルにある間は、上記トランジスタＱ ｔｔｈは
オフ状態を保持する。A voltage Vz determined by the resistor R@ and the Zener diode ZDI is applied to the base of the transistor Qt4, but since its emitter voltage is held at a low level voltage divided by the resistors Rヮ, R, , while the power supply voltage is at a predetermined level, the transistor Q tth remains off.
この場合、トランジスタＱｓはオフ状態となり、バイア
ス回路３の一部を構成するカレントミラー回路は正常に
動作する。In this case, the transistor Qs is turned off, and the current mirror circuit forming part of the bias circuit 3 operates normally.
バイアス回路３について述べると、ダイオードＤ１．抵
抗Ｒ，を介して供給される電流によってトランジスタＱ
１６がオン状態になり、次にトランジスタＱ ｘｑがオ
ン状態になって、トランジスタＱ１ワと抵抗Ｒ２２とを
流れる電流により定電圧Ｖｄがえられる。上記定電圧Ｖ
ｄは、増幅器４に供給される。Regarding the bias circuit 3, the diode D1. The current supplied through the resistor R causes the transistor Q to
16 is turned on, then transistor Qxq is turned on, and a constant voltage Vd is obtained by the current flowing through transistor Q1 and resistor R22. The above constant voltage V
d is supplied to an amplifier 4.
バイアス回路３について更に述べると、トランジスタＱ
２ｔｔ’Ｑ２２が上記カレントミラー回路を構成し、抵
抗Ｒ２Ｑ ｔ Ｒ２Ｇによって決定される入力側電流と
してトランジスタＱ ｉｔを流れる。この結果、トラン
ジスタＱ２２．Ｑ２３、抵抗Ｒ２Ｓに出力側電流が流れ
、これに対応した電流がトランジスタＱ２４゜Ｑ２Ｓを
流れる。To further describe the bias circuit 3, the transistor Q
2tt'Q22 constitutes the current mirror circuit and flows through the transistor Q it as an input current determined by the resistor R2Q t R2G. As a result, transistor Q22. An output side current flows through Q23 and resistor R2S, and a corresponding current flows through transistor Q24°Q2S.
上記トランジスタＱ２４の出力電流によって駆動増幅器
５に電源が供給され、この出力電流とトランジスタＱ２
Ｓの出力電流とによってプッシュプル出力回路６が動作
可能になる。Power is supplied to the drive amplifier 5 by the output current of the transistor Q24, and this output current and the transistor Q2
The push-pull output circuit 6 becomes operational due to the output current of S.
更に、上記トランジスタＱ２がオン状態になることによ
り、抵抗Ｒｍ、ツェナーダイオードＺＤで決定されるバ
イアス電圧がトランジスタＱｍに印加され、これがオン
状態に動作して後述する駆動回路９を動作可能に保持す
る。Further, when the transistor Q2 turns on, a bias voltage determined by the resistor Rm and the Zener diode ZD is applied to the transistor Qm, which turns on and keeps the drive circuit 9 described later operable. .
一方、ラインａ２に電圧ｖ２が表われると、抵抗Ｒ，に
よってレベル低下した電圧ｖ３がラインＱ３に表われ、
これが位相分割回路１と初段増幅器４との電源となる。On the other hand, when voltage v2 appears on line a2, voltage v3 whose level is lowered by resistor R appears on line Q3,
This becomes the power supply for the phase division circuit 1 and the first stage amplifier 4.
すなわち、ダイオード０ＵｔＤ２と抵抗Ｒ２１ｉとによ
って分圧された電圧によってトランジスタＱ ３ｘにバ
イアスが印加され、抵抗Ｒ２？を介して位相分割回路１
に定電流が供給される。That is, a bias is applied to the transistor Q3x by the voltage divided by the diode 0UtD2 and the resistor R21i, and the resistor R2? Phase splitting circuit 1 through
A constant current is supplied to the
次に、入力信号Ｖｉｎが供給された場合の回路動作を述
べると、入力信号Ｖｉｎの図示の如き極性変化に対応し
てトランジスタＱｓｔｔＱａｚのバイアス電圧が変化し
、抵抗Ｒ３，、トランジスタＱ３２、抵抗Ｒ３２が制御
されて図示の極性に分割された出力信号Ｖｄを得る。こ
れと同時に、トランジスタＱｓａ−Ｑｘが動作し、抵抗
Ｒ３３，トランジスタＱ３４、抵抗Ｒ３４を流れる電流
が制御されて、図示の極性に分割された出力信号Ｖｕを
得る。Next, to describe the circuit operation when input signal Vin is supplied, the bias voltage of transistor QsttQaz changes in response to the polarity change of input signal Vin as shown in the figure, and resistor R3, transistor Q32, and resistor R32 change. An output signal Vd which is controlled and divided into the polarities shown is obtained. At the same time, transistors Qsa-Qx operate, and the current flowing through resistor R33, transistor Q34, and resistor R34 is controlled to obtain an output signal Vu divided into the polarities shown.
出力信号Ｖｕは初段増幅器４に供給される。初段増幅器
４において、定電流回路ｃｓ、、ｃｓ２から定電流が供
給されるので、トランジスタＱ４３のベース電圧は、上
記出力信号Ｖｕに対応したトランジスタＱｑｍの出力電
流に対応して変化する。The output signal Vu is supplied to the first stage amplifier 4. In the first stage amplifier 4, a constant current is supplied from the constant current circuits cs, , cs2, so the base voltage of the transistor Q43 changes in accordance with the output current of the transistor Qqm corresponding to the output signal Vu.
そして、上記ベース電圧の変化が、抵抗Ｒ４，によって
出力電圧Ｖｏとして表われ、Ａ級駆動増幅器５を構成す
るトランジスタＱｓｕに供給される。なお、抵抗Ｒｆ、
、Ｒｆ２はフィードバック抵抗であり、コンデンサＣＩ
はフィードバックコンデンサである。Then, the change in the base voltage is expressed as an output voltage Vo by the resistor R4, and is supplied to the transistor Qsu constituting the class A drive amplifier 5. Note that the resistance Rf,
, Rf2 is a feedback resistor, and capacitor CI
is the feedback capacitor.
上記出力電圧Ｖｏは、ダーリントン接続されたトランジ
スタＱｓｘｔＱｓ２によって増幅され、トランジスタＱ
ｓ□ｔＱｓｚの各ベースに供給される。なお、コンデン
サＣ２は位相補償用コンデンサである。−そして、トラ
ンジスタＱｓｘの出力電流によって電源側出力トランジ
スタＱｓ３が駆動される。The output voltage Vo is amplified by the Darlington-connected transistor QsxtQs2, and the transistor Q
It is supplied to each base of s□tQsz. Note that the capacitor C2 is a phase compensation capacitor. -Then, the power supply side output transistor Qs3 is driven by the output current of the transistor Qsx.
ところで、上述の如くトランジスタＱ２５から出力電流
が得られ、ダイオードＤ３ｙ’Ｄ４．抵抗Ｒ６，によっ
てトランジスタＱ１４にバイアス電圧が印加され、これ
がオン状態に動作する。なお、定常状態では、トランジ
スタＱａｓはオフ状態である。By the way, as mentioned above, the output current is obtained from the transistor Q25, and the output current is obtained from the diode D3y'D4. A bias voltage is applied to the transistor Q14 by the resistor R6, which turns it on. Note that in the steady state, the transistor Qas is in an off state.
従って、トランジスタＱ６２がオン状態に動作すると、
トランジスタＱｓｑ−Ｑａｚを介して接地側出力トラン
ジスタＱｓｓにベース電流が供給される。Therefore, when transistor Q62 operates in the on state,
A base current is supplied to the ground side output transistor Qss via the transistors Qsq-Qaz.
そして、電源側出力トランジスタＱ５と接地側出力トラ
ンジスタＱｓａとが駆動されることにより、ライン１２
ｔに出力電圧Ｖｏｕｔ １が得られ、６番端子を介して
負荷であるスピーカＳＰに供給される。Then, by driving the power supply side output transistor Q5 and the ground side output transistor Qsa, the line 12
An output voltage Vout 1 is obtained at t, and is supplied to the speaker SP, which is a load, via the No. 6 terminal.
一方、第２の増幅系■も上記と同様に動作し、ラインΩ
□、に出力電圧Ｖｏｕｔ ２が得られ、７番端子を介し
て負荷であるスピーカＳＰに供給される。On the other hand, the second amplification system ■ operates in the same way as above, and the line Ω
An output voltage Vout 2 is obtained at □, and is supplied to the speaker SP, which is a load, via the No. 7 terminal.
上記増幅回路は、出力電圧Ｖｏｕｔ １ 、 Ｖｏｕｔ
２がそれぞれ逆相であり両出力間に出力コンデンサを
設けることなく、スピーカを直接駆動することができる
。The above amplifier circuit has output voltages Vout 1 and Vout
2 have opposite phases, and the speaker can be directly driven without providing an output capacitor between the two outputs.
以上の回路動作は、通常の増幅動作であり、本実施例に
おける注目すべき回路動作は以下の如くに行われる。The circuit operation described above is a normal amplification operation, and the noteworthy circuit operation in this embodiment is performed as follows.
先ず、動作停止時について述べる。First, we will discuss when the operation is stopped.
制御信号Ｖｃをハイレベルからローレベルに切換え、ト
ランジスタＱ１をオフ状態にする。トランジスタＱ２も
オフ状態になり、電圧ｖｔ ｔ Ｖ２が得られなくなる
。従って、位相分割回路１、初段増幅器４も非動作状態
になる。更に、トランジスタＱ２１の電流も遮断される
ので、トランジスタＱ２２．ＱＺｍを流れていた出力側
電流も遮断される。Control signal Vc is switched from high level to low level to turn off transistor Q1. Transistor Q2 is also turned off, and voltage vt t V2 cannot be obtained. Therefore, the phase division circuit 1 and the first stage amplifier 4 also become inactive. Furthermore, since the current in transistor Q21 is also cut off, the current in transistor Q22. The output side current flowing through QZm is also cut off.
従って、トランジスタＱ ２４ 、 Ｑ ２５の出力電
流も得られず、Ａ級増幅器５、電力増幅回路６も非動作
状態になる。Therefore, the output currents of the transistors Q 24 and Q 25 cannot be obtained, and the class A amplifier 5 and the power amplification circuit 6 also become inactive.
故に、電池Ｅ、平滑コイルＬｓ、コンデンサＣ８口で構
成された電源回路３１と５番端子との間に特にスイッチ
を設けずとも、極めて微小な消費電力で増幅回路全体を
非動状態になし、しかも制御信号Ｖｃをハイレベルに切
り換えたとき、直ちに上記通常の回路動作が行われる。Therefore, even without installing a switch between the power supply circuit 31, which is composed of the battery E, the smoothing coil Ls, and the eight capacitors C, and the No. 5 terminal, the entire amplifier circuit can be brought into a non-operating state with extremely small power consumption. Moreover, when the control signal Vc is switched to high level, the normal circuit operation described above is immediately performed.
次に、通常の回路動作が行われている間に、異常が発生
した場合の回路動作を述べる。Next, the circuit operation when an abnormality occurs during normal circuit operation will be described.
先ず、＋Ｖｃｃ電源にサージ電圧等が印加された場合に
ついて述べる。First, the case where a surge voltage or the like is applied to the +Vcc power supply will be described.
この場合、＋Ｖｃｃ電源の電圧レベルが急激に上昇する
ので、電圧Ｖｚに対しトランジスタＱ ｔ４のエミッタ
電圧が急上昇してバイアス電圧が印加されることになり
、トランジスタＱ １４がオン状態に動作する。そして
トランジスタＱｍもオン状態に動作しトランジスタＱｚ
、Ｑ２２の各ベースを接地状態になす、故に、トランジ
スタＱ２３を流れていた電流が遮断され、トランジスタ
Ｑ２４．Ｑ２５から出力電流が得られなくなる。Ａ級増
幅回路５、電力増幅回路６がともに非動状態になり、こ
れと同時にトランジスタＱ１２ｔＱ１３がオン状態に動
作する。従って、電源側出力トランジスタＱｓｔｔＱｓ
２の各ベースが接地されることになり、トランジスタＱ
６１１Ｑ６２の保護が行われる。In this case, since the voltage level of the +Vcc power supply rises rapidly, the emitter voltage of the transistor Qt4 rises rapidly with respect to the voltage Vz, and a bias voltage is applied, turning the transistor Q14 on. Then, the transistor Qm also operates in the on state, and the transistor Qz
, Q22 are grounded, thus the current flowing through transistor Q23 is cut off and the current flowing through transistor Q24 . No output current can be obtained from Q25. Both the class A amplifier circuit 5 and the power amplifier circuit 6 become inactive, and at the same time, the transistors Q12tQ13 operate in the on state. Therefore, the power supply side output transistor QsttQs
2 will be grounded, and the transistor Q
611Q62 protection is provided.
次に何等かの異常により、トランジスタＱｓａのコレク
タ電流が異常に増加した場合の回路動作を述べる。Next, the circuit operation when the collector current of the transistor Qsa abnormally increases due to some abnormality will be described.
この場合、抵抗Ｒ＝の電圧降下が大となり、そのレベル
低下は抵抗Ｒ７□、を介してトランジスタＱ？ｍのエミ
ッタ電圧を低下させる。そしてトランジスタＱ７２のベ
ースから抵抗Ｒ？２を介して定電流回路Ｃ８３に流れる
電流が増大し、トランジスタＱ？２のベース・エミッタ
間電圧が大となって、トランジスタＱ？２がオン状態に
動作する。定電流回路Ｃ８４の一端に出力電圧が得られ
、トランジスタＱｆｆｌがオン状態に動作し、トランジ
スタＱｓｏｏ、抵抗Ｒ９１、トランジスタＱ９ｘ、を介
してトランジスタＱ９ｓにベース電流が供給される。な
お抵抗ＲＭはバイアス抵抗である。In this case, the voltage drop across the resistor R= becomes large, and the level drop occurs via the resistor R7□ and the transistor Q? Decrease the emitter voltage of m. And from the base of transistor Q72 to resistor R? The current flowing through constant current circuit C83 through transistor Q?2 increases, and transistor Q? The voltage between the base and emitter of transistor Q2 becomes large and the voltage between the base and emitter of transistor Q? 2 operates in the on state. An output voltage is obtained at one end of the constant current circuit C84, the transistor Qffl is turned on, and a base current is supplied to the transistor Q9s via the transistor Qsoo, the resistor R91, and the transistor Q9x. Note that the resistor RM is a bias resistor.
トランジスタＱ％がオン状態に動作し、ラインａ、から
抵抗Ｒ？Ｉを介して流れる電流とコンデンサＣ２の放電
と流とが抵抗Ｒ％、Ｒπを流れ、両者の電圧降下によっ
てトランジスタＱ？８がオン状態になり、トランジスタ
Ｑ？７がオフになる。この結果、抵抗Ｒ％、トランジス
タＱ％、抵抗Ｒ？７゜Ｒｇに電流が流れ、トランジスタ
Ｑ ｖｅ 、 Ｑ ？７のエミッタ電圧が上昇する。な
お、抵抗Ｒ％、Ｒ冑の抵抗値は、Ｒπ）Ｒｖｖになされ
ている。Transistor Q% operates in the on state, and resistor R? The current flowing through I and the discharge of capacitor C2 flow through resistors R% and Rπ, and the voltage drop between them causes transistor Q? 8 is turned on, and transistor Q? 7 is turned off. As a result, resistance R%, transistor Q%, resistance R? A current flows through 7°Rg, and the transistors Q ve , Q ? 7's emitter voltage increases. Note that the resistance value of the resistance R% and the resistance value of the R helmet is set to Rπ)Rvv.
トランジスタＱｗはオン状態に動作しているので、上記
エミッタ電圧の上昇によってトランジスタＱ□Ｂがオン
状態になり、トランジスタＱ２１゜Ｃ２２のベースを接
地状態にする。従って、トランジスタＱｚｓがオフとな
り、トランジスタＱ２４゜Ｑ２ｓの出力電流が遮断され
て、電源側出力トランジスタＱｓｍｔＱｗの保護が行わ
れる。Since the transistor Qw is operating in the on state, the rise in the emitter voltage turns the transistor Q□B on, thereby grounding the bases of the transistors Q21°C22. Therefore, the transistor Qzs is turned off, the output current of the transistor Q24°Q2s is cut off, and the power supply side output transistor QsmtQw is protected.
次に、トランジスタＱｓａのコレクタ・エミッタ間電圧
が異常に増大゛した場合の回路動作を述べる。Next, the circuit operation when the collector-emitter voltage of the transistor Qsa increases abnormally will be described.
この場合、上記同様にトランジスタＱ？２がオン状態に
動作し、トランジスタＱｔｌがオン状態に動作して、ト
ランジスタＱπ〜Ｑ？？が上記同様に動作する。そして
トランジスタＱｍ−Ｑｚｚのベースが接地状態になり、
トランジスタＱ ％ 、 Ｑ ２５の出力電流が遮断さ
れて電源側出力トランジスタＱ６１゜Ｑｓ３保脛が行わ
れる。In this case, as above, the transistor Q? 2 operates in the on state, the transistor Qtl operates in the on state, and the transistors Qπ to Q? ? works in the same way as above. Then, the base of transistor Qm-Qzz becomes grounded,
The output currents of the transistors Q% and Q25 are cut off, and the output transistor Q61°Qs3 on the power supply side is maintained.
次にトランジスタＱａｓのコレクタ電流が異常に増加し
た場合の回路動作を述べる。Next, the circuit operation when the collector current of the transistor Qas abnormally increases will be described.
この場合、抵抗Ｒ，ｌの電圧降下が大となり、そのレベ
ル低下は抵抗Ｒ，，を介してトランジスタＱ４のエミッ
タ電圧を低下させる。そしてトランジスタＱａｚのベー
スから抵抗Ｒａｍを介して定電流回路Ｃ８，！に流れる
電流が増大し、トランジスタＱｗのベース・エミッタ間
電圧が大となって、トランジスタＱａｚがオン状態に動
作する。定電流回路ＣＳ ｓの一端に出力電圧が得られ
、トランジスタＱ７がオン状態に動作する。In this case, the voltage drop across the resistors R, l becomes large, and the drop in level lowers the emitter voltage of the transistor Q4 via the resistors R, . Then, the constant current circuit C8, ! is connected from the base of the transistor Qaz through the resistor Ram. The current flowing through the transistor Qw increases, the base-emitter voltage of the transistor Qw increases, and the transistor Qaz operates in an on state. An output voltage is obtained at one end of the constant current circuit CSs, and the transistor Q7 operates in an on state.
以下、トランジスタＱ９２からトランジスタＱ？９まで
回路動作が上記同様に行われ、トランジスタＱ２１．Ｑ
２２のベースを接地状態になし、トランジスタＱ２４−
Ｑ２Ｓの出力電流が遮断される。そしてトランジスタＱ
Ｍも゛オフ状態になり、接地側出力トランジスタＱａ２
−Ｑｍに供給されでいた電流が遮断され、トランジスタ
Ｑ ０− Ｑ ｍの保護が行われる。Below, from transistor Q92 to transistor Q? The circuit operation is performed in the same manner as above until transistors Q21 . Q
The base of Q22 is grounded, and the transistor Q24-
The output current of Q2S is cut off. and transistor Q
M also turns off, and the ground side output transistor Qa2
-Qm is cut off, and transistors Q0-Qm are protected.
次にトランジスタＱｍのコレクタ・エミッタ間電圧が異
常に上昇した場合の回路動作を述べる。Next, the circuit operation when the collector-emitter voltage of the transistor Qm abnormally increases will be described.
この場合も、トランジスタＱ ｔｍ −Ｑ ９２がオン
状態に動作して、トランジスタＱ％〜Ｑ？？が上記同様
に動作する。モしてニ トランジスタＱ ｘ −Ｑ ２
５の出力電流が遮断され、接地側出力トランジ反りＱｓ
ｚ−Ｑ槌の保護が行われる。In this case as well, the transistor Q tm -Q 92 operates in the on state, and the transistors Q% to Q? ? works in the same way as above. Transistor Q x −Q 2
The output current of 5 is cut off, and the ground side output transistor warps Qs
z-Q mallet protection is provided.
なお、第２の増幅系前についても、上記ＡＳＯ検出回路
７，８と同一構成のＡＳＯ検出回路７′。Note that, also before the second amplification system, there is an ASO detection circuit 7' having the same configuration as the above-mentioned ASO detection circuits 7 and 8.
８′が設けられている。8' is provided.
第２の増幅系■も第１の増幅系■と同一の回路構成であ
るので、上記出力用トランジスタＱｓａに相当するトラ
ンジスタについて上記同様の現象が表われたとき、ＡＳ
ｏ検出回路７′が動作してトランジスタＱ？ｌをオン状
態に駆動する。Since the second amplification system (2) also has the same circuit configuration as the first amplification system (2), when the same phenomenon as described above appears for the transistor corresponding to the output transistor Qsa, the AS
o detection circuit 7' operates and transistor Q? 1 is driven on.
また、出力用トランジスタＱ−に相当するトランジスタ
について上記同様の現象が表われたとき、ＡＳＯ検出回
路８′が動作してトランジスタＱ％をオン状態に駆動す
る。ｉして、トランジスタＱπ〜Ｑ７が上記同様に動作
し、出力トランジスタに対する保護が行われる。Further, when a phenomenon similar to the above occurs in the transistor corresponding to the output transistor Q-, the ASO detection circuit 8' operates to drive the transistor Q% to the on state. Then, transistors Qπ to Q7 operate in the same manner as described above, and the output transistors are protected.
名に不測の事故により５４２４重が接地された場合の回
路動作を述べる。This section describes the circuit operation when the 5424-layer is grounded due to an unexpected accident.
この場合、抵抗Ｒ，を介して流れていた電流が遮断され
るので、コンデンサＣ２の端子電圧が所定レベル以下に
低下すると同時にトランジスタＱｗがオフとなり、トラ
ンジスタＱ？７がオン状態に動作する。従って、トラン
ジスタＱηのエミッタ電圧が上昇し、トランジスタＱｓ
ｓがオン状態に動作してトランジスタＱ ｍ −Ｑ ２
！のベースを接地状態にする。そしてトランジスタＱ
２４−０２８の出力電流が遮断され、出力用トランジス
タＱ６１゜Ｑｓ３を保護する。In this case, the current flowing through the resistor R is cut off, so that the terminal voltage of the capacitor C2 drops below a predetermined level and at the same time the transistor Qw is turned off, and the transistor Q? 7 operates in the on state. Therefore, the emitter voltage of transistor Qη increases and transistor Qs
s operates in the on state and the transistor Q m −Q 2
! ground the base of the and transistor Q
The output current of 24-028 is cut off, protecting the output transistor Q61°Qs3.
なお、ラインＱ２が接地された場合は、抵抗Ｒ，を介し
て流れていた電流が遮断されるので、上記同様にトラン
ジス漬Ｑ９１１＋がオフ状態になり。Note that when the line Q2 is grounded, the current flowing through the resistor R is cut off, and the transistor Q911+ is turned off in the same way as described above.
以下同様の回路動作が行われる。Similar circuit operations are performed thereafter.
以上に述べた如く、本実施例に示した増幅回路は電源電
圧の異常、或いは出力トランジスタネ測の事故等を速や
り゛４°検出５・増幅回路０保護を行うことができる。As described above, the amplifier circuit shown in this embodiment can quickly perform the 4° detection 5 and the amplifier circuit 0 protection in the event of an abnormality in the power supply voltage or an accident in the output transistor measurement.
′
〔効果〕
（１）制御信号Ｖｃをローベルに切換えて増幅回路全体
を非動作状態に切り換えたとき、トランジスタＱｕをは
じめ各回路に不要な電流を流し続けることなく再び動作
可能な状態を保持することができ、非動作中の消費電力
を極小にして電池寿命を長くする、という効果が得られ
る。' [Effects] (1) When the control signal Vc is switched to a low level and the entire amplifier circuit is switched to a non-operating state, the operable state is maintained again without continuing to flow unnecessary current to each circuit including the transistor Qu. This has the effect of minimizing power consumption during non-operation and extending battery life.
（２）上記（１）により、大電流を断接するスイッチが
不要になり１部品コスト配線作業によるコストなどを低
減することができる。(2) According to the above (1), a switch for connecting and disconnecting a large current is not required, and the cost of one component and wiring work can be reduced.
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが１本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。Although the invention made by the present inventor has been specifically described above based on examples, it goes without saying that the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof. Nor.
例えば、ラインａｕのレベル低下を抵抗Ｒ８を介して駆
動回路９に伝達するようにしたが、第２の増幅系■に上
記駆動回路を個別に設け、第２の増幅系■の出力用トラ
ンジスタを保護するようにしてもよい。For example, the drop in the level of the line au is transmitted to the drive circuit 9 via the resistor R8, but the drive circuit described above is separately provided in the second amplification system (2), and the output transistor of the second amplification system (2) is connected to the drive circuit 9. It may also be protected.
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるＢＴＬ方式の増幅
回路について説明したが、それに限定されるものではな
い。In the above description, the invention made by the present inventor has mainly been described with respect to a BTL type amplifier circuit, which is the field of application that forms the background of the invention, but the present invention is not limited thereto.
本発明は電力増幅器の回路構成の如何にかかわらず利、
用することができる。The present invention can be used regardless of the circuit configuration of the power amplifier.
can be used.
■・・・第１の制御系、■′・・・第２の制御系、１・
・・位相分割回路、２・・・スタンバイ回路、３・・・
バイアス回路、４・・・初段増幅器、５・・・Ａ級駆動
増幅器、６・・・電力増幅器、７．７’、８．８’・・
・ＡＳＯ検出回路、９・・・駆動回路、３１・・・電源
回路、Ｖｃ・・・制御信号、Ｖｉｎ・・・入力信号、Ｖ
ｏｕｔｌ、 Ｖｏｕｔ２・・・出力信号、Ｑ ＊ ＝
Ｑ １ｍ・・・トランジスタ、Ｄ、〜Ｄ８・・・ダイオ
ード、ＺＤ・・・ツェナダイオード、ＣＳ ｔ〜Ｃ８Ｇ
・・・定電流回路、ＳＰスピーカ、Ｖ、、Ｖ２・・・電
圧。■...First control system, ■'...Second control system, 1.
...Phase division circuit, 2...Standby circuit, 3...
Bias circuit, 4... First stage amplifier, 5... Class A drive amplifier, 6... Power amplifier, 7.7', 8.8'...
・ASO detection circuit, 9... Drive circuit, 31... Power supply circuit, Vc... Control signal, Vin... Input signal, V
outl, Vout2...output signal, Q*=
Q 1m...Transistor, D, ~D8...Diode, ZD...Zena diode, CS t~C8G
... Constant current circuit, SP speaker, V,, V2... Voltage.
Claims (1)
する異常検出回路とを具備する増幅回路であって、制御
信号によって該増幅回路と該異常検出回路とに流れる電
流を遮断することを特徴とする増幅回路。1. An amplifier circuit comprising an amplifier circuit and an abnormality detection circuit for detecting any abnormality in the amplifier circuit, characterized in that current flowing through the amplifier circuit and the abnormality detection circuit is cut off by a control signal. Amplification circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27081484A JPS61148905A (en) | 1984-12-24 | 1984-12-24 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27081484A JPS61148905A (en) | 1984-12-24 | 1984-12-24 | Amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61148905A true JPS61148905A (en) | 1986-07-07 |
Family
ID=17491388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27081484A Pending JPS61148905A (en) | 1984-12-24 | 1984-12-24 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61148905A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6417510A (en) * | 1987-07-13 | 1989-01-20 | Toshiba Corp | Btl power amplifier circuit |
-
1984
- 1984-12-24 JP JP27081484A patent/JPS61148905A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6417510A (en) * | 1987-07-13 | 1989-01-20 | Toshiba Corp | Btl power amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008042230A (en) | Load driving circuit and protecting method | |
| JPH03145919A (en) | Electronic circuit device using ground removal protecting circuit | |
| JPH06214666A (en) | Control-electrode disable circuit of power transistor | |
| JPH0355608A (en) | Monolithic integrated circuit for power supply | |
| JP2008035596A (en) | Protective circuit | |
| JP3320486B2 (en) | Power amplifier protection circuit | |
| JPS61148905A (en) | Amplifier circuit | |
| US4682120A (en) | Short circuit protection device for an integrated circuit and a load connected thereto | |
| US4216437A (en) | Protective circuitry for push-pull amplifiers | |
| JPS61152108A (en) | Amplifier circuit | |
| JPH01158515A (en) | Series voltage regulator | |
| JP3349340B2 (en) | amplifier | |
| JPS6369415A (en) | Abnormal voltage protecting circuit | |
| JPH0556551A (en) | Grounding protection circuit | |
| JP2004072325A (en) | Operational amplifier | |
| JPS6119536Y2 (en) | ||
| JPH0215380Y2 (en) | ||
| KR100264892B1 (en) | Circuit for limitting current | |
| JPS62150912A (en) | Protection circuit | |
| JPH0669732A (en) | Power amplifier circuit | |
| JPH11299223A (en) | Switching power unit | |
| JPH06222099A (en) | Load abnormality detection circuit | |
| JP3086488U (en) | Television and power control | |
| JP3185632B2 (en) | Output protection circuit | |
| JPS60213106A (en) | Amplifier circuit |