JPS61144003A - Resistance network apparatus - Google Patents
Resistance network apparatusInfo
- Publication number
- JPS61144003A JPS61144003A JP59266946A JP26694684A JPS61144003A JP S61144003 A JPS61144003 A JP S61144003A JP 59266946 A JP59266946 A JP 59266946A JP 26694684 A JP26694684 A JP 26694684A JP S61144003 A JPS61144003 A JP S61144003A
- Authority
- JP
- Japan
- Prior art keywords
- glass film
- resistor
- circuit board
- substrate
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は基板上に複数の抵抗を設置して所定のネット
ワークを構成するようにした抵抗ネットワーク装置に関
する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a resistor network device in which a plurality of resistors are installed on a substrate to form a predetermined network.
（従来の技術）
従来のこの種抵抗ネットワーク装置は、基板上に厚膜か
らなる複数の抵抗を設置して所定のネットワークを構成
し、この基板の周縁にリードフレームを差し込んでから
、エポキシなどの樹脂によってモールドして完成品化し
ていた。(Prior art) In conventional resistor network devices of this type, a plurality of thick-film resistors are installed on a substrate to form a predetermined network, a lead frame is inserted around the periphery of the substrate, and then a layer of epoxy, etc. It was made into a finished product by molding it with resin.
しかしこのような構成によると、これを回路基板に装填
するとき、前記リードフレームをその回路基板の孔に差
し込んで半田付けするようにしているので背が高くなら
ざるを得す、したがってこれを低く装填することができ
ない不便があった。However, with this configuration, when loading the lead frame onto a circuit board, the lead frame is inserted into a hole in the circuit board and soldered, so it has to be taller. There was an inconvenience that it could not be loaded.
また樹脂によってモールドするため、そのモールドの際
に高い圧力が抵抗に加わり、そのため抵抗値が変化して
しまうことがあった。Furthermore, since the resin is molded, high pressure is applied to the resistor during molding, which may change the resistance value.
（発明が解決しようとする問題点）
この発明は背の低い、しかも抵抗特性の変化をもたらさ
ない抵抗ネットワーク装置を提供することを目的とする
。(Problems to be Solved by the Invention) An object of the present invention is to provide a resistor network device that is short and does not cause changes in resistance characteristics.
（問題点を解決するための手段）
この発明はセラミックのような基板の上に厚膜により抵
抗およびこの抵抗に連なる電極を形成し。(Means for Solving the Problems) The present invention forms a resistor and an electrode connected to the resistor using a thick film on a substrate such as ceramic.
前記電極を従来のリードフレームと同じように外部への
引き出し用の端子として使用するようにするとともに、
前記抵抗をガラス皮膜でコーティングしたことを特徴と
する。The electrodes are used as terminals for external extraction in the same way as conventional lead frames, and
The resistor is characterized in that it is coated with a glass film.
従来のようなリードフレームを備えておらず、これに代
えて基板の周縁に設けた電極を引出端子として使用する
ので、この基板を回路基板上に寝かすように装填しても
外部回路との接続が可能となる。したがって従来のよう
に回路基板上に背の高い状態で装填されるようなことは
なくなる。またガラス皮膜でコーティングするので、樹
脂モールドの際のように高い圧力が抵抗に加わるような
ことはなく、シてかって抵抗値の変化は何等起らないよ
うになる。It does not have a lead frame like conventional ones, and instead uses electrodes placed around the periphery of the board as lead-out terminals, so even if this board is placed lying on the circuit board, it will not connect to external circuits. becomes possible. Therefore, it is no longer necessary to load the circuit board in a tall state as in the conventional case. Furthermore, since it is coated with a glass film, high pressure is not applied to the resistor as in the case of resin molding, and no change in resistance value occurs.
（実施例）
この発明の実施例を図によって説明すると、１はアルミ
ナセラミックのような絶縁材料からなる基板、２は抵抗
（たとえば酸化ルテニウム系の抵抗）、３は電極である
。基板１はその周縁にくぼみ４が予め形成されである。(Embodiment) An embodiment of the present invention will be described with reference to the drawings. 1 is a substrate made of an insulating material such as alumina ceramic, 2 is a resistor (for example, a ruthenium oxide-based resistor), and 3 is an electrode. The substrate 1 has a recess 4 formed in advance around its periphery.
基板１の上に最初に電極３を、つぎに抵抗２をそれぞれ
厚膜によって。First, the electrode 3 is placed on the substrate 1, and then the resistor 2 is formed as a thick film.
かつ所望の抵抗ネットワークが完成されるように構成す
る。なお５はコモン電極である。and configure so that the desired resistance network is completed. Note that 5 is a common electrode.
この場合電極３は隣合うくぼみ４の間に形成される。各
電極３は基板１の周縁ＩＡに形成される外部引出し用の
電極６に連続させる。これは基板１を寝かせて回路基板
上に装填するとき、電極６を回路基板上の回路導体と半
田付けするのに容易となるようにするためである。そし
てくぼみ４を設けた理由は電極６を基板１の周縁に形成
するとき、隣合う電極６が互い接触しないようにするた
めである。In this case the electrodes 3 are formed between adjacent depressions 4. Each electrode 3 is connected to an external extraction electrode 6 formed on the peripheral edge IA of the substrate 1. This is to make it easier to solder the electrodes 6 to the circuit conductors on the circuit board when the board 1 is laid down and loaded onto the circuit board. The reason why the recess 4 is provided is to prevent adjacent electrodes 6 from coming into contact with each other when forming the electrodes 6 on the periphery of the substrate 1.
７はガラス皮膜で、抵抗２をコーティングする。7 is a glass film that coats the resistor 2.
この例ではガラス皮膜７は二重のガラス皮膜としである
。抵抗２の表面に直接コーティングされる第１のガラス
皮膜８は焼成温度の高いものを用い。In this example, the glass film 7 is a double glass film. The first glass film 8 that is directly coated on the surface of the resistor 2 has a high firing temperature.
これをこの焼成温度より低い温度で焼成しておく。This is fired at a temperature lower than this firing temperature.
このガラス皮膜８をコーティングしたのち、各抵抗２を
トリーミングたとえばレーザによりトリーミングして所
定の抵抗値とする。このあとガラス皮膜８の表面に第２
のガラス皮膜９をコーティングする。ガラス皮膜９は焼
成温度の低いものを用い、これをその焼成温度にまで焼
成する。このあとガラス皮膜から露出している電極をＮ
ｉハンダメッキして所定の工程を終了する。After coating with this glass film 8, each resistor 2 is trimmed, for example, with a laser, to a predetermined resistance value. After this, a second layer is applied to the surface of the glass film 8.
A glass film 9 is applied. The glass film 9 used has a low firing temperature, and is fired to that firing temperature. After this, remove the electrode exposed from the glass film with N
i Solder plating to complete the prescribed process.
前記各ガラス皮膜はたとえばホウケイ酸鉛系ガラスが利
用できる。そして第１のガラス皮膜８はその焼成温度が
たとえば１０００℃のものを用いたとき、これをたとえ
ば５００℃で焼成する。第２のガラス皮膜９は第１のガ
ラス皮膜８よりも低い焼成温度のもの、たとえば５００
℃のものを用い、これをその焼成温度５００℃で焼成す
る。For each of the above-mentioned glass films, lead borosilicate glass can be used, for example. The first glass film 8 is fired at, for example, 500° C. when the firing temperature is, for example, 1000° C. The second glass film 9 has a firing temperature lower than that of the first glass film 8, for example, 500
This is fired at a firing temperature of 500°C.
第１のガラス皮膜８をその焼成温度で焼成しない理由は
、もしこれをその温度で焼成したとすると、抵抗２を形
成するペースト内にあるガラスと相互拡散を起し、抵抗
２の抵抗値が変化してしまう恐れがあるからである。そ
してこのようにガラス皮膜８を半焼成状態にしておくと
、これが次の第２のガラス皮膜９に対してバッファの役
目を果し、ガラス皮膜９の焼成によっても抵抗２に何等
の変化をももたらすことがない。The reason why the first glass film 8 is not fired at that firing temperature is that if it were fired at that temperature, interdiffusion with the glass in the paste forming the resistor 2 would occur, and the resistance value of the resistor 2 would decrease. This is because there is a risk that it may change. When the glass film 8 is left in a semi-baked state in this way, it acts as a buffer for the next second glass film 9, and the firing of the glass film 9 does not cause any change in the resistance 2. nothing to bring about.
基板ｌを回路基板に装填するときは、これを横に寝かす
ようにして装填する。そして電ｖｉ６を回路基板上の回
路導体に接触させ１両者を半田付けする。このようにす
れば基板１を充分低くして回路基板上に装填することが
できるようになる。When loading the circuit board 1 onto the circuit board, lay it on its side. Then, the electric vi6 is brought into contact with the circuit conductor on the circuit board and the two are soldered together. In this way, the board 1 can be lowered sufficiently to be mounted on the circuit board.
（発明の効果）
以上詳述したようにこの発明によれば１回路基板上に背
を低くして装填できるようになるとともに、樹脂モール
ドを使用しないので、モールド時の加圧によって抵抗値
が変化してしまうようなことはこれをもって確実に回避
できるようになるといった効果を奏する。(Effects of the Invention) As detailed above, according to the present invention, it is possible to lower the height and load it onto a single circuit board, and since a resin mold is not used, the resistance value changes due to the pressure applied during molding. This has the effect of ensuring that you can avoid things that you would otherwise do.
第１図はこの発明を示す斜視図、第２図はガラス皮膜の
コーティング以前の状態を示す斜視図、第３図は一部の
拡大断面図である。
１・・・基板、ＬＡ・・・周縁、２・・・抵抗、３．５
．６・・・電極、７・・・ガラス皮膜FIG. 1 is a perspective view showing the present invention, FIG. 2 is a perspective view showing the state before coating with a glass film, and FIG. 3 is a partially enlarged sectional view. 1... Board, LA... Periphery, 2... Resistance, 3.5
．． 6... Electrode, 7... Glass film
Claims (1)
抗とこれに連なる電極を形成し、前記抵抗をガラス皮膜
でコーティングするとともに、前記電極に連なって外部
引出し用の電極を前記基板の周縁に形成してなる抵抗ネ
ットワーク装置。A plurality of resistors and electrodes connected to the resistors are formed on the surface of the substrate according to a predetermined network, the resistors are coated with a glass film, and electrodes for external extraction are formed on the periphery of the substrate connected to the electrodes. Resistance network device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266946A JPS61144003A (en) | 1984-12-17 | 1984-12-17 | Resistance network apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266946A JPS61144003A (en) | 1984-12-17 | 1984-12-17 | Resistance network apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61144003A true JPS61144003A (en) | 1986-07-01 |
Family
ID=17437879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59266946A Pending JPS61144003A (en) | 1984-12-17 | 1984-12-17 | Resistance network apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144003A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649102B2 (en) * | 1977-10-28 | 1981-11-19 | ||
| JPS599503B2 (en) * | 1975-11-29 | 1984-03-02 | 財団法人生産開発科学研究所 | Bow Scene Materials |
-
1984
- 1984-12-17 JP JP59266946A patent/JPS61144003A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599503B2 (en) * | 1975-11-29 | 1984-03-02 | 財団法人生産開発科学研究所 | Bow Scene Materials |
| JPS5649102B2 (en) * | 1977-10-28 | 1981-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274352A (en) | Thick film resistive element, thick film printed circuit board and thick film hybrid integrated circuit device and their production methods | |
| US3675095A (en) | Capacitors of constant capacitance | |
| JPS61144003A (en) | Resistance network apparatus | |
| JPS63141388A (en) | Manufacture of thick film circuit board | |
| JP3231370B2 (en) | Manufacturing method of square chip resistor | |
| JP3111823B2 (en) | Square chip resistor with circuit inspection terminal | |
| JPS5950596A (en) | Chip type electronic part and method of producing same | |
| JPH0963805A (en) | Square chip resistor | |
| JP3833769B2 (en) | Chip-type composite electronic components | |
| JPS637601A (en) | Network resistor for surface mount | |
| JPS6165465A (en) | Manufacture of film resistor in thick film multilayer substrate | |
| JPH0210548B2 (en) | ||
| JPS63141387A (en) | Manufacture of thick film circuit board | |
| JPS6390113A (en) | Resistance-capacitor composite component | |
| JPS5936922Y2 (en) | Hybrid integrated circuit device | |
| JPS6365601A (en) | Manufacture of network resistor | |
| JP3005615U (en) | Capacitor array | |
| JP2562797Y2 (en) | Wiring board | |
| JP2844259B2 (en) | Manufacturing method of flat electronic components | |
| JPS5992599A (en) | Method of producing thick film hybrid integrated circuit | |
| JPS61144049A (en) | Substrate for hybrid integrated circuit | |
| JPS60241296A (en) | Method of producing thick film multilayer substrate | |
| JPH09186004A (en) | Composite c-r electronic component | |
| JPS63140501A (en) | Printed circuit board | |
| JPS63124507A (en) | Chip type electronic parts |