JPS6114229Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、ゴースト除去装置に使用して好適な
垂直同期信号検出回路に関する。

ゴーストをビデオ段において除去する装置の一
例及び他の例を第１図及び第２図の夫々に示す。
第１図に示されるゴースト除去装置は、同期検波
後のビデオ段におけるゴーストの伝達関数をトラ
ンスバーサルフイルタで実現するようにしたもの
である。１で示される入力端子にゴーストを含む
ビデオ信号が供給され、合成器２に供給される。
合成器２には、トランスバーサルフイルタからゴ
ーストに模擬された打消用信号が供給され、合成
器２の出力には、ゴーストが打ち消されたビデオ
信号が得られ、出力端子３に取り出される。この
合成器２の出力に現れるビデオ信号が遅延回路４
に供給される。遅延回路４は、サンプリング周期
を単位とする遅延要素が複数接続され、各段間か
らタツプが導出されたものである。遅延回路４の
各タツプの出力が乗算器の構成の重みづけ係数回
路５に供給されることで重みづけ係数が重じら
れ、すべての出力が加算器６に供給され、この加
算器６の出力に打消用信号が発生する。

上述の重みづけ係数回路５に対する重みづけ係
数は、アナログ累算器７から発生する。ゴースト
成分の検出は、出力端子３に現れる信号を検出回
路８に供給することでなされる。検出測定用の信
号としては、標準テレビジヨン信号に含まれてお
り、しかもできるだけ長い間他の信号の影響を受
けないもの例えば垂直同期信号が用いられる。第
３図に示すように、垂直同期信号の前縁VEとそ
の後の1/2Ｈ（Ｈは水平区間）程度を徴分した波
形をもとに、これに比例した重みづけを与えるよ
うな重みづけ係数が形成される。例えば遅れ時間
γでビデオ信号との位相差φ（＝ω_cγ、但しω_c
は高周波段での映像搬送角周波数）が45゜のゴー
ストが含まれる場合には、第４図Ａに示すような
波形のビデオ信号が同期検波によつて得られる。
この信号が徴分され、極性反転されることで第４
図Ｂに示す徴分波形が生じる。この徴分波形は、
近似的にゴーストのインパルス応答とみなせるの
で、この徴分波形に比例した重みづけ係数を形成
するようになされる。このため、検出回路８から
現れる徴分波形の信号がデマルチプレクサ９に供
給される。デマルチプレクサ９は、遅延回路４と
同様にサンプリング周期を単位とする遅延要素が
複数段接続され、各段間からタツプが導出された
もので、この各タツプの出力が累算器７に供給さ
れる。

上述のように遅延回路４、重みづけ係数回路５
及び加算器６から構成されるトランスバーサルフ
イルタがフイードバツクループ中に挿入されるこ
とで逆フイルタが構成され、ゴーストを除去する
ことができる。この場合、ある垂直同期信号の前
縁とその前後の1/2Ｈ区間の波形のひずみを検出
して重みづけ係数を定めたあと、それでゴースト
の消し残りが出たら更に上述の検出を行い、消し
残りを減少させるためにアナログ累算器７が設け
られている。

第２図に示されるゴースト除去装置は、ゴース
トを同相成分及び直交成分に分けて夫々のレベル
を検出し、この検出によつて打消用信号を形成す
るようにした一例である。つまり、タツプを有す
る遅延回路１０に合成器２の出力信号が供給さ
れ、切替手段１１によつて選択されたタツプから
遅延されたビデオ信号が取り出され、これが同
相、直交成分発生回路１２に供給される。一方、
検出回路１３によつて第４図Ａに示すような垂直
同期信号の前縁VEからＨ／２区間の波形のひずみか らゴーストの同相成分及び直交成分の夫々が検出
され、各検出出力がアナログ累算器１４Ｉ，１４
Ｑに供給される。

同相、直交成分発生回路１２は、同相成分とし
ては、そのまま原信号を用いることで形成でき、
直交成分は、トランスバーサルフイルタ或いは徴
分回路によつて形成することができ、これらの同
相成分及び直交成分の夫々が乗算器１５Ｉ，１５
Ｑに供給される。乗算器１５Ｉ，１５Ｑに対する
重みづけ係数として累算器１４Ｉ，１４Ｑの出力
が供給され、乗算器１５Ｉ，１５Ｑの各出力が加
算器１６に与えられ、この加算器１６の出力に打
消用信号を得ることができる。

第２図に示すゴースト除去装置は、単一のゴー
ストを除くのに適用され、また切替手段１１を手
動で切り替えるようになされる。ゴーストの生じ
ている受信画像を見ながら切替手段１１で遅延回
路１０のタツプを選択する。ゴーストが最も少な
くなるように選択されたタツプで定まる遅延量と
同相、直交成分発生回路１２で生じる時間遅れと
の和が希望信号に対するゴーストの遅れとなる。
このように同相成分及び直交成分に分けてゴース
トを除去する場合でも、第１図の場合と同様にア
ナログ累算器１４Ｉ，１４Ｑが設けられており、
反復制御動作によつてゴーストの消し残りがなる
べく減少するようになされる。

上述の説明から理解されるように、ゴースト除
去装置では、垂直同期信号の前縁VEからＨ／２の区 間を検出区間としているので、打消用信号を形成
するためには、この前縁VEを精度良く検出する
ことが必要である。例えば第１図に示すゴースト
除去装置では、検出回路８から検出区間の徴分波
形がデマルチプレクサ９に供給され終つたタイミ
ングでデマルチプレクサ９の各タツプの出力をア
ナログ累算器７のホールド用コンデンサに与える
必要がある。このゲートのタイミングを規定する
ためには、垂直同期信号の前縁を正確に検出しな
ければならない。また、第２図に示すゴースト除
去装置では、検出回路１３においてゴーストの同
相成分及び直交成分を検出するためのレベル検出
用のサンプリングパルスを発生させるうえで、垂
直同期信号の前縁を正確に検出しなければならな
い。

ところで従来のテレビジヨン受像機等で使用さ
れている垂直同期分離回路は、ビデオ信号から同
期信号を振幅分離し、この同期信号を積分器に供
給し、積分器の出力をレベル判別する構成であつ
た。このような構成によると、積分器の立上りの
傾斜のために、分離された垂直同期信号の前縁が
ビデオ信号中のものの前縁より若干遅れるのが普
通であつた。

本考案は、かかる点を考慮し、ビデオ信号中の
垂直同期信号の前縁と一致した位相の検出パルス
を形成することができる垂直同期信号検出回路の
実現を目的とするものである。

以下、図面を参照しながら本考案の一実施例に
ついて説明する。第５図は、この実施例の全体の
構成を示し、入力端子１７にビデオ信号S₁が供給
される。このビデオ信号は、第１図の構成のゴー
スト除去装置では、合成器２の出力側に現れるも
のであり、第２図の構成のゴースト除去装置で
は、切替手段１１の出力側に現れるものである。
１８は、水平同期分離回路を示し、１９は垂直同
期分離回路を示し、両同期分離回路１８及び１９
に対してビデオ信号が供給される。水平同期分離
回路１８は、ビデオ信号をクランプ回路を介して
短い時定数の積分回路に供給し、この積分回路の
出力を波形整形する構成とされており、その出力
には、等価パルスを含む垂直同期信号Shが現れ
る。垂直同期分離回路１９は、ビデオ信号をクラ
ンプ回路を介して長に時定数の積分回路に供給
し、この積分回路の出力を基準電圧と比較する構
成とされており、その出力には、垂直同期信号
Svが供給される。

一例として第６図Ａに示すように、３Ｈの等価
パルス期間EQ₁の後に３Ｈの垂直同期信号期間
VDが位置し、更にその後に３Ｈの等価パルス期
間EQ₂が位置するようなビデオ信号S₁が入力端子
１７に供給されると、垂直同期分離回路１９の出
力電圧Sv′は、第６図Ｂに示すものとなる。垂直
同期信号期間VDとなると、出力電圧Sv′が基準電
圧を越えるものとなり、このタイミングで立上る
垂直同期信号Svが発生する。この垂直同期信号
Svの立上りで単安定マルチバイブレータ２０が
トリガーされ、これにより第６図Ｃに示す出力パ
ルスS₂が発生する。この出力パルスS₂の立上りで
トリガーされる単安定マルチバイブレータ２１が
設けられる。単安定マルチバイブレータ２１の遅
延時間は、（1V−Ｈ／２）（但し、Ｖは垂直周期であ る）とされており、従つてその出力パルスS₃は、
第６図Ｄに示すように（To＝1V−Ｈ／２）の区間で 低いレベルとなり、（T₁＝Ｈ／２）の区間で高レベル となる。

この単安定マルチバイブレータ２０の出力パル
スS₃がアントゲート２２に供給され、またアント
ゲート２２には、水平同期分離回路１８からの第
６図Ｅに示す水平同期信号Shが供給される。し
たがつてアンドゲード２２の出力端子２３にその
立上りビデオ信号S₁中の垂直同期信号の前縁VE
と一致した位相の検出パルスS₄を得ることができ
る。

上述の単安定マルチバイブレータ２１の構成を
第７図に示す。通常の単安定マルチバイブレータ
と同様に一対のNPN形トランジスタ２４ａ及び
２４ｂのエミツタが接地され、トランジスタ２４
ｂのコレクタが出力端子２５として導出される。
また、トランジスタ２４ａ及び２５ｂのコレクタ
が抵坑器２６ａ及び２６ｂを介して電源電圧（＋
Vcc）の供給される電源端子２７に接続され、ト
ランジスタ２４ａのコレクタが抵坑器２８を介し
てトランジスタ２４ｂのベースに接続され、トラ
ンジスタ２４ｂのコレクタがコンデンサ２９及び
抵坑３０を介して電源端子２７に接続され、この
コンデンサ２９及び抵坑３０の接続点がトランジ
スタ２４ａのベースに接続される。前段の単安定
マルチバイブレータ２０の出力パルスS₂がトリガ
ー端子３１に供給され、コンデンサ３２及び抵坑
器３３で徴分され、ダイオード３４を介すること
によつて正の徴分パルスがトランジスタ２４ｂの
ベースに供給される。

トランジスタ２４ｂのコレクタが抵坑器３５及
び３６を介して接地され、両抵坑器の接続点がト
ランジスタ３７のベースに接続される。このトラ
ンジスタ３７のエミツタは、エミツタ抵坑３８を
介して接地され、そのコレクタ、コレクタ抵坑３
９とコンデンサ４０の並列回路を介して電源端子
２７に接続され、そしてトランジスタ３７のコレ
クタが大きい値の帰還用抵坑器４１を介してトラ
ンジスタ２４ａのベースと接続される。トランジ
スタ３７のゲインは、略略エミツタ抵坑３８とコ
レクタ抵坑３９との大きさの比で定まり、このゲ
インは、1000倍のように充分大なるものに選ばれ
ている。

上述の構成の単安定マルチバイブレータ２１の
トランジスタ２４ａのコレクタ出力電圧をS₃と
し、トランジスタ２４ａのベース電圧をS₅とし、
トランジスタ３７のコレクタに生じる制御電圧S₆
とする。トリガー端子３１に第８図Ａに示すパル
スS₂が加えられると、このパルスS₂の立上りでト
ランジスタ２４ｂがオンし、そのコレクタが接地
され出力パルスS₃が第８図Ｃに示すようにＯ
〔Ｖ〕となる。一方、トランジスタ２４ａのベー
ス電位S₅が第８図Ｄに示すように負とされ、これ
がオフし、そのコレクタ出力電圧S₃が第８図Ｂに
示すように電源電圧Vccまで立上る。電源電圧２
７から抵坑器３０を介する系路とトランジスタ３
７のコレクタから抵坑器４１を介する系路とによ
つてコンデンサ２９が充電され、トランジスタ２
４ａのベース電位S₅が徐々に上昇し、パルスS₂の
前縁からToなる遅延時間後にトランジスタ２４
ａがオンになる。このときのベース電位S₅は、ト
ランジスタ２４ａのベース・エミツタ間電圧降下
に等しい。トランジスタ２４ａがオンすると、ト
ランジスタ２４ｂがオフし、出力パルスS₃及びS₃
のレベルが反転する。次のT₁なる期間後に供給
されるパルスS₂によつて再びトリガーされ、上述
の動作が繰り返される。この単安定マルチバイブ
レータ２１の遅延時間Toが略々（1V−Ｈ／２）とな るように抵坑器３０及びコンデンサ２９の値が選
ばれている。

出力パルスS₃が高レベルの期間でトランジスタ
３７がオンし、コンデンサ４０の電荷がトランジ
スタ３７と抵坑器３８とを通じて放電する。一
方、出力パルスS₃が低レベルの期間では、トラン
ジスタ３７がオフしているために、コンデンサ４
０が電源端子２７から抵坑器３９を介して流れる
電流によつて充電される。この場合、トランジス
タ３７のゲインが大きいので、充電電流に比して
放電電流が大きくなる。抵坑器３９の値が抵坑器
３８より充分大きいので、充電時定数が放電時定
数よりかなり長いと考えても良い。したがつてこ
のトランジスタ３７のコレクタに発生する制御電
圧S₆は、第８図Ｅに示すように、遅延時間Toの
期間では、殆ど一定の電圧であり、T₁の期間で
急激にレベルが変化するものとなる。第８図で
は、T₁の期間が比較的長くく示されているが、
（To＝（1V−Ｈ／２）＝262H）（T₁＝0.5H）であり、 （Ｔ_１／Ｔｏ＝0.019）の長さの比である。

上述の構成の単安定マルチバイブレータ２１に
おいて、コンデンサ２９或いは抵坑器３０の値が
温度変化によつて変動したり、電源電圧Vccの変
動によつて第８図Ｂ及びＣにおいて破線で示すよ
うに、期間T₁がＨ／２より長くなつたものとする。こ のような出力パルスS₃を用いると、垂直同期信号
の前の等価パルスが抜き取られるおそれがある。
しかるに、上述の一実施例の構成によると、第８
図Ｅにおいて破線で示すように、制御電圧S₆のレ
ベルの低下が大きくなり、したがつて次の期間
T₁における制御電圧S₆のレベルが小となる。こ
の制御電圧S₆は、トランジスタ２４ａのベースに
帰還されているので、これが小さくなると、ベー
ス電圧S₅の上昇の傾斜がゆるやかになる。このよ
うにして期間T₁が短かくなる方向に制御され、
期間T₁がＨ／２となるようにされる。

上述の本考案の一実施例による遅延時間Toの
一定化について更に説明すると、制御電圧S₆と期
間T₁との関係は、第９図Ａのように表わすこと
ができる。（T₁＝Ｏ）即ち遅延時間Toが１垂直周
期を越えるようなときでは、（S₆＝＋Vcc）とな
り、（T₁＝Ｈ）のときでは、（S₆＝０）となり、
（T₁＝Ｈ／２）即ち正規の場合では、制御電圧S₆が基 準値S₆₀となる。一方、制御電圧S₆と遅延時間To
との関係は、上述の説明から明かなように、制御
電圧S₆が小さくなると遅延時間Toが長くなるよ
うな第９図Ｂに示すような関係となる。そして制
御電圧S₆が基準値S₆₀に等しいときに、（To＝（1V
−Ｈ／２），T₁＝Ｈ／２）となるようにされる。したが
つ て単安定マルチバイブレータの遅延時間Toを定
める要素が温度変化、経年変化等により変動した
場合、この変動を打消すようにフイードバツク制
御がなされる。このフイードバツク制御のループ
ゲインは、第９図Ａ及びＢに示す直線の傾きの積
となる。実際には、トランジスタ３７のコレクタ
からトランジスタ２４ａのベースに至る帰還路を
開放とし、基準電圧S₆₀に等しい直流電圧を抵坑
器４１を介してトランジスタ２４ａのベースに加
え、この状態で（To＝（1V−Ｈ／２），T₁＝Ｈ／２）と
な るように設定し、然る後に帰還路を形成して使用
すれば良い。

上述の一実施例の説明から明かなように、本考
案に依れば、１個の単安定マルチバイブレータを
用いるだけで、精度良く垂直同期信号の前縁を抜
き取るパルスを形成することができる。本考案と
異なり、基準発振器の出力をカウンタで数えるこ
とで精度良く抜き取りパルスを形成できるが、そ
の場合には、構成が高価、複雑となる欠点があ
る。また、ゴーストその他のノイズによつて垂直
同期信号の前縁付近以外の区間で同期信号を分離
できなくても差支えなく、耐ノイズ特性にすぐれ
ている。

なお、上述の一実施例と異なり、抵坑器３０を
可変インピーダンス素子の構成とし、その値を制
御電圧S₆によつて制御するようにしても良い。

【図面の簡単な説明】

第１図及び第２図は本考案を適用できるゴース
ト除去装置の一例及び他の例のブロツク図、第３
図及び第４図はゴースト除去装置の説明に用いる
波形図、第５図は本考案の一実施例のブロツク
図、第６図はその動作説明に用いる各部波形図、
第７図は本考案の一実施例の要部接続図、第８図
及び第９図はその動作説明に用いる略線図であ
る。 １７は入力端子、１８は水平同期分離回路、１
９は垂直同期分離回路、２０，２１は単安定マル
チバイブレータ、２３は出力端子である。

Claims (1)

1. 【実用新案登録請求の範囲】 ビデオ信号から垂直同期信号を分離する同期分
   離回路と、時定数回路を有し遅延時間が略々 （1V−Ｈ／２） （但し、1Vは１垂直周期、1Hは１水 平周期）となるように上記時定数回路の時定数が
   選定された単安定マルチバイブレータと、この単
   安定マルチバイブレータから発生する略々Ｈ／２のパ ルス幅に応じたレベルの制御電圧を形成する手段
   とを備え、上記同期分離回路で分離された垂直同
   期信号の前縁で上記単安定マルチバイブレータを
   トリガーし、上記制御電圧を上記単安定マルチバ
   イブレータの上記時定数回路に帰還して上記単安
   定マルチバイブレータの遅延時間を一定化し、上
   記ビデオ信号中の垂直同期信号の前縁を上記単安
   定マルチバイブレータの出力によつて抜き取るよ
   うにした垂直同期信号検出回路。