JPS61140225A - 誤り訂正装置 - Google Patents
誤り訂正装置Info
- Publication number
- JPS61140225A JPS61140225A JP59263219A JP26321984A JPS61140225A JP S61140225 A JPS61140225 A JP S61140225A JP 59263219 A JP59263219 A JP 59263219A JP 26321984 A JP26321984 A JP 26321984A JP S61140225 A JPS61140225 A JP S61140225A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- bit
- circuit
- signal
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、音声２画像等のディジタル信号の記録伝送を
行う場合に用いる誤り訂正装置に関するものである。
行う場合に用いる誤り訂正装置に関するものである。
従来の技術
近年ディジタル技術の発展にともない、画像及び音声信
号をディジタル信号で記録、伝送を行なう様になってき
た。通常、ディジタル信号の記録系や、伝送系において
は、伝送するデータの一部が、ノイズ等で失なわれるの
で誤り訂正符号をもうけ、冗長度をある程度増やすこと
により、失な ゛われたデータを再生、あるいは誤
りデータの検出を行なう様にしている。
号をディジタル信号で記録、伝送を行なう様になってき
た。通常、ディジタル信号の記録系や、伝送系において
は、伝送するデータの一部が、ノイズ等で失なわれるの
で誤り訂正符号をもうけ、冗長度をある程度増やすこと
により、失な ゛われたデータを再生、あるいは誤
りデータの検出を行なう様にしている。
以下図面を参照しながら従来の誤り訂正装置について説
明する。第３図は、従来のディジタル信号の伝送におけ
る誤り訂正装置のエンコーダ側送信部の構成を示すもの
である。
明する。第３図は、従来のディジタル信号の伝送におけ
る誤り訂正装置のエンコーダ側送信部の構成を示すもの
である。
第３図において、１は複数の人／Ｄ変換器を有する人／
Ｄ変換部、２はム／Ｄ変換部１の出力を多重化するマル
チプレクサ−１３はパラレル／シリアル変換器、４はパ
ラレル／シリアル変換器３のシリアル出力に対して、誤
り訂正符号を発生する誤り符号発生回路、６はパラレル
／シリアル変換器３のシリアル出力に、誤り訂正信号を
付加する付加回路、６はコントロール・コード付加回路
、７はインターリーグ回路、８はスクランブル回路、９
は変調回路である。
Ｄ変換部、２はム／Ｄ変換部１の出力を多重化するマル
チプレクサ−１３はパラレル／シリアル変換器、４はパ
ラレル／シリアル変換器３のシリアル出力に対して、誤
り訂正符号を発生する誤り符号発生回路、６はパラレル
／シリアル変換器３のシリアル出力に、誤り訂正信号を
付加する付加回路、６はコントロール・コード付加回路
、７はインターリーグ回路、８はスクランブル回路、９
は変調回路である。
まず、従来例のエンコーダーの動き及び特に誤り訂正部
分の説明を行なう。ムの端子から入力されるアナログ入
力は、人／Ｄ変換部１によりディジタル信号に変換され
、マルチプレクサ−２で多重化される。さらに、パラレ
ル／シリアル変換器３により、シリアル、データに変換
される。誤り訂正回路４では、一定例数のシリアルデー
タに対し、一定長の誤り訂正符号を発生し、誤り符号付
加回路５で、パラレル／シリアル変換器３からのシリア
ルデータに付加させる。
分の説明を行なう。ムの端子から入力されるアナログ入
力は、人／Ｄ変換部１によりディジタル信号に変換され
、マルチプレクサ−２で多重化される。さらに、パラレ
ル／シリアル変換器３により、シリアル、データに変換
される。誤り訂正回路４では、一定例数のシリアルデー
タに対し、一定長の誤り訂正符号を発生し、誤り符号付
加回路５で、パラレル／シリアル変換器３からのシリア
ルデータに付加させる。
サラに、コントロール、コード付加回路６で復号器（デ
コーダー）を制御するためのコントロール・コードを付
加する。このデータが一定個数（１フレ一ム分）集った
時、インターリーグ回路７で並び替え（インターリーグ
）を行ない、連続誤す（バースト、エラー）をランダム
誤りになる様に変換する。インターリーブ回路Ｔの出力
は、スクランブル回路８で、スペクトル分布の一様化、
及び送信内容の秘話化を行い、変調回路９で変調したの
ち、伝送、又は記録を行なう。
コーダー）を制御するためのコントロール・コードを付
加する。このデータが一定個数（１フレ一ム分）集った
時、インターリーグ回路７で並び替え（インターリーグ
）を行ない、連続誤す（バースト、エラー）をランダム
誤りになる様に変換する。インターリーブ回路Ｔの出力
は、スクランブル回路８で、スペクトル分布の一様化、
及び送信内容の秘話化を行い、変調回路９で変調したの
ち、伝送、又は記録を行なう。
現状での誤り符号の付加の方法は、第４図に示す方法で
行なわれている。
行なわれている。
第４図は、１フレ一ム分の構成を示すインターリーグ、
マトリックスの例、たとえば衛星放送での音声のモード
Ｂにおけるインターリーグ、マトリックスを示している
。
マトリックスの例、たとえば衛星放送での音声のモード
Ｂにおけるインターリーグ、マトリックスを示している
。
誤り訂正符号は１ピツトのレンジ、ビット１２．１６ピ
ツトの音声１３．１６ビットの音声１４．１６ビツトの
音声１６．７ビツトの独立データ１６の総計６６ビツト
データに対し、７ビツトの誤り訂正符号１７を付加して
いる。尚、データの先頭にはコントロール、コード１１
が配置されている。
ツトの音声１３．１６ビットの音声１４．１６ビツトの
音声１６．７ビツトの独立データ１６の総計６６ビツト
データに対し、７ビツトの誤り訂正符号１７を付加して
いる。尚、データの先頭にはコントロール、コード１１
が配置されている。
発明が解決しようとする問題点
しかしながら上記従来の誤り訂正装置は、−足場下の誤
り率を有する系では有効であるが、誤り率が大きくなる
場合では訂正不能が発生し、全く再生出来なくなる。
り率を有する系では有効であるが、誤り率が大きくなる
場合では訂正不能が発生し、全く再生出来なくなる。
の
本発明は、上記問題点に対し、誤り率がかなり増加した
場合でも、誤り訂正の符号のっけかたを変えることによ
り、ある程度のディジタル再生出力を得ることが可能な
誤り訂正装置を提供するものである。
場合でも、誤り訂正の符号のっけかたを変えることによ
り、ある程度のディジタル再生出力を得ることが可能な
誤り訂正装置を提供するものである。
問題点を解決するだめの手段
上記問題点を解決するために、本発明の誤り訂正装置で
は、従来方式の誤り訂正方式と、入力データの上位ビッ
トから下位ビットまで分離し、各ビット毎にそのビット
位置に応じて誤り訂正符号長を変化させた誤り訂正方式
とを切り替える構成をとっている。
は、従来方式の誤り訂正方式と、入力データの上位ビッ
トから下位ビットまで分離し、各ビット毎にそのビット
位置に応じて誤り訂正符号長を変化させた誤り訂正方式
とを切り替える構成をとっている。
作用
本発明は上記した構成に依って、誤り率が増大した場合
は、入力データの上位ビットには長い誤り訂正符号、下
位ビットには短い訂正符号を付加することにより、上位
ピットの訂正能力を増加させる。この様にすれば、画像
や音声等上位ビットの誤りが特に大きな影響を与える信
号系の伝送。
は、入力データの上位ビットには長い誤り訂正符号、下
位ビットには短い訂正符号を付加することにより、上位
ピットの訂正能力を増加させる。この様にすれば、画像
や音声等上位ビットの誤りが特に大きな影響を与える信
号系の伝送。
記録の場合でも、ある程度の再生が可能となる。
しかも、誤り訂正符号の総数を同じとすればフレーム構
成は同一にすることが可能である。
成は同一にすることが可能である。
実施例
以下、本発明の一実施例を図面を参照しながら説明する
。第１図は本発明の一実施例の誤り訂正装置のブロック
図を示すものである。第１図において、３１は入力ディ
ジタル信号を上位ビットから下位ビットまでピット毎に
分離を行なうビット分離回路、３２は各ピット毎にその
ビ、ｙト位置に応じた長さの誤り訂正符号をそれぞれ付
加する誤り訂正信号付加回路３２０〜３４０を有する誤
り訂正信号付加部、３３は誤り訂正符号の付加された信
号を多重化する多重化回路、３４は入力信号をそのまま
パラレル／シリアル変換を行うパラレル／シリアル変換
回路、３５はパラレル／シリアル変換回路３４の出力に
誤り訂正符号を付加する誤り訂正信号付加回路、３６は
誤り訂正符号を付加された信号にコントロールコードを
付加するコントロールコード付加回路、３アは多重化回
路３３とコントロールコード付加回路３６との出力を切
り替える切り換え回路で誤り率の低い場合は、誤り訂正
符号を付加された誤り訂正信号付加回路部の出力信号を
出力し、誤り率が高くなった場合は、誤り訂正信号付加
部３２により、入力信号のピット位置に応じて誤り訂正
符号の配分を変更した多重化回路３３の出力信号を出力
するように切り替える構成となっている。
。第１図は本発明の一実施例の誤り訂正装置のブロック
図を示すものである。第１図において、３１は入力ディ
ジタル信号を上位ビットから下位ビットまでピット毎に
分離を行なうビット分離回路、３２は各ピット毎にその
ビ、ｙト位置に応じた長さの誤り訂正符号をそれぞれ付
加する誤り訂正信号付加回路３２０〜３４０を有する誤
り訂正信号付加部、３３は誤り訂正符号の付加された信
号を多重化する多重化回路、３４は入力信号をそのまま
パラレル／シリアル変換を行うパラレル／シリアル変換
回路、３５はパラレル／シリアル変換回路３４の出力に
誤り訂正符号を付加する誤り訂正信号付加回路、３６は
誤り訂正符号を付加された信号にコントロールコードを
付加するコントロールコード付加回路、３アは多重化回
路３３とコントロールコード付加回路３６との出力を切
り替える切り換え回路で誤り率の低い場合は、誤り訂正
符号を付加された誤り訂正信号付加回路部の出力信号を
出力し、誤り率が高くなった場合は、誤り訂正信号付加
部３２により、入力信号のピット位置に応じて誤り訂正
符号の配分を変更した多重化回路３３の出力信号を出力
するように切り替える構成となっている。
以下本実施例について、第１図を用いてその動作を説明
する。まず、端子人からの入力データは、通常ハパラレ
ル／シリアル変換回路３４を通り、シリアル信号となっ
た後、一定のビット数になれば誤り訂正符号を付加する
。そして、端子Ｇからのコントロール・コードを付加し
て伝送される。
する。まず、端子人からの入力データは、通常ハパラレ
ル／シリアル変換回路３４を通り、シリアル信号となっ
た後、一定のビット数になれば誤り訂正符号を付加する
。そして、端子Ｇからのコントロール・コードを付加し
て伝送される。
もし、誤り率が増大する場合には、入力データをビット
分離回路３１で最上位ピッ） （ＭＳＢ ）から最下位
ビット（ＬＳＢ）までに分離する。そして、各ビットの
ピット数が一定になれば誤り訂正符号付加回路３２によ
り、ピット位置に応じて誤り訂正符号の長さをかえて付
加する。そして多重化回路３３で、端子Ｃからのコント
ロール、ビットを加えて伝送する。この切り替えを切り
替え回路３７で行う。
分離回路３１で最上位ピッ） （ＭＳＢ ）から最下位
ビット（ＬＳＢ）までに分離する。そして、各ビットの
ピット数が一定になれば誤り訂正符号付加回路３２によ
り、ピット位置に応じて誤り訂正符号の長さをかえて付
加する。そして多重化回路３３で、端子Ｃからのコント
ロール、ビットを加えて伝送する。この切り替えを切り
替え回路３７で行う。
ここで総ビット数を同じとすれば同一のフレーム構成で
実現でき、以後の回路は従来と全く同一でいい。誤り訂
正符号のっけかたについては、第２図を用いて説明を行
う。第２図（ム）は誤り率が一定以下の場合の例であり
、データ４ワードに対し誤り訂正符号工〜Ｍは同じ長さ
のものを付加している。
実現でき、以後の回路は従来と全く同一でいい。誤り訂
正符号のっけかたについては、第２図を用いて説明を行
う。第２図（ム）は誤り率が一定以下の場合の例であり
、データ４ワードに対し誤り訂正符号工〜Ｍは同じ長さ
のものを付加している。
第２図（Ｂｌは誤り率が大きい場合で、入力をワードか
らビット毎に再配置しビット毎に異なる長さの誤り訂正
符号を付加する。この例では最初がＭＳＢのグループ、
次が（ＭＳＢ−１）のグループ、・・・・・・最後がＬ
ＳＢのグループとなり、ビットの位置により誤り訂正符
号工〜Ｖの長さは異なっている。フレームを同一にする
ならば、誤り訂正符号の総和を同一にすればよい。
らビット毎に再配置しビット毎に異なる長さの誤り訂正
符号を付加する。この例では最初がＭＳＢのグループ、
次が（ＭＳＢ−１）のグループ、・・・・・・最後がＬ
ＳＢのグループとなり、ビットの位置により誤り訂正符
号工〜Ｖの長さは異なっている。フレームを同一にする
ならば、誤り訂正符号の総和を同一にすればよい。
以上はすべて伝送、記録等のエンコーダを中心に説明を
行なっているが、デコーダでの誤り訂正を行う場合でも
本説明で述べた方法と同様な考えで実現できる。
行なっているが、デコーダでの誤り訂正を行う場合でも
本説明で述べた方法と同様な考えで実現できる。
発明の効果
本発明は、入力データのビット位置に応じて誤り訂正符
号の長さに重みづけを行うことにより、の 特に画像、音声等下位ビットはど特性に影響を与えにく
い様な信号の伝送記録系において誤り率の大きい場合で
も同一構成で通常では再生出来ない場合でもある程度再
生が可能である。
号の長さに重みづけを行うことにより、の 特に画像、音声等下位ビットはど特性に影響を与えにく
い様な信号の伝送記録系において誤り率の大きい場合で
も同一構成で通常では再生出来ない場合でもある程度再
生が可能である。
第１図は本発明の一実施例における誤り訂正装置のブロ
ック図、第２図は第１図による誤り訂正の方法を示すフ
レーム構成図、第３図は従来の誤り訂正りのエンコーダ
部の構成を示すブロック図、第４図は従来の誤り訂正装
置のフレーム構成図である。 ３１・・・・・・ビット分離回路、３２・・・・・・誤
り訂正信号付加部、３３・・・・・・多重化回路、３４
・・・・・・パラレル／シリアル変換回路、３６・・・
・・・誤り訂正信号付加回路、３６・・・・・・コント
ロール信号付加回路、３７・・・・・・切り換え回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 （八） （Ｂ） （Ａ４ｊ５１ テ゛−ダ ず デ°−夕 ２ チ
“−ヲ ３ データ ４ −−−一−−−１１Ｄ口Ｔ
ｊ可５＝口（Ｌ６Ｂ） ヂ°−ヅｉｉＥ デーグ
ー中 テ；°−タＨ↑３ テ“−タｉ３］
−−一−−−−ｍ ？第 ４ 図
ック図、第２図は第１図による誤り訂正の方法を示すフ
レーム構成図、第３図は従来の誤り訂正りのエンコーダ
部の構成を示すブロック図、第４図は従来の誤り訂正装
置のフレーム構成図である。 ３１・・・・・・ビット分離回路、３２・・・・・・誤
り訂正信号付加部、３３・・・・・・多重化回路、３４
・・・・・・パラレル／シリアル変換回路、３６・・・
・・・誤り訂正信号付加回路、３６・・・・・・コント
ロール信号付加回路、３７・・・・・・切り換え回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 （八） （Ｂ） （Ａ４ｊ５１ テ゛−ダ ず デ°−夕 ２ チ
“−ヲ ３ データ ４ −−−一−−−１１Ｄ口Ｔ
ｊ可５＝口（Ｌ６Ｂ） ヂ°−ヅｉｉＥ デーグ
ー中 テ；°−タＨ↑３ テ“−タｉ３］
−−一−−−−ｍ ？第 ４ 図
Claims (1)
- 入力ディジタル信号を上位ビットから下位ビットまでビ
ット毎に分離を行なうビット分離手段と、各ビット毎に
そのビット位置に応じた長さの誤り訂正符号を付加する
第１誤り訂正信号付加手段と、誤り訂正符号の付加され
た信号を多重化する多重化手段と、前記入力ディジタル
信号をそのままパラレル／シリアル変換を行うパラレル
／シリアル変換手段と、変換された出力に誤り訂正符号
を付加する第２誤り訂正信号付加手段と、誤り訂正符号
を付加された信号にコントロールコードを付加するコン
トロールコード付加手段と、前記コントロールコード付
加手段と多重化手段の出力を切り替える切り換え手段と
を具備し、誤り率の低い場合は、第２誤り訂正信号付加
手段の出力信号を出力し、誤り率が高くなった場合は第
１誤り訂正信号付加手段により入力信号のビット位置に
応じて、誤り訂正符号の配分を変更した多重化手段の出
力信号に切り換える誤り訂正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59263219A JPS61140225A (ja) | 1984-12-13 | 1984-12-13 | 誤り訂正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59263219A JPS61140225A (ja) | 1984-12-13 | 1984-12-13 | 誤り訂正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61140225A true JPS61140225A (ja) | 1986-06-27 |
Family
ID=17386432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59263219A Pending JPS61140225A (ja) | 1984-12-13 | 1984-12-13 | 誤り訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61140225A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0349384A (ja) * | 1989-07-17 | 1991-03-04 | Nec Corp | 画像信号の符号化装置 |
| WO2002069546A1 (fr) * | 2001-02-27 | 2002-09-06 | Toa Corporation | Emetteur et recepteur |
| JP2017092825A (ja) * | 2015-11-13 | 2017-05-25 | 日本放送協会 | デジタルワイヤレスマイクの送信装置、受信装置、システム、及び誤り検出方法 |
-
1984
- 1984-12-13 JP JP59263219A patent/JPS61140225A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0349384A (ja) * | 1989-07-17 | 1991-03-04 | Nec Corp | 画像信号の符号化装置 |
| WO2002069546A1 (fr) * | 2001-02-27 | 2002-09-06 | Toa Corporation | Emetteur et recepteur |
| US7551690B2 (en) | 2001-02-27 | 2009-06-23 | Toa Corporation | Transmitter and receiver |
| JP2017092825A (ja) * | 2015-11-13 | 2017-05-25 | 日本放送協会 | デジタルワイヤレスマイクの送信装置、受信装置、システム、及び誤り検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4306305A (en) | PCM Signal transmitting system with error detecting and correcting capability | |
| US4398292A (en) | Method and apparatus for encoding digital with two error correcting codes | |
| JPH0576114B2 (ja) | ||
| JPS6329451B2 (ja) | ||
| EP0395125A2 (en) | A PCM recording and reproducing apparatus | |
| JPS61140225A (ja) | 誤り訂正装置 | |
| GB2125255A (en) | Digital data coding | |
| US4698811A (en) | Method and apparatus for generating error correction codes for digitized picture signal recording/reproducing | |
| USRE31666E (en) | Burst-error correcting system | |
| JPS6016777B2 (ja) | 信号伝送方式 | |
| KR100604363B1 (ko) | 디지탈 정보신호를 인코딩된 형태 및 인코딩되지 않은형태로 교대로 송신하는 송신장치 | |
| JPH0140551B2 (ja) | ||
| JPS5860413A (ja) | 情報伝送方法 | |
| JP3185420B2 (ja) | 多チャンネル多重装置 | |
| US5038221A (en) | Luminance encoded digital audio system | |
| JP2505734B2 (ja) | 伝送デ−タ作成装置 | |
| JPH073964B2 (ja) | Ｐｃｍ音声復号装置 | |
| JPH0363259B2 (ja) | ||
| JP2694343B2 (ja) | Ｐｃｍ音声受信機 | |
| JP2621873B2 (ja) | ディジタル音声データの記録方法 | |
| JPH0661958A (ja) | 多チャンネル多重装置 | |
| JPH0585092B2 (ja) | ||
| KR940000449B1 (ko) | Pcm 음성신호 다중화 및 출력시스템 | |
| JP2868586B2 (ja) | オーディオ信号のシリアル伝送方法及びその送信装置 | |
| JPH11122169A (ja) | シリアル信号送受信装置 |