JPS61131544A - Automatic aligning method - Google Patents
Automatic aligning methodInfo
- Publication number
- JPS61131544A JPS61131544A JP25362084A JP25362084A JPS61131544A JP S61131544 A JPS61131544 A JP S61131544A JP 25362084 A JP25362084 A JP 25362084A JP 25362084 A JP25362084 A JP 25362084A JP S61131544 A JPS61131544 A JP S61131544A
- Authority
- JP
- Japan
- Prior art keywords
- image
- circuit
- semiconductor wafer
- suction table
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
この発明１．ｔ 、自動アライニング方式に関するもの
で、例えば、全自動半導体ウェハブローバの自動アライ
ニングに利用して有効な技術に関するものである。
。[Detailed Description of the Invention] [Technical Field] This invention 1. t, relates to an automatic alignment method, and relates to a technique effective for use in automatic alignment of a fully automatic semiconductor wafer blower, for example.
.
半導体ウェハの最終チェック工程を担う半導体ウェハプ
ローバにおいては、半導体ウェハの大口径化が進むにつ
れて、ピンセットあるいは他の工具類を用いた人手によ
る作業の困難性に伴い、いわゆるピンセフトレス化、言
い換えれば、半導体ウェハの自動ロード、アンロード化
が「電子材料ｊ誌１９７８年１１月号の頁１３９〜頁１
４３によって公知である。すなわち、複数枚（例えば２
５枚）の半導体ウェハが収納される収納容器（カセット
）からそこに収納されている半導体ウェハを順次１枚づ
つ九ベルトコンベヤにより、ロードステージ（コースア
ライメントステージ）に移送する。そして、この半導体
ウェハをベルヌーイチャック等を使用してブロービング
マシン部の吸着テーブル（測定台）に搬送させる。次に
、測定が終了した半導体ウェハは、吸着テーブルからア
ンロードステージに吹き出し空気圧等により搬出され、
九ベルトコンベアにより収納容器に収められる０以上に
より、半導体ウェハ表面に対して完全に無接触の状態で
ブロービングマシン部に半導体ウェハの搬入、搬出がな
される。Semiconductor wafer probers, which are responsible for the final checking process of semiconductor wafers, have become so-called pin-safe, in other words, as the diameter of semiconductor wafers has become larger, manual work using tweezers or other tools has become difficult. Automatic loading and unloading of wafers is described in "Electronic Materials J Magazine, November 1978 issue, pages 139 to 1.
43. In other words, multiple sheets (e.g. 2
From a storage container (cassette) containing 5 semiconductor wafers, the semiconductor wafers stored there are sequentially transferred one by one to a load stage (coarse alignment stage) by a nine-belt conveyor. Then, this semiconductor wafer is transported to a suction table (measuring table) of a blobbing machine section using a Bernoulli chuck or the like. Next, the semiconductor wafer after the measurement is carried out from the suction table to the unloading stage by blowing air pressure, etc.
Semiconductor wafers are carried into and out of the blobbing machine section in a completely non-contact state with respect to the surface of the semiconductor wafer by the wafers stored in the storage container by the nine-belt conveyor.
上記吸着テーブルに自動搬入された半導体ウェハは、ま
ずアライニングと呼ばれる位置調整が行われる。すなわ
ち、アライニングとは、半導体ウェハのＸ軸（又はＹ軸
）と、吸着テーブルが搭載されたＸ／ＹステージのＸ軸
（又はＹ軸）とを一致させるものである。これにより、
Ｘ／Ｙテーブルの位置制御に従って半導体ウェハを高精
度にＸ及び／又はＹ方向に移動させることができる。The semiconductor wafer automatically loaded onto the suction table is first subjected to position adjustment called alignment. That is, aligning means aligning the X-axis (or Y-axis) of the semiconductor wafer with the X-axis (or Y-axis) of the X/Y stage on which the suction table is mounted. This results in
The semiconductor wafer can be moved in the X and/or Y directions with high precision according to the position control of the X/Y table.
このようなアライニングを自動的に行うにあたり、半導
体ウェハ上に正確に形成された半導体集＼
積回路を分離するためのスクライブラインをパターン認
識することが行われている。しかしながら、スクライブ
ライン上には、試験用の回路素子を形成したり、あるい
は品名等の文字を形成するのに利用することが多くなっ
てきている。このため、上記スクライブラインと回路パ
ターンとの識別が困難になる。したがって、上記のよう
な特定のパターン認識による方法では、通用範囲が限定
されてしまう。In order to automatically perform this type of alignment, we need a semiconductor assembly that has been precisely formed on a semiconductor wafer.
Pattern recognition of scribe lines for separating product circuits is being performed. However, scribe lines are increasingly used to form circuit elements for testing or to form characters such as product names. This makes it difficult to distinguish between the scribe line and the circuit pattern. Therefore, the scope of application of the method based on specific pattern recognition as described above is limited.
この発明の目的は、簡単な構成による自動アライニング
方式を提供することにある。An object of the present invention is to provide an automatic alignment method with a simple configuration.
この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。The above and other objects and novel features of this invention include:
It will become clear from the description of this specification and the accompanying drawings.
本噸にお゛いて開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。A brief overview of typical inventions disclosed in this book is as follows.
すなわち、吸着テーブルに載置された半導体ウェハの任
意のエリアの画像と、複数個の半導体チップに相当する
距離だけＸ又はＹ方向に離れたエリアとの差分を検出し
、差分が最小になるように吸着′テーブルのθ制御を行
うものである。That is, the difference between an image of an arbitrary area of a semiconductor wafer placed on a suction table and an area separated in the X or Y direction by a distance corresponding to a plurality of semiconductor chips is detected, and the difference is minimized. θ control of the suction table is performed.
第１図には、この発明が適用された全自動半導体ウェハ
プローバの一実施例の外観図が示されている。FIG. 1 shows an external view of an embodiment of a fully automatic semiconductor wafer prober to which the present invention is applied.
同図の全゛自動半導体つエハプローバは、大きく別ケル
と、ブロービングマシン部と半導体ウエノλの移送部に
分けられる。半導体ウエノλの移送部は、複数枚の半導
体ウェハを縦方向に多段構成に収納するカセットＣＡＩ
、Ｃ人２が設置されるエレベータ機構と、この呈しベー
タ機構と上記ブロービングマシン部に対するロードステ
ージ及びアンロードステージとの間で上記半導体ウニ／
％の移送を行う丸ベルトコンベアＢＣとにより構成され
る。The fully automatic semiconductor wafer prober shown in the figure is roughly divided into separate parts, a blowing machine part, and a semiconductor wafer transfer part. The semiconductor wafer transfer unit is a cassette CAI that stores a plurality of semiconductor wafers in a multi-stage configuration in the vertical direction.
, the semiconductor sea urchin/
It is composed of a round belt conveyor BC that transfers %.
上記ロードステージは、ここに移送されてきた半導体ウ
ェハを回転させて、そのオリエンテーションフラットを
検出する手段が設けられ、半導体ウェハのθ方向の位置
合わせの予備的な動作がなされる。The load stage is provided with means for rotating the semiconductor wafer transferred thereto and detecting its orientation flat, and performs a preliminary operation of positioning the semiconductor wafer in the θ direction.
一方、ブロービングマシン部は、外観上は見えないが、
Ｘ−ＹテーブルＸ−ＹＴＢにより構成される。このＸ−
ＹテーブルＸ−ＹＴＢは、吸着テーブル（半導体ウェハ
載置台）が取り付けられており、パルスモータにより駆
動されることによって、高精度の位置制御がなされる。On the other hand, although the blobbing machine part is not visible from the outside,
It is composed of an X-Y table X-YTB. This X-
The Y table X-YTB is attached with a suction table (semiconductor wafer mounting table), and is driven by a pulse motor to perform highly accurate position control.
上記吸着テーブルは、半導体ウェハを真空吸着する吸着
孔と、後述するように測定が終了した半導体ウェハをア
ンロードステージに搬出させるための吹き出し孔（上記
吸着孔と供用するものであってもよい）が設けられてい
る。また、上記吸着テーブルには、２ステージが設けら
れており、上記Ｘ−ＹテーブルＸ−ＹＴＢの上部の開口
部に取り付けられた固定プローブボードのプローブ針に
対して半導体ウェハを押し上げて、半導体ウェハのポン
ディングパッドとプローブ針の接触端との電気的接触を
行わせる。The suction table has a suction hole for vacuum suctioning the semiconductor wafer, and a blowing hole for transporting the semiconductor wafer after measurement to the unloading stage (which may also be used as the suction hole) as described later. is provided. Further, the suction table is provided with two stages, and the semiconductor wafer is pushed up against the probe needles of the fixed probe board attached to the upper opening of the X-Y table X-YTB. Electrical contact is made between the bonding pad of the probe needle and the contact end of the probe needle.
顕微６ＪＭＳは、上記開口を通してプローブ針の接触端
と半導体ウニへの表面との位置合わせ（針合わせ）を確
認するためのもの、あるいは後述するような自動位置合
わせが故障等の時等に予備的なマニアル操作による針合
わせの観察に使用するためのものである。Microscope 6JMS is used to confirm the alignment (needle alignment) between the contact end of the probe needle and the surface of the semiconductor sea urchin through the above opening, or as a backup in case automatic alignment fails as described below. It is used for observing needle alignment by manual operation.
なお、上記ロードステージにおいてそのオリエンテーシ
ョンフラットの検出が終了した半導体ウェハは、トラン
スファーアームによってロードポジションに移動させら
れて吸着テーブルに門人される。このロードポジション
上には、自動針合わせを実現するため、テレビジョンカ
メラ等で構成された撮像装置ＩＴＶが設けられる。この
撮像装置ＩＴＶによって形成された半導体ウェハの直像
信号は、後述するような回路による自動アライニングに
利用される。また、図示しない画像処理回路によってパ
ターン認識が行われ、そのポンディングパッドの位置の
識別が行われる。ディスプレイ装置ＣＲＴは、主として
そのモニター画面を表示させるものである。The semiconductor wafer whose orientation flat has been detected on the load stage is moved to the load position by the transfer arm and placed on the suction table. Above this load position, an imaging device ITV composed of a television camera or the like is provided in order to realize automatic needle adjustment. The direct image signal of the semiconductor wafer formed by this imaging device ITV is used for automatic alignment by a circuit as described below. Further, pattern recognition is performed by an image processing circuit (not shown), and the position of the bonding pad is identified. The display device CRT mainly displays its monitor screen.
操作パネルＰＮＬは、上記動作の起動や停止等のマニア
ルによる各種制御信号を入力するものである。The operation panel PNL is used to input various manual control signals such as starting and stopping the above operations.
゛ 第２図には、上記自動アライニングのため
の画像処理システムの一実施例、のブロック図が示され
ている。2 shows a block diagram of an embodiment of the image processing system for automatic alignment described above.
撮像装置ＩＴＶからの画像信号は、第１のＡ／Ｄ変換回
路ＡＤＣ１によってディジタル値に変換される。このＡ
／Ｄ変換回路ＡＤＣＩの出力信号は、選択的に一方に較
いて画像メモリＰＭに記憶される。上記Ａ／Ｄ変換回路
ＡＤＣＩの出力信号は、特に制限されないが、選択的に
池方において第１のＤ／Ａ変換回路ＤＡＣ１によりアナ
ログ信号に変換される。上記画像メモリＰＭに保持され
たディジタル信号としての保持画像信号は、第２のＤ／
Ａ変換回路ＤＡＣ２によってアナログ信号に変換される
。上記第１．第２のＤ／Ａ変換回路ＤＡＣ１とＤＡＣ２
の出力信号は、特に制限されないが、演算増幅回路によ
って構成されたアナログ減算回路ＯＰによって減算され
る。この減算回路ＯＰによって形成された両アナログ信
号の差分は、積分回路ＤＥＴによって積分される。この
積分回路ＤＥＴの積分出力は、特に制限されないが、第
２のＡ／Ｄ変換回路によってディジタル化され、詞書回
路１ｍ、ＯＮＴに含まれる記憶装置に保持される。The image signal from the imaging device ITV is converted into a digital value by the first A/D conversion circuit ADC1. This A
The output signal of the /D conversion circuit ADCI is selectively stored in the image memory PM. Although not particularly limited, the output signal of the A/D conversion circuit ADCI is selectively converted into an analog signal by the first D/A conversion circuit DAC1 at Ikegata. The retained image signal as a digital signal retained in the image memory PM is transferred to the second D/D/
It is converted into an analog signal by the A conversion circuit DAC2. Above 1st. Second D/A conversion circuits DAC1 and DAC2
Although not particularly limited, the output signal of is subtracted by an analog subtraction circuit OP configured by an operational amplifier circuit. The difference between the two analog signals formed by the subtraction circuit OP is integrated by the integration circuit DET. The integrated output of this integrating circuit DET is digitized by a second A/D converter circuit, although not particularly limited, and is held in a storage device included in the text circuit 1m and ONT.
制御回路Ｃ０ＮＴは、特に制限されないが、マイクロコ
ンピュータ機能を持ち、所定のプログラムに従って、吸
着テーブルの移動制御を行うＸ／ＹテーブルＸ−ＹＴＢ
の制御や、上記画像メモリＰＭの書き込み／読み出し動
作を行う。The control circuit C0NT includes, but is not particularly limited to, an X/Y table X-YTB that has a microcomputer function and controls the movement of the suction table according to a predetermined program.
control and write/read operations of the image memory PM.
この実施例の画像処理システムによる自動アライニング
動作を第３図に示した半導体ウェハと、その一部拡大し
た回路パターン図を参照して、次に説明する。The automatic aligning operation by the image processing system of this embodiment will be described next with reference to the semiconductor wafer shown in FIG. 3 and a partially enlarged circuit pattern diagram thereof.
吸着テーブルに自動半導体ウェハが自動搬入されると、
吸着テーブルは、固定された撮像装置１ＴＶに対して所
定距離だけ移動させられる。これにより撮像装置ＩＴＶ
は、任怠の１個所の回路パターンＡの画像信号を形成す
る。この画像信号は、Ａ／Ｄ変換回ＷＩｒ、ＡＤｃｌに
よってディジタル値に変換され、画像メモＵＰＭに記憶
される。When the semiconductor wafer is automatically loaded onto the suction table,
The suction table is moved by a predetermined distance with respect to the fixed imaging device 1TV. This allows the imaging device ITV
forms an image signal of the circuit pattern A at one point of omission. This image signal is converted into a digital value by A/D conversion circuits WIr and ADcl, and is stored in the image memo UPM.
この後、吸着テーブルは、上記最初のｌ個所から半導体
ウェハ上に正確に形成された複数個の半導体チップ（半
導体堵苗回ン分の距１つＩｔだけ、１グ！えばＸ方向に
移動させられる。第３図に示すように最初の１個所を、
半導体ウェハのやり左寄りとすると、吸着テーブルは左
側に数ピツチ（半導体ウェハ上に形成された半導体集積
回路の間隔を１ピツチとする）だけ移動させられる。こ
れにより、固定された撮像装置ＩＴＶにより、半導体ウ
ェハの右寄りの１個所からの半導体集積回路の同様な位
置の回路パターンＢが得られる。Thereafter, the suction table moves the plurality of semiconductor chips (semiconductor chips) precisely formed on the semiconductor wafer from the first l position by a distance of 1 It, 1 G!, for example, in the X direction. As shown in Figure 3, the first location is
If the semiconductor wafer is placed on the left side, the suction table is moved to the left by several pitches (one pitch is the distance between semiconductor integrated circuits formed on the semiconductor wafer). As a result, circuit pattern B at a similar position of the semiconductor integrated circuit can be obtained from one location on the right side of the semiconductor wafer using the fixed imaging device ITV.
しかしながら、吸着テーブルに半導体ウェハを自動搬入
しただけでは、通常Ｘ／ＹテスージＸ−ＹＴＢＸ軸と半
導体ウェハのＸ軸とは一致していない。言い換えれば、
Ｘ／ＹテスージのＸ軸に対して半導体ウェハのＸ軸が角
度θだけずれている。However, simply by automatically loading the semiconductor wafer onto the suction table, the X/Y tester X-YTBX-axis and the X-axis of the semiconductor wafer usually do not match. In other words,
The X-axis of the semiconductor wafer is shifted by an angle θ with respect to the X-axis of the X/Y scale.
この両軸のずれによって、回路パターンＢは、回路パタ
ーンＡに対してＹ軸方向にΔＹだけずれてしまう。すな
わち、両回路パターンの間隔（上記吸着テーブルのＸ方
向の移動量）をＬとすると、ΔＹ＝ＬＸｓｉｎθとなる
のである。Due to this deviation in both axes, the circuit pattern B is deviated from the circuit pattern A by ΔY in the Y-axis direction. That is, if the interval between both circuit patterns (the amount of movement of the suction table in the X direction) is L, then ΔY=LXsinθ.
上記回路パターンＢの画像信号は、画像メモリＰＭに記
憶された画像信号の量子化誤差等を補償するため、上記
Ａ／Ｄ変換化ＡＤＣ１によって一旦ディジクル信号に変
換される。次に、Ｄ／Ａ変換回路ＤＡＣＩによってアナ
ログ信号に変換される。このような回路パターンＢの信
号処理に同期させて画像メモリＰＭに保持された回路パ
ターンＡの画像を取り出す。言い換えるならば、上記撮
像装置ＩＴＶの動作と、その出力の信号処理に同期させ
て画像メモリＰＭの読み出しを行い、Ｄ／Ａ変換回路１
）ＡＣＩとＤＡＣ２の両出力から同じ位置の画像信号が
得られるようにする。The image signal of the circuit pattern B is once converted into a digital signal by the A/D conversion ADC 1 in order to compensate for quantization errors and the like of the image signal stored in the image memory PM. Next, it is converted into an analog signal by the D/A conversion circuit DACI. In synchronization with such signal processing of circuit pattern B, the image of circuit pattern A held in image memory PM is retrieved. In other words, the image memory PM is read out in synchronization with the operation of the imaging device ITV and the signal processing of its output, and the D/A conversion circuit 1
) Ensure that image signals at the same position are obtained from both the ACI and DAC2 outputs.
このような両回路パターンＡ、Ｂからの画像信号は、滅
罪回路ＯＰによって減算される。この減算回路は、周知
の演算増幅回路を用いたアナログ減算回路の他、差動増
幅回路の一方の入力に回路パターンＡの信号を供給し、
他方の入力に回路パターンＢの信号を供給するようなも
のであってもよい。The image signals from both circuit patterns A and B are subtracted by the annihilation circuit OP. This subtraction circuit supplies a signal of circuit pattern A to one input of a differential amplifier circuit, in addition to an analog subtraction circuit using a well-known operational amplifier circuit,
It is also possible to supply the signal of circuit pattern B to the other input.
＼ 上記のように両回路パターンＡとＢに
Ｙ軸方向のずれがあると、両回路パターンが一致しない
ことによって、比較的大きな差分出力が形成される。＼ If there is a shift in the Y-axis direction between the circuit patterns A and B as described above, a relatively large differential output is formed because the two circuit patterns do not match.
この差分の信号は、積分回路（検波）回路ＤＥＴによっ
て積分される。積分回路の具体的な例としては、単なる
検波回路の他、より高精度にするめに、例えば、公知の
半導体積算電力計と同じ原理を利用できるものである。This difference signal is integrated by an integrating circuit (detection) circuit DET. Specific examples of the integrating circuit include, in addition to a simple detection circuit, one that can utilize the same principle as a known semiconductor integrated power meter in order to achieve higher accuracy.
１両面分の積分出力は、Ａ／Ｄ変換回路によってディジ
タル値として、保持される。The integrated output for one side is held as a digital value by the A/D conversion circuit.
次に、吸着テーブルは、そのプログラムに従って所定量
だけθ方向に回転させられる。Next, the suction table is rotated in the θ direction by a predetermined amount according to the program.
以後、同様な動作を繰り返して、上記積分出力が最小に
なるθ位置を求めて、これに従って吸着テーブルを回転
制御することにより、アライニングを終了させる。すな
わち、Ｘ／ＹテーブルのＸ軸と、半導体ウェハのＸ軸と
が一致していれば、半導体集積回路の複数ピッチ離れた
任意の２個所の回路パターンＡ、Ｂは、半導体ウェハ上
に同じ回路パターンの半導体集積回路が極めて高精度に
形成されてることより、全く同一になる。したがって、
原理的にはその差分は零になるから、上記の４ように、
積分出力の最小点を見い出すことにより、両輪を一致さ
せるというアライニングを実現することができ番。Thereafter, the same operation is repeated to find the θ position at which the above-mentioned integral output becomes the minimum, and the rotation of the suction table is controlled in accordance with the θ position, thereby completing the alignment. In other words, if the X-axis of the X/Y table and the X-axis of the semiconductor wafer match, circuit patterns A and B at two arbitrary locations on the semiconductor integrated circuit separated by a plurality of pitches will be the same circuit on the semiconductor wafer. Because the semiconductor integrated circuit patterns are formed with extremely high precision, they are exactly the same. therefore,
In principle, the difference is zero, so as in 4 above,
By finding the minimum point of the integral output, it is possible to achieve alignment, which brings both wheels into alignment.
なお、上記−数点を容易に検出するため、半導体ウェハ
を吸着テーブルに搬入する時に、予め特定の回転方向に
オフセットを持たせて半導体ウェハが搬入されるように
すればよい、これにより、一定の回転方向に吸着テーブ
ルを回転させる毎に、１つ前の積分値との比較を行うこ
とによって、効率よく簡単に一致点を見い出すことがで
きる。In addition, in order to easily detect the above-mentioned several points, when the semiconductor wafer is carried into the suction table, it is sufficient to set the semiconductor wafer in advance with an offset in a specific rotational direction. Each time the suction table is rotated in the rotational direction, a matching point can be found efficiently and easily by comparing it with the previous integral value.
（１）半導体集積回路の複数ピンチ分離れて任怠の２個
所の画像信号の差分の積分値が最小になるようすること
によって、簡単に自動アライニングを実現することがで
きるという効果が得られる。(1) By minimizing the integral value of the difference between the image signals at two points separated by multiple pinches of the semiconductor integrated circuit, the effect of easily realizing automatic alignment can be obtained. .
（２）上記（１）により、スクライブラインのような特
定の回路パターンを検出する必要がなく、減算回路や積
分回路のような極めて簡単な回路により構成できるとい
う効果が得られる。(2) According to the above (1), it is not necessary to detect a specific circuit pattern such as a scribe line, and it is possible to achieve the effect that it can be configured with extremely simple circuits such as a subtraction circuit and an integration circuit.
（３）上記（１）により、特定の回路パターンを検出す
る必要がないから、例えば、スクライブライン上に試験
素子や文字が形成されたような半導体ウェハの自動アラ
イニングを行うことができる。これによって、回路やプ
ログラムを変更することなく、全ての半導体ウェハに対
して自動アライニングを行うことができるとい□う効果
が得られる。(3) According to (1) above, since there is no need to detect a specific circuit pattern, it is possible to automatically align a semiconductor wafer on which test elements or characters are formed on a scribe line, for example. This provides the effect that automatic alignment can be performed on all semiconductor wafers without changing circuits or programs.
（４）アナログ信号処理によって、自動７ライニングを
行うことができるから、動作の高速化を図ることができ
るという効果が得られる。(4) Since automatic 7 lining can be performed by analog signal processing, the effect of speeding up the operation can be obtained.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、減算回路は、
ディジタル減算回路によりけうものであってもよい。ま
た、撮像装置は、ｂ種固体撮Ｑ％ｊ装置を用いるもので
あってもよい、また、第２図に示したＡ／Ｄ変換回路Ａ
ＤＣ１や画像メモ９２Ｍ等は、自動針合わせのためのパ
ターン認識に利用するものであってもよい、なお、アラ
ニングが終了した後は、半導体ウェハの軸とＸ／Ｙテー
ブルの軸とが一致しているから、半導体ウェハのエツジ
を検出することに等によって、簡単に半導体集積回路の
特定の個所の画像信号を得ることができるものである。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that this invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, the subtraction circuit is
A digital subtraction circuit may also be used. Further, the imaging device may be one that uses a type B solid-state imaging Q%j device, or an A/D conversion circuit A shown in FIG.
DC1, image memo 92M, etc. may be used for pattern recognition for automatic needle alignment. Note that after alignment is completed, the axis of the semiconductor wafer and the axis of the X/Y table should match. Therefore, it is possible to easily obtain an image signal of a specific part of a semiconductor integrated circuit by detecting the edge of a semiconductor wafer or the like.
この発明は、半導体ウェハプローバや、表面検査装置の
ようにＸ／Ｙテージを用いて半導体ウェハを移動させる
機構を持つ各種半導体ウェハ試験装置に広く利用できる
ものである。The present invention can be widely used in semiconductor wafer probers and various semiconductor wafer testing devices having a mechanism for moving a semiconductor wafer using an X/Y stage, such as a surface inspection device.
第１図は、この発明が適用された半導体ウェハプローバ
の外観図、
第２図は、その自動アライニングを行う画像処理回路の
一実施例を示すブロック図、
第３図は、その動作を説明するための半導体ウェハとそ
の一部拡大表面図である。FIG. 1 is an external view of a semiconductor wafer prober to which the present invention is applied. FIG. 2 is a block diagram showing an embodiment of an image processing circuit that performs automatic alignment. FIG. 3 is an explanation of its operation. FIG. 2 is a partially enlarged surface view of a semiconductor wafer and a portion thereof.
Claims (1)
リアの画像を画像メモリに保持させる第１のステップと
、上記吸着テーブルを複数個の半導体チップの間隔に相
当する距離だけＸ又はＹ方向に移動させる第２のステッ
プと、上記移動後の同様なエリアの画像と上記画像メモ
リに保持された画像との差分を検出するとともにそれを
積分する第３のステップと、上記吸着テーブルをθ方向
に一定量回転させて、上記第１ないし第３のステップを
繰り返して、最小の積分出力が得られるθ制御位置を検
出して吸着テーブルの回転制御を行うことを特徴とする
自動アライニング方式。 ２、上記吸着テーブルには、半導体ウェハの搬入／搬出
が自動的に行われるものであることを特徴とする特許請
求の範囲第１項記載の自動アライニング方式。[Scope of Claims] 1. A first step of holding an image of an arbitrary area of a semiconductor wafer placed on a suction table in an image memory, and moving the suction table at a distance corresponding to the interval between a plurality of semiconductor chips. a second step of moving the image in the X or Y direction by a third step of detecting the difference between the image of the similar area after the movement and the image held in the image memory and integrating it; The suction table is rotated by a certain amount in the θ direction, the first to third steps described above are repeated, and the θ control position at which the minimum integral output is obtained is detected to control the rotation of the suction table. Automatic alignment method. 2. The automatic aligning method according to claim 1, wherein the semiconductor wafer is automatically loaded into and taken out from the suction table.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25362084A JPS61131544A (en) | 1984-11-30 | 1984-11-30 | Automatic aligning method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25362084A JPS61131544A (en) | 1984-11-30 | 1984-11-30 | Automatic aligning method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61131544A true JPS61131544A (en) | 1986-06-19 |
| JPH0525177B2 JPH0525177B2 (en) | 1993-04-12 |
Family
ID=17253889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25362084A Granted JPS61131544A (en) | 1984-11-30 | 1984-11-30 | Automatic aligning method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131544A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002331930A (en) * | 2001-05-11 | 2002-11-19 | Kinki Sharyo Co Ltd | Axle box supporting device for railway rolling stock |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153747A (en) * | 1980-04-02 | 1981-11-27 | Gen Signal Corp | Positioning system |
| JPS5854648A (en) * | 1981-09-28 | 1983-03-31 | Nippon Kogaku Kk <Nikon> | Positioning device |
-
1984
- 1984-11-30 JP JP25362084A patent/JPS61131544A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153747A (en) * | 1980-04-02 | 1981-11-27 | Gen Signal Corp | Positioning system |
| JPS5854648A (en) * | 1981-09-28 | 1983-03-31 | Nippon Kogaku Kk <Nikon> | Positioning device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002331930A (en) * | 2001-05-11 | 2002-11-19 | Kinki Sharyo Co Ltd | Axle box supporting device for railway rolling stock |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0525177B2 (en) | 1993-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0457843B1 (en) | Method and apparatus for measuring registration between layers of a semiconductor wafer | |
| JP2928331B2 (en) | Prober alignment device and method | |
| JPH01127238A (en) | Improvement in positional feedback in limiting re-positioning region for movable member | |
| JPS62294905A (en) | Method and device for measuring object | |
| US7265536B2 (en) | Procedure for reproduction of a calibration position of an aligned and afterwards displaced calibration substrate in a probe station | |
| US20080050006A1 (en) | Method and apparatus for semiconductor wafer alignment | |
| US5124931A (en) | Method of inspecting electric characteristics of wafers and apparatus therefor | |
| JPS61131544A (en) | Automatic aligning method | |
| JPS61206237A (en) | Semiconductor wafer prober | |
| US20020187035A1 (en) | Arrangement for wafer inspection | |
| JPH0682743B2 (en) | Wafer processing equipment | |
| JPS60188955A (en) | Exposing device | |
| KR100229245B1 (en) | Inspection method for lead position and its inspection method | |
| JPS61131541A (en) | Inspecting device for semiconductor wafer | |
| JPS61206238A (en) | Automatic semiconductor wafer prober | |
| JPS60239036A (en) | Semiconductor wafer prober | |
| JPS6239822B2 (en) | ||
| JPH0374853A (en) | Carrier for tab device and measuring module using same and insert device therefor | |
| WO2023053968A1 (en) | Inspection device and inspection method | |
| JPS61125038A (en) | Semiconductor wafer measuring mounting base | |
| JPH0228344A (en) | Semiconductor inspection apparatus | |
| JP2694468B2 (en) | Position detection method and inspection device | |
| JPH0627252A (en) | Device for aligning object to be treated | |
| JPS6115340A (en) | Wafer prober | |
| JPH06102311A (en) | Test method and apparatus for semiconductor package |