JPS61129682A - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JPS61129682A JPS61129682A JP60254295A JP25429585A JPS61129682A JP S61129682 A JPS61129682 A JP S61129682A JP 60254295 A JP60254295 A JP 60254295A JP 25429585 A JP25429585 A JP 25429585A JP S61129682 A JPS61129682 A JP S61129682A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- tpt
- crystal display
- region
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体層にTe 、CdS 、CdSe等を
用いた薄膜トランジスタ(以下TPTと称する)を使用
したセグメント型液晶表示装置において、TPTを液晶
力為ら保護するために液晶表示セルをシール部により表
示領域とTPT領域に分割し表示領域のみ液晶を挾持さ
せ、TPT領域には不活性ガスを充填してTFTH域か
ら液晶を隔離した構造の液晶表示装置に関するものであ
る。Detailed Description of the Invention <Industrial Application Field> The present invention relates to a segment type liquid crystal display device using a thin film transistor (hereinafter referred to as TPT) using Te, CdS, CdSe, etc. as a semiconductor layer. In order to protect against force, the liquid crystal display cell is divided into a display area and a TPT area by a seal part, the liquid crystal is sandwiched only in the display area, and the TPT area is filled with inert gas to isolate the liquid crystal from the TFTH area. The present invention relates to a liquid crystal display device.
〈従来の技術〉 まずTPTについて第1図とともに説明する。<Conventional technology> First, TPT will be explained with reference to FIG.
TPTはガラスなどの絶縁基板lの表面にゲート電極2
を設け、このゲート電極2を被覆するごとく絶縁層3を
設け、その上に半導体層4、ソース電極5、ドレイン電
極6を順次配設した構造が一般的である。ゲート電極2
の材料としてはアルミニウム(A))、金(Au)、タ
ンタル(Ta)、インジウム(In)などが利用され、
マスク蒸着あるいはホトエツチング技術などを用いて設
置する。絶縁膜3の材料としては酸化アルミニウム(A
)203)、二酸化ケイ素(S10□)、−酸化ケィ素
(Sio)、フッ化カルシウム(CaF2)などの筐用
が可能で真空蒸着法、スパッタリング法、CVD法など
の方法でゲート電極2を覆うように設置する。ゲート電
極2がアルミニウム(Ai)’の場合には、このアルミ
ニウム(A))を陽極酸化させることにより酸化アルミ
ニウム(A)203)絶縁膜?形成させることも可能で
ある。半導体層4の材料としては一般にはセレン化カド
ミウム(CdSe)、硫化カドミウム(CdS)、テル
ル(Te)などが用いられ、真空蒸着やスパッタリング
などの方法で付着させる。ソース電極5およびドレイン
電極6に使用される材料としては半導体層4とオーム接
触する材料にすることが望ましいが、一般には金(Au
)、アルミニウム(A))などが用いられる。TPT has a gate electrode 2 on the surface of an insulating substrate l such as glass.
A common structure is that an insulating layer 3 is provided to cover the gate electrode 2, and a semiconductor layer 4, a source electrode 5, and a drain electrode 6 are sequentially provided thereon. Gate electrode 2
Aluminum (A)), gold (Au), tantalum (Ta), indium (In), etc. are used as materials for
It is installed using mask vapor deposition or photoetching techniques. The material for the insulating film 3 is aluminum oxide (A
)203), silicon dioxide (S10□), -silicon oxide (SIO), calcium fluoride (CaF2), etc. can be used for the casing, and the gate electrode 2 can be covered by a method such as a vacuum evaporation method, a sputtering method, or a CVD method. Set it up like this. When the gate electrode 2 is made of aluminum (Ai), this aluminum (A) is anodized to form an aluminum oxide (A) 203) insulating film. It is also possible to form. Cadmium selenide (CdSe), cadmium sulfide (CdS), tellurium (Te), or the like is generally used as the material for the semiconductor layer 4, and is deposited by a method such as vacuum evaporation or sputtering. The material used for the source electrode 5 and the drain electrode 6 is preferably a material that makes ohmic contact with the semiconductor layer 4, but generally gold (Au
), aluminum (A)), etc. are used.
TPTの構造は第1図に示したものに限られるものでは
なく第2図に示すように半導体層4とソース電極5及び
ドレイン電極6との位置を上下逆転し之り、第8図に示
すように絶縁基板lの上にソース電極5及びドレイン電
極6を設け、さらに両電極の間に半導体層4を配し半導
体層4の上に絶縁層3、ゲート電極2を設けたり、ある
いはまた第4図に示すように半導体層4にソース電極5
およびドレイン電極6を一部かぶせ、これらの上に絶縁
膜3、ゲート電極2を設けたりしてもよい。The structure of the TPT is not limited to that shown in FIG. 1, but as shown in FIG. 2, the positions of the semiconductor layer 4, source electrode 5, and drain electrode 6 are reversed upside down, and the structure is shown in FIG. As shown in FIG. 4 As shown in FIG. 4, a source electrode 5 is provided on the semiconductor layer 4.
The drain electrode 6 may be partially covered, and the insulating film 3 and the gate electrode 2 may be provided thereon.
〈発明の背景〉
本発明に使用する半導体層がテルル(Te)よりなるT
PT’z使用したセグメント型液晶表示装置について、
第5図乃至第8図とともに説明する。<Background of the Invention> The semiconductor layer used in the present invention is made of tellurium (Te).
Regarding segment type liquid crystal display devices using PT'z,
This will be explained with reference to FIGS. 5 to 8.
第5図は1つのセグメントおよび1つのTFTKついて
の等価回路図である。FIG. 5 is an equivalent circuit diagram for one segment and one TFTK.
第6図で表わした液晶表示装置はlディジットのみ示す
が、1個のゲート線7.複数個のソース線とドレイン線
8.および半導体層9よりなるTFTアレイを形成した
基板lを有する。後述の第8図に示す如く、この基板I
と対向する位置に透明導電膜IOを形成した対向基板1
1があり、両基板の間には液晶材料12が挾持されてb
る。Although the liquid crystal display device shown in FIG. 6 shows only l digits, one gate line 7. Multiple source and drain lines8. and a substrate l on which a TFT array formed of a semiconductor layer 9 is formed. As shown in FIG. 8, which will be described later, this substrate I
A counter substrate 1 on which a transparent conductive film IO is formed at a position facing the
1, and a liquid crystal material 12 is sandwiched between the two substrates b
Ru.
ところで、TPTに液晶が直接接触すると、接触前に比
べ特性が悪化する。具体例を″第1図に示した構造のT
PTにおいて、第7図の結果とともだ説明する。基板l
には透明ガラス、ゲート電極2にはアルミニウム(A)
)、絶縁膜3には前述のアルミニウムを陽極酸化した酸
化アルミニウム(A12203 )膜、半導体層4には
テルル(Te)を、ソース電極5.ドレイン電極6には
金(Au)を用いてバる。またそれぞれの厚さは、ゲー
ト電極2が500〜5000 A’、絶縁膜3が100
〜1500A0、半導体層4のテルル(Te)が50〜
500A”、ソース電極5及びドレイン電極6の金(A
u)が250〜5000A”て、またソース電極5とド
レイン電極6の間隙は1−100μm程度が適当である
。By the way, when the liquid crystal comes into direct contact with the TPT, the characteristics deteriorate compared to before the contact. A specific example is ``T of the structure shown in Figure 1.''
PT will be explained along with the results shown in FIG. board l
Transparent glass is used for gate electrode 2, and aluminum (A) is used for gate electrode 2.
), the insulating film 3 is an aluminum oxide (A12203) film obtained by anodizing aluminum, the semiconductor layer 4 is made of tellurium (Te), and the source electrode 5. The drain electrode 6 is made of gold (Au). The thickness of each gate electrode 2 is 500 to 5000 A', and the thickness of the insulating film 3 is 100 A' to 5000 A'.
~1500A0, tellurium (Te) of semiconductor layer 4 is 50~
500A'', gold (A
u) is 250 to 5000 A'', and the gap between the source electrode 5 and drain electrode 6 is suitably about 1 to 100 μm.
ソース・ドレイン電極間電圧VSD = −10V。Voltage between source and drain electrodes VSD = -10V.
ゲート電圧VG=−14Vの時のソース・ドレイン間抵
抗ttikR□n、VSD = −10V、 VG =
OVのときのソース・ドレイン間抵抗値をRoff
とすると、TPTが液晶と接触する前は
Ron:30にΩ、Ro((’= 6 MΩて液晶と接
触後はRon舛17にΩ、Roff’=170にΩ(第
7図fbl ) Ro ff/Ron 岬10となる
。液晶表示装置にTPT’に第6図のように応用する場
合はROff/Ronの値はかなり大きな値CROff
Ao。Source-drain resistance ttikR□n when gate voltage VG = -14V, VSD = -10V, VG =
Roff the source-drain resistance value when OV
Then, before the TPT comes into contact with the liquid crystal, Ron: 30 is Ω, Ro (('= 6 MΩ, and after contact with the liquid crystal, Ron is 17 Ω, Roff' = 170 Ω (Fig. 7 fbl) Roff /Ron is 10. When applying TPT' to a liquid crystal display device as shown in Figure 6, the value of ROff/Ron is a fairly large value CRoff.
Ao.
≧100程度)を必要とするがROff/Ron#IO
程度に落ち込んでは実用上使用できない。≧100) is required, but ROff/Ron#IO
If it deteriorates to a certain degree, it cannot be used practically.
本発明は上述の欠点に鑑み、TPT区域とセグメント表
示区域とを分離して基板上に形成し、両区域の境界領域
に沿ってシール部を設けてセグメント区域で挾持されて
いる液晶をTPTと非接触状態にするとともにTPT区
域には不活性ガスを充填することによりTPTの劣化を
防止した液晶表示装置を提供することを目的とするもの
である。In view of the above-mentioned drawbacks, the present invention forms a TPT area and a segment display area separately on a substrate, provides a sealing part along the boundary area between the two areas, and connects the liquid crystal held in the segment area to the TPT area. It is an object of the present invention to provide a liquid crystal display device in which deterioration of the TPT is prevented by creating a non-contact state and filling the TPT area with an inert gas.
〈実施例〉
以下、本発明を実施例に従って図面全参照しながら詳説
する。<Example> Hereinafter, the present invention will be explained in detail according to an example, with reference to all the drawings.
第9図は本発明の一実施例を示す液晶表示装置の要部断
面図で、19はTPTを液晶から保護するためのシール
部である。第1O図はその平面図第9図に従って説明す
る。基板l上に表示セグメント及び表示セグメントの容
it補うキャパシタ(第5図におけるCs)を形成する
ために透明導電膜15、真空蒸着、スパッタリングある
いはCvDなどで付け&S io2.Affl□Q3な
どの高誘電体層16、そして表示セグメントにもなるべ
き透明導電膜17i形成させる。次に第1図から@4図
で説明し次ような工程と条件でTPTを形成しセグメン
ト部の透明導電膜17とTPTのドレイン線6を電気的
に結ぶ。さらに液晶を配向し易くするための表面処理層
として、S i O、S r 02 +Aj1203
、5 i、3 N4などの絶縁膜18を付着させる。そ
して一方の対向電極として透明導電膜1゜及び絶縁層1
4を付着させた基板11とをスクリーン印刷によりシー
ル材13及び本実施例の特徴となるシール部I9を介し
て貼り合わせ、シール材を硬化させる。このようにシー
ル材ヲ介在させることにより相対向する基板間の空間は
第10図のように表示セグメントを含む区域がTPTを
配列した区域力・ら隔離され、表示セグメント区域に液
晶を充填することによりTPTとは非接触状態で液晶が
側基板間に封入保持されることになる。FIG. 9 is a sectional view of a main part of a liquid crystal display device showing an embodiment of the present invention, and 19 is a sealing portion for protecting the TPT from the liquid crystal. FIG. 1O will be explained according to its plan view, FIG. 9. In order to form a display segment and a capacitor (Cs in FIG. 5) for compensating the capacity of the display segment on the substrate l, a transparent conductive film 15 is attached by vacuum evaporation, sputtering, CvD, etc. &Sio2. A high dielectric layer 16 such as Affl□Q3 and a transparent conductive film 17i which will also become display segments are formed. Next, as explained in FIGS. 1 to 4, a TPT is formed using the following steps and conditions, and the transparent conductive film 17 of the segment portion and the drain line 6 of the TPT are electrically connected. Furthermore, as a surface treatment layer to make it easier to align the liquid crystal, S i O, S r 02 +Aj1203
, 5 i, 3 N4 or the like is deposited. A transparent conductive film 1° and an insulating layer 1 are used as one counter electrode.
The substrate 11 to which 4 has been attached is bonded to the substrate 11 by screen printing via the sealing material 13 and the sealing portion I9, which is a feature of this embodiment, and the sealing material is cured. By interposing the sealing material in this way, the space between the opposing substrates is isolated from the area containing the display segments as shown in FIG. As a result, the liquid crystal is sealed and held between the side substrates without contacting the TPT.
液晶の注入が完了すると注入孔分封上する。次にTPT
を含む空間にはArやN2など不活性ガスを供給してT
FTCg域を不活性ガスで置換させる。When the injection of liquid crystal is completed, the injection hole is sealed. Next, TPT
Inert gas such as Ar or N2 is supplied to the space containing T.
The FTCg area is replaced with inert gas.
不活性ガス雰囲気とすることにより空気中の水分の影響
によるTPTの特性劣化を防ぐことができる。これによ
りTPTの表面には液晶及び水分が接触しない為、RO
ff/ROn比が低下することはない。By creating an inert gas atmosphere, it is possible to prevent the characteristics of TPT from deteriorating due to the influence of moisture in the air. This prevents liquid crystal and moisture from coming into contact with the TPT surface, so RO
The ff/ROn ratio does not decrease.
ところで、TPTを液晶から保護する方法としてすでに
特願昭53−35635号(53,3゜27出願)で記
されているようにTFTi面にAノコ03を保護膜とし
て覆う方法があるのがこの場合、第8図のようなセル構
造をとり絶縁膜18がA1203膜となるがTPTにと
っては有効な保護膜となっても表示セグメント上での絶
縁膜Aノ203が配向処理法や使用液晶との相性、セル
の1頼性として必ずしも効果的であるとは限らない。そ
の場合、さらにAノ、03上に他の種類の絶縁膜を付着
させることが必要となり、製作工程数が増える。本発明
のようにTPT区域と表示セグメント区域をシール部で
隔離すると上述のような問題も解消され、絶縁膜18は
専ら表示セグメント上の絶縁膜として最も有効な物質を
選定することができる。By the way, as a method of protecting TPT from liquid crystal, there is a method of covering the TFTi surface with A-saw 03 as a protective film, as already described in Japanese Patent Application No. 53-35635 (filed on 53,3゜27). In this case, the cell structure as shown in Fig. 8 is adopted and the insulating film 18 is an A1203 film, but even though it is an effective protective film for TPT, the insulating film A1203 on the display segment may be affected by the alignment treatment method or the liquid crystal used. It is not necessarily effective in terms of compatibility and cell reliability. In that case, it is necessary to further deposit another type of insulating film on A, 03, which increases the number of manufacturing steps. If the TPT area and the display segment area are separated by a seal portion as in the present invention, the above-mentioned problems are solved, and the most effective material can be selected for the insulating film 18 exclusively as an insulating film on the display segment.
〈発明の効果〉
以上のようにTPTをシール材で液晶力・ら隔離すると
ともに不活性ガス雰囲気下に配置することに:すTFT
の特性は液晶表示装置として組み込まれる前の特性と比
較して変化することなく、液晶表示装置に用いてもTP
Tの良好な特性を有効に利用することができる。<Effects of the Invention> As described above, by isolating the TPT from the liquid crystal force with a sealing material and placing it in an inert gas atmosphere:
The characteristics of the TP do not change compared to the characteristics before being incorporated into a liquid crystal display device, and even when used in a liquid crystal display device, the TP
The good properties of T can be effectively utilized.
第1図は本発明の一実施例に使用するTPTの断面図、
第2図、第3図及び第4図はTFTの別の実施例?示す
断面図、第5図はTFTe液晶表示装置に用いたときの
回路図、第6図は液晶表示装置の要部平面図、第7図は
TPTの劣化を示す説明図て′第7図(atは液晶に接
触前第7図(blは液晶と接触後、に対応している。第
8図はTFTi保護膜で被覆した場合の実施例(部分断
面図)、第9図は本発明の実施例を示す液晶表示装置の
要部断面図、第10図は本発明の実施例を示す液晶表示
セルの斜視図である。
1・・・基板、2・・・ゲート電極、3・・・絶縁膜、
4・・・半導体層、5・・・ソース電極、6・・・ドレ
イン電極、7・・・ゲート線、8・・・ソース線、9・
・・半導体、10・・・透明導電膜、11・・・対向型
、12・・・液晶、13・・シール材、】4・・・絶
縁層、15・・・透明導電膜、16・・・強誘電体層、
17・・・透明導電膜、18・・・絶縁膜、19・・・
シール材、2o・・・液晶表示部、21・・・TFTア
レイ部、22・・・シール部、23・・・液晶注入孔、
24・・・表示電極端子引出し部、25・・・対向電極
端子引出し部。
代理人 弁理士 福 士 愛 彦((m 2名)第11
m
第21に1
第31で
第4図
第5図FIG. 1 is a sectional view of TPT used in an embodiment of the present invention,
Are Figures 2, 3, and 4 another example of TFT? 5 is a circuit diagram when used in a TFTe liquid crystal display device, FIG. 6 is a plan view of main parts of the liquid crystal display device, and FIG. 7 is an explanatory diagram showing deterioration of TPT. at corresponds to FIG. 7 before contact with the liquid crystal (bl corresponds to after contact with the liquid crystal). FIG. 10 is a sectional view of a main part of a liquid crystal display device showing an embodiment, and a perspective view of a liquid crystal display cell showing an embodiment of the present invention. 1...Substrate, 2...Gate electrode, 3... insulating film,
4... Semiconductor layer, 5... Source electrode, 6... Drain electrode, 7... Gate line, 8... Source line, 9...
...Semiconductor, 10...Transparent conductive film, 11...Opposed type, 12...Liquid crystal, 13...Seal material, ]4...Insulating layer, 15...Transparent conductive film, 16...・Ferroelectric layer,
17... Transparent conductive film, 18... Insulating film, 19...
Seal material, 2o...Liquid crystal display section, 21...TFT array section, 22...Sealing section, 23...Liquid crystal injection hole,
24...Display electrode terminal lead-out part, 25...Counter electrode terminal lead-out part. Agent Patent Attorney Aihiko Fukushi ((m 2 people) No. 11
m On the 21st 1 on the 31st Fig. 4 Fig. 5
Claims (1)
ターン電極の各々に対応して接続されるスイッチング用
薄膜トランジスタとを形成した表示基板と、該表示基板
と微小間隙を隔てて対面する対向基板と、該両基板間に
挿入される液晶層と、を具備して成る液晶表示装置にお
いて、前記表示基板面上で前記パターン電極が集合配置
された領域と前記薄膜トランジスタが集合配置された領
域を隔離する境界領域に即してシール材を介在させ、前
記パターン電極が集合配置された領域には液晶層を、前
記薄膜トランジスタが集合配置された領域には不活性ガ
スを、それぞれ封入したことを特徴とする液晶表示装置
。1. A display substrate on which a plurality of pattern electrodes forming a display pattern and switching thin film transistors connected to each of the pattern electrodes are formed, and a counter substrate facing the display substrate across a small gap; a liquid crystal display device comprising: a liquid crystal layer inserted between the two substrates; a boundary separating, on the surface of the display substrate, a region where the pattern electrodes are arranged in clusters and a region where the thin film transistors are arranged in clusters; A liquid crystal characterized in that a sealing material is interposed in the region, and a liquid crystal layer is filled in the region where the pattern electrodes are arranged in clusters, and an inert gas is filled in the region where the thin film transistors are arranged in clusters. Display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60254295A JPS61129682A (en) | 1985-11-12 | 1985-11-12 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60254295A JPS61129682A (en) | 1985-11-12 | 1985-11-12 | Liquid crystal display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61129682A true JPS61129682A (en) | 1986-06-17 |
Family
ID=17262987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60254295A Pending JPS61129682A (en) | 1985-11-12 | 1985-11-12 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61129682A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5320585A (en) * | 1989-11-06 | 1994-06-14 | Fukuyama Gomu Kogyo Kabushiki Kaisha | Endless track belt assembly |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5121792A (en) * | 1974-08-16 | 1976-02-21 | Hitachi Ltd | Handotaisochino seizohoho |
JPS5622473A (en) * | 1979-07-31 | 1981-03-03 | Sharp Kk | Liquid crystal display unit |
-
1985
- 1985-11-12 JP JP60254295A patent/JPS61129682A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5121792A (en) * | 1974-08-16 | 1976-02-21 | Hitachi Ltd | Handotaisochino seizohoho |
JPS5622473A (en) * | 1979-07-31 | 1981-03-03 | Sharp Kk | Liquid crystal display unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5320585A (en) * | 1989-11-06 | 1994-06-14 | Fukuyama Gomu Kogyo Kabushiki Kaisha | Endless track belt assembly |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0376437B1 (en) | An active matrix type liquid crystal display | |
KR101213871B1 (en) | Thin film transistor array substrate and manufacturing method of the same | |
JPH06138484A (en) | Picture element structure of active matrix type liquid crystal display device | |
JPH04163528A (en) | Active matrix display | |
JP2000267128A5 (en) | ||
JP2682997B2 (en) | Liquid crystal display device with auxiliary capacitance and method of manufacturing liquid crystal display device with auxiliary capacitance | |
JPH01217325A (en) | Liquid crystal display device | |
KR970048830A (en) | Thin film transistor liquid crystal display device and manufacturing method thereof | |
US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JPS6361671B2 (en) | ||
JP2702294B2 (en) | Active matrix substrate | |
JPH07113728B2 (en) | Active matrix substrate | |
JPS5845028B2 (en) | Matrix type liquid crystal display device | |
JPS61129682A (en) | Liquid crystal display | |
US6046063A (en) | Method of manufacturing liquid crystal display | |
JPH03196020A (en) | Liquid crystal display device | |
JPH0553146A (en) | Liquid crystal display device | |
JPH0580651B2 (en) | ||
JPS6112271B2 (en) | ||
JPH0656461B2 (en) | Matrix array | |
JPS61145582A (en) | Display unit | |
JP3059783B2 (en) | Liquid crystal display | |
JPS5922361A (en) | Semiconductor device | |
JPS62296123A (en) | Active-matrix type liquid-crystal display device | |
JP2687967B2 (en) | Liquid crystal display |