JPS61126840A - 調歩伝送方式 - Google Patents
調歩伝送方式Info
- Publication number
- JPS61126840A JPS61126840A JP59247927A JP24792784A JPS61126840A JP S61126840 A JPS61126840 A JP S61126840A JP 59247927 A JP59247927 A JP 59247927A JP 24792784 A JP24792784 A JP 24792784A JP S61126840 A JPS61126840 A JP S61126840A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- bit
- bits
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、端末間のデータをラインユニット及び端局装
置を介して多重して環状型データハイウェイに送出し伝
送する調歩伝送方式に関し、特に。
置を介して多重して環状型データハイウェイに送出し伝
送する調歩伝送方式に関し、特に。
高速の調歩同期式端末におけるデータの前記データハイ
ウェイへの伝送制御に関する。
ウェイへの伝送制御に関する。
〔従来の技術及び発明が解決しようとする問題点〕従来
、この種の調歩伝送方式は、調歩同期式データを端末ク
ロック周波数の８倍以上のクロックで多点サンプリング
し、その多点サンｆ Ｕングしたデータをそのままデー
タハイウェイに乗せていたため、高速の調歩同期式端末
を収容した場合。
、この種の調歩伝送方式は、調歩同期式データを端末ク
ロック周波数の８倍以上のクロックで多点サンプリング
し、その多点サンｆ Ｕングしたデータをそのままデー
タハイウェイに乗せていたため、高速の調歩同期式端末
を収容した場合。
データハイウェイからみだ端未収容能力が極端に落ちる
という欠点があった。
という欠点があった。
本発明は、上記欠点を解決するため、端末からの調歩同
期式データを端末クロック周波数の例えば８倍のクロッ
クで受信した後、−たん、スタートビット、ストップビ
ットを除いたキャラクタに組立て、そのキャラクタをス
タートビットとスタッフィングで包み直し、端末速度と
同じ速度で環状型データハイウェイへ送出する回路と、
受信側でスタートビットとスタッフィングビットを取除
き、キャラクタに組立てた後、スタートビット。
期式データを端末クロック周波数の例えば８倍のクロッ
クで受信した後、−たん、スタートビット、ストップビ
ットを除いたキャラクタに組立て、そのキャラクタをス
タートビットとスタッフィングで包み直し、端末速度と
同じ速度で環状型データハイウェイへ送出する回路と、
受信側でスタートビットとスタッフィングビットを取除
き、キャラクタに組立てた後、スタートビット。
スト：、７′３ビツトで包んだ調歩同期式データに復元
する回路とを設けることによシ、データハイウェイの端
未収容能力を例えば８倍に高めることができる調歩伝送
方式を提供することにある。
する回路とを設けることによシ、データハイウェイの端
未収容能力を例えば８倍に高めることができる調歩伝送
方式を提供することにある。
なお、スタッフィングビットは、端末クロックとサンプ
リングクロックのずれを吸収するためのもので１通常は
マークビットを送出し、オーバーラン発生時は、スタッ
フィングビットを除いた構成で送出され、データのオー
バランぬけを防止するものである。
リングクロックのずれを吸収するためのもので１通常は
マークビットを送出し、オーバーラン発生時は、スタッ
フィングビットを除いた構成で送出され、データのオー
バランぬけを防止するものである。
即ち１本発明は、端末間のデータをラインユニットと端
局装置を介して例えばオクテツト多重して環状型データ
ハイウェイに送出する調歩伝送方式において、端末から
送られて来る調歩同期式データを多点サンプル受信した
後、スタートビット。
局装置を介して例えばオクテツト多重して環状型データ
ハイウェイに送出する調歩伝送方式において、端末から
送られて来る調歩同期式データを多点サンプル受信した
後、スタートビット。
ストップビットを除いたキャラクタデータをスタートビ
ットとスタッフィングビットで包み直し。
ットとスタッフィングビットで包み直し。
端末速度と同一の速度で前記データノ・イウェイへ送出
する回路と、前記データハイウェイからの端末データを
受信し、スタートビット、スタッフィングビットを取除
いた後、スタートビットとストップビットで包み直した
調歩同期式データに復元し、端末へ送出する回路とを設
けることにより。
する回路と、前記データハイウェイからの端末データを
受信し、スタートビット、スタッフィングビットを取除
いた後、スタートビットとストップビットで包み直した
調歩同期式データに復元し、端末へ送出する回路とを設
けることにより。
従来の調歩伝送方式と比較し１例えば８倍の端末を収容
可能としだ調歩伝送方式である。
可能としだ調歩伝送方式である。
次に本発明の実施例について図面を参照に説明する。
第２図は、データ端末を収容した環状型データハイウェ
イの情報伝送系の系統図の一例を示す。
イの情報伝送系の系統図の一例を示す。
端末１から発したデータは、ラインユニット２を介して
端局装置３へ送られ、端局装置３にてオクテツト多重さ
れ、フレームビットＦ及びステータスビットＳを付加し
たエンベロープの型で９例えば固定チャネル「Ａ」のタ
イミングで、環状型データハイウェイ４へ送出される。
端局装置３へ送られ、端局装置３にてオクテツト多重さ
れ、フレームビットＦ及びステータスビットＳを付加し
たエンベロープの型で９例えば固定チャネル「Ａ」のタ
イミングで、環状型データハイウェイ４へ送出される。
端局装置５では。
端末に対するデータハイウェイ上のデータをチャネルｒ
ＡＪのタイミングで取込み、Ｆ、Ｓビラトラ除いたデー
タのみを端末７へ送出する。端末７よシ送りたいデータ
があるとき、Ｆ、Ｓビットを付加した上で同じチャネル
「Ａ」のタイミングに同期してデータハイウェイ４に送
出する。この様にして端末相互間の情報伝送例行なわれ
る。
ＡＪのタイミングで取込み、Ｆ、Ｓビラトラ除いたデー
タのみを端末７へ送出する。端末７よシ送りたいデータ
があるとき、Ｆ、Ｓビットを付加した上で同じチャネル
「Ａ」のタイミングに同期してデータハイウェイ４に送
出する。この様にして端末相互間の情報伝送例行なわれ
る。
第３図は、従来の調歩同期式端末のデータを送受信する
ラインユニット２である。端末より送られて来た直列デ
ータ２０は、端末速度に比べて例えば８倍のクロックで
サンプリングされ、シストレジスター０に受信され、６
ビツト溜った時点でバッファ１１へ移される。固定チャ
ネルｒＡＪのタイミングでバッファ１１の内容は、シフ
トレジスタ１２に移され、Ｆ、Ｓビットを付加したエン
ベロープの型で端局装置３へ送られ、オクテツト多重さ
れてデータハイウェイ４へ送出される。端末が１２００
ｂｐｓならば、サンプルタイミングは１２００ＨｚＸ
８倍” ９６００ Ｈｚ となりデータハイウェイ上
では、 ９．６ ｋｂｐｓ Ｘ旦＝ １２．８ ｋｂｐ
ｓ伝送となる。端局装置３では、同じチャネルｒＡＪの
タイミングで相手端末からのデータをデータハイウェイ
４上から取込みラインユニット２へ送出する。シフトレ
ジスター３へ移されたデータはＦ、Ｓビットを取除いた
端末データとしてバッファ１４へ移す。シフトレジスタ
ー５が空になると、バッファ１４の内容がシストレジス
タ１５へ移され、端末速度の例えば８倍のクロックで順
次直列変換され。
ラインユニット２である。端末より送られて来た直列デ
ータ２０は、端末速度に比べて例えば８倍のクロックで
サンプリングされ、シストレジスター０に受信され、６
ビツト溜った時点でバッファ１１へ移される。固定チャ
ネルｒＡＪのタイミングでバッファ１１の内容は、シフ
トレジスタ１２に移され、Ｆ、Ｓビットを付加したエン
ベロープの型で端局装置３へ送られ、オクテツト多重さ
れてデータハイウェイ４へ送出される。端末が１２００
ｂｐｓならば、サンプルタイミングは１２００ＨｚＸ
８倍” ９６００ Ｈｚ となりデータハイウェイ上
では、 ９．６ ｋｂｐｓ Ｘ旦＝ １２．８ ｋｂｐ
ｓ伝送となる。端局装置３では、同じチャネルｒＡＪの
タイミングで相手端末からのデータをデータハイウェイ
４上から取込みラインユニット２へ送出する。シフトレ
ジスター３へ移されたデータはＦ、Ｓビットを取除いた
端末データとしてバッファ１４へ移す。シフトレジスタ
ー５が空になると、バッファ１４の内容がシストレジス
タ１５へ移され、端末速度の例えば８倍のクロックで順
次直列変換され。
端末データ２１として端末へ送出される。クロック発生
回路１６では、端局装置３より送られて来る基本クロッ
クを基にラインユニット２で必要な全てのクロックを作
成している。
回路１６では、端局装置３より送られて来る基本クロッ
クを基にラインユニット２で必要な全てのクロックを作
成している。
これに対して７本発明の特徴とするところは。
従来方式のように多点サンプルデータをそのまま端局装
置へ送出するのではなく、ラインユニットで−たんキャ
ラクタデータに組立てた後、ストップビットをスタッフ
ィングビットに置替えて端末速度と同一速度で端局装置
へ送シ、データハイウェイ上のチャネル割当てを少なく
することによシ。
置へ送出するのではなく、ラインユニットで−たんキャ
ラクタデータに組立てた後、ストップビットをスタッフ
ィングビットに置替えて端末速度と同一速度で端局装置
へ送シ、データハイウェイ上のチャネル割当てを少なく
することによシ。
データハイウェイのチャネル割当てを有効に利用するこ
とにある。
とにある。
第１図は９本発明の一実施例による調歩伝送方式で用い
るラインユニット２０回路構成図である。
るラインユニット２０回路構成図である。
端末から送られて来る直列データ２０は、直−並列変換
回路３０で例えば８倍のクロックを用いてスタートビッ
トおよびストップビットを除いたキャラクタデータに変
換される。シフトレジスタｉ１に移されたキャラクタデ
ータは、先頭にスタートビット（ＳＴ）が付加され、受
信コントローラ３２の制御の基に、端末速度と同一速度
で、順次バッファ３３へ移される。シフトレジスタ３１
には。
回路３０で例えば８倍のクロックを用いてスタートビッ
トおよびストップビットを除いたキャラクタデータに変
換される。シフトレジスタｉ１に移されたキャラクタデ
ータは、先頭にスタートビット（ＳＴ）が付加され、受
信コントローラ３２の制御の基に、端末速度と同一速度
で、順次バッファ３３へ移される。シフトレジスタ３１
には。
１ビツト送出するごとにマークビット（ＭＫ）が入力さ
れる。
れる。
受信コントローラ３２は、単位数制御を行っており、単
位数分のデータを送り出したならば、直−並列変換回路
３０に次キャラクタが溜っているかチェックする。溜っ
ていなければ、キャラクタが溜るまでマークピット（Ｍ
Ｋ）がバッファ３３へ送出される。溜っていれば、マー
クピットは送出されず、直−並列変換回路３０の内容が
シフトレジスタ３１に移され、先頭に付加されたスター
トビットが送出される。バッファ３３に移された内容は
、固定チャネルｒＢＪのタイミングでシフトレジスタ３
４へ移され、そこで、フレームビット（Ｆ）及びステー
タスビット（Ｓ）が付加され、端局３を介してオクテツ
ト多重され、データハイウェイへ送出される。
位数分のデータを送り出したならば、直−並列変換回路
３０に次キャラクタが溜っているかチェックする。溜っ
ていなければ、キャラクタが溜るまでマークピット（Ｍ
Ｋ）がバッファ３３へ送出される。溜っていれば、マー
クピットは送出されず、直−並列変換回路３０の内容が
シフトレジスタ３１に移され、先頭に付加されたスター
トビットが送出される。バッファ３３に移された内容は
、固定チャネルｒＢＪのタイミングでシフトレジスタ３
４へ移され、そこで、フレームビット（Ｆ）及びステー
タスビット（Ｓ）が付加され、端局３を介してオクテツ
ト多重され、データハイウェイへ送出される。
端局３では、チャネル「Ｂ」のタイミングでデータハイ
ウェイに乗って来た相手端末のデータを取込み、シフト
レジスタ３５へ送出する。７７トレジスタ３５ではフレ
ームビット（Ｆ）及びステータスピッ） （Ｓ）を除い
た端末データをバッファ３６へ移す。バッファ３６では
端末速度でデータを順次送出する。送信コントローラ３
７では、バッファ３６のデータによシ頭出し検出を行な
い、データの先頭に送られて来るスタートビット検出を
行なう。
ウェイに乗って来た相手端末のデータを取込み、シフト
レジスタ３５へ送出する。７７トレジスタ３５ではフレ
ームビット（Ｆ）及びステータスピッ） （Ｓ）を除い
た端末データをバッファ３６へ移す。バッファ３６では
端末速度でデータを順次送出する。送信コントローラ３
７では、バッファ３６のデータによシ頭出し検出を行な
い、データの先頭に送られて来るスタートビット検出を
行なう。
頭出し検出が完了すると、単位数分のデータを次のデー
タから順次シフトレジスタ３８へ移ｔ。受信が完了し１
キャラクタ分受信し終るとシフトレジスタ３８の内容を
バッファ３９へ移す。送信コラ ７）ｏ−７３７では、受信したデータの次がマークピッ
ト又はマークピットの連続であれば、受信を停止し９次
のスタートビットを受信するまではデータの破棄を行な
う。
タから順次シフトレジスタ３８へ移ｔ。受信が完了し１
キャラクタ分受信し終るとシフトレジスタ３８の内容を
バッファ３９へ移す。送信コラ ７）ｏ−７３７では、受信したデータの次がマークピッ
ト又はマークピットの連続であれば、受信を停止し９次
のスタートビットを受信するまではデータの破棄を行な
う。
バッファ３９へ移されたキャラクタは、並−直変換回路
４０が空しだい並−直変換回路４ｏへ移され、スタート
ビット、ストップビットを付加した調歩同期式、端末デ
ータ２１として直列データに直されて端末へ送出される
。送出し終ると１次のキャラクタをバッファ３９から読
取りスタート。
４０が空しだい並−直変換回路４ｏへ移され、スタート
ビット、ストップビットを付加した調歩同期式、端末デ
ータ２１として直列データに直されて端末へ送出される
。送出し終ると１次のキャラクタをバッファ３９から読
取りスタート。
ストップビットを付加して端末へ送出するが９次のキャ
ラクタが準備されていない場合は１次のキャラクタが準
備されるまで、端末へマークピットが自動送出される。
ラクタが準備されていない場合は１次のキャラクタが準
備されるまで、端末へマークピットが自動送出される。
クロック発句回路４１は、端局装置３より基本り
クロックをも７いラインユニット２で必要な全てのクロ
ックを作成する。
ックを作成する。
以上述べた様に１本発明によれば、調歩同期式コントロ
ールデータのストップビットをスタッフィングビットと
して有効に利用し、簡単なバッファとコントロール回路
を追加することにより端局へ送出するデータを端末速度
と同一速度で送出することか可能となシ、従来方式の多
点サンプル方式に比べ、データハイウェイを例えば８倍
有効に利用できる様にしたものである。
ールデータのストップビットをスタッフィングビットと
して有効に利用し、簡単なバッファとコントロール回路
を追加することにより端局へ送出するデータを端末速度
と同一速度で送出することか可能となシ、従来方式の多
点サンプル方式に比べ、データハイウェイを例えば８倍
有効に利用できる様にしたものである。
第１図は本発明の一実施例によるラインユニ。
トのブロック図、第２図はデータ端末を収容した環状型
データハイウェイの情報伝送系を示したブロック図、第
３図は、従来方式による調歩同期式ラインユニットのブ
ロック図である。 １及び７・・・端末、２及び６・・・ラインユニット。 ３及び５・・・端局装置、４・・・環状型データハイウ
ェイ、１０・・・シフトレジスタ、１１・・・バッファ
、 、１２・・・シフトレジスタ、１３・・・シフト
レジスタ。 １４・・バッファ、１５・・・シフトレジスタ、１６・
・・クロック発生回路、２０・・・端末送信データ。 ２１・・・端末受信データ、３０・・・直−並列変換回
路。 ３１・・・シフトレジスタ、３２・・・受信コントロー
ラ。 ３３・・・バッファ、３４・・・シフトレジスタ、３５
・・・シフトレジスタ、３６・・・バッファ、３７・・
・送信コントローラ、３８・・・シフトレジスタ、３９
・・・バッファ、４０・・・並−直変換回路、４１・・
・クロック発（）−・
データハイウェイの情報伝送系を示したブロック図、第
３図は、従来方式による調歩同期式ラインユニットのブ
ロック図である。 １及び７・・・端末、２及び６・・・ラインユニット。 ３及び５・・・端局装置、４・・・環状型データハイウ
ェイ、１０・・・シフトレジスタ、１１・・・バッファ
、 、１２・・・シフトレジスタ、１３・・・シフト
レジスタ。 １４・・バッファ、１５・・・シフトレジスタ、１６・
・・クロック発生回路、２０・・・端末送信データ。 ２１・・・端末受信データ、３０・・・直−並列変換回
路。 ３１・・・シフトレジスタ、３２・・・受信コントロー
ラ。 ３３・・・バッファ、３４・・・シフトレジスタ、３５
・・・シフトレジスタ、３６・・・バッファ、３７・・
・送信コントローラ、３８・・・シフトレジスタ、３９
・・・バッファ、４０・・・並−直変換回路、４１・・
・クロック発（）−・
Claims (1)
- １、端末間のデータをラインユニットと端局装置を介し
多重して環状型データハイウェイに送出し伝送する調歩
伝送方式において、前記端末から送られて来る調歩同期
式データを、多点サンプリングで受信し、スタートビッ
ト、ストップビットを除いたキャラクタに組立てた後、
スタートビット、スタッフィングビットで包み直した型
に再構成し、フレームビット及びステータスビットを付
加したエンベロープの型で前記端局装置を介して前記デ
ータハイウェイへ送出する回路と、フレームビット及び
ステータスビットが付加されて送られて来る相手端末の
データを、前記データハイウェイから前記端局装置を介
して受信し、該受信したデータからフレームビット及び
ステータスビットを取除いた型とし、更にスタートビッ
ト、スタッフィングビットを取除いたキャラクタデータ
に組立て直し、スタートビット、ストップビットを付加
した調歩同期式データに復元する回路とを、前記ライン
ユニットに設けることにより、調歩同期式データを端末
速度と同一の速度で前記端局装置を介して前記データハ
イウェイに乗せ伝送させることを特徴とする調歩伝送方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59247927A JPS61126840A (ja) | 1984-11-26 | 1984-11-26 | 調歩伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59247927A JPS61126840A (ja) | 1984-11-26 | 1984-11-26 | 調歩伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61126840A true JPS61126840A (ja) | 1986-06-14 |
Family
ID=17170614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59247927A Pending JPS61126840A (ja) | 1984-11-26 | 1984-11-26 | 調歩伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61126840A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003045033A1 (fr) * | 2001-11-22 | 2003-05-30 | Matsushita Electric Industrial Co., Ltd. | Systeme, appareil, procede d'emission de donnees, et recepteur de donnees |
-
1984
- 1984-11-26 JP JP59247927A patent/JPS61126840A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003045033A1 (fr) * | 2001-11-22 | 2003-05-30 | Matsushita Electric Industrial Co., Ltd. | Systeme, appareil, procede d'emission de donnees, et recepteur de donnees |
| US7581017B2 (en) | 2001-11-22 | 2009-08-25 | Panasonic Corporation | Data transmission system, data transmission apparatus, data reception apparatus, and data transmission method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819228A (en) | Synchronous packet voice/data communication system | |
| US5220563A (en) | Device for the transmission by an asynchronous network, notably an atm type network, of signalling data, channel by channel, assembled in a multiframe transmitted synchronously in out-of-band mode | |
| EP0179979A2 (en) | Synchronous packet voice/data communications system | |
| JPS61129952A (ja) | パケツト交換システム | |
| NO300949B1 (no) | Fremgangsmåte for overföring av informasjonssignaler fra et förste sted til et annet sted over et digitalt kommunikasjonsmedium | |
| WO1985003827A1 (en) | Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network | |
| JPH05168073A (ja) | 共通線信号挿抜装置 | |
| GB1457930A (en) | Digital message switching and transmitting system | |
| US4663755A (en) | Transmission system | |
| JPH02226926A (ja) | 多重チャネルｐｃｍタイプのリング上にｈｄｌｃフレームを伝送するためのシステム | |
| CA2403504A1 (en) | Method and apparatus for the fair and efficient transfer of variable length packets using fixed length segments | |
| US4805171A (en) | Unitary PCM rate converter and multiframe buffer | |
| US4774704A (en) | Interface circuit for connecting a digital equipment to a time multiplex link | |
| JP2778373B2 (ja) | 再送機能付きバッファ装置 | |
| JPS61126840A (ja) | 調歩伝送方式 | |
| JPS6195643A (ja) | デ−タ伝送方式 | |
| GB2066024A (en) | Multiplexed line signalling | |
| US6108371A (en) | System and method for writing mixed interleaved and non-interleaved data to a modem register | |
| KR100257411B1 (ko) | 패킷 통신의 인터럽트 발생장치 | |
| JP3093250B2 (ja) | ファクシミリ回線維持方法、及びファクシミリ端末制御装置 | |
| JPS575453A (en) | Nonaudio processing system for digital audio | |
| JPS6325731B2 (ja) | ||
| JPH06164527A (ja) | 時分割多重伝送方式 | |
| JPH0313147A (ja) | 非同期同期インタフェースのフレーム変換回路 | |
| JPH0564895B2 (ja) |