JPS61124095A - 薄膜ｅｌ素子の製造方法 - Google Patents
薄膜ｅｌ素子の製造方法Info
- Publication number
- JPS61124095A JPS61124095A JP59246663A JP24666384A JPS61124095A JP S61124095 A JPS61124095 A JP S61124095A JP 59246663 A JP59246663 A JP 59246663A JP 24666384 A JP24666384 A JP 24666384A JP S61124095 A JPS61124095 A JP S61124095A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- thin film
- etching
- ito
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、交流電界の印加により発光する薄膜ＥＬ素子
の製造方法に関する。
の製造方法に関する。
〈従来技術〉
薄膜ＥＬ素子の構造を図に示す。図に於いて、Ｉはガラ
ス基板、２は透明電極、３は第１絶縁膜、４は発光層、
５は第２絶縁膜、６は背面電極、７は駆動電源である。
ス基板、２は透明電極、３は第１絶縁膜、４は発光層、
５は第２絶縁膜、６は背面電極、７は駆動電源である。
この薄膜ＥＬ素子の背面電極としては、Ａ１等の金属や
、ＩＴＯやネサ膜等の金属酸化物が用いられている。こ
のうち、背面電極をＩＴＯとした場合、透明電極２の製
法と同様に、第２絶縁膜上にＩＴＯをスパッタした後、
第２絶縁膜との密着性、透過率を高め、抵抗を下げるた
め、４００〜６５０℃で数時間高真空アニールする。こ
の後エツチングを行い、電極を形成する。
、ＩＴＯやネサ膜等の金属酸化物が用いられている。こ
のうち、背面電極をＩＴＯとした場合、透明電極２の製
法と同様に、第２絶縁膜上にＩＴＯをスパッタした後、
第２絶縁膜との密着性、透過率を高め、抵抗を下げるた
め、４００〜６５０℃で数時間高真空アニールする。こ
の後エツチングを行い、電極を形成する。
しかしながら、上記製造方法には次のような問題がある
。
。
１、アニールにより生ずるＩＴＯ膜と第２絶縁膜との間
の応力により絶縁耐圧が低下する。
の応力により絶縁耐圧が低下する。
２、 アニール後のＩＴＯ膜はエンチングレートが低い
ためエツチング時間が長い。
ためエツチング時間が長い。
３．１．の結果生ずる第２絶縁膜の欠陥よりエンチング
液が浸透し、発光層のＺｎＳが溶解する。
液が浸透し、発光層のＺｎＳが溶解する。
上記１．〜３．の欠陥のため、形成された薄膜ＥＬ素子
は実用上問題がある。
は実用上問題がある。
〈発明の目的〉
本発明は上記の問題点に１みてなされたものであり、背
面電極のＩＴＯ膜をスパッタした後、ＩＴＯ膜と第２絶
縁膜との間に応力のない状態でエツチングし、その後ア
ニールすることにより、低抵抗でかつ第２絶縁膜の絶縁
耐圧を低下させることのない薄膜ＥＬ素子を提供するこ
とを目的としたものである。
面電極のＩＴＯ膜をスパッタした後、ＩＴＯ膜と第２絶
縁膜との間に応力のない状態でエツチングし、その後ア
ニールすることにより、低抵抗でかつ第２絶縁膜の絶縁
耐圧を低下させることのない薄膜ＥＬ素子を提供するこ
とを目的としたものである。
〈実施例〉
以下、本発明の実施例を図を用いて説明する０ガラス基
板ｌ上に透明導電膜（ＩＴＯ膜）２をスパッタする。こ
の後、４００〜６５０℃で真空アニールして、透過率、
抵抗等の膜特性を高めてから、エツチングにより電極状
に形成する。この上にスパッタ、真空蒸着等で第１絶縁
膜３を形成する。
板ｌ上に透明導電膜（ＩＴＯ膜）２をスパッタする。こ
の後、４００〜６５０℃で真空アニールして、透過率、
抵抗等の膜特性を高めてから、エツチングにより電極状
に形成する。この上にスパッタ、真空蒸着等で第１絶縁
膜３を形成する。
次に、発光層４をＺｎＳ：Ｍｎ焼結ペレットを用いて電
子ビーム蒸着により形成し、５００〜６５０℃で真空ア
ニールする。第２絶縁膜５を第１絶縁膜と同様の方法で
形成する。背面透明電極（ＩＴＯ膜）をスパッタする。
子ビーム蒸着により形成し、５００〜６５０℃で真空ア
ニールする。第２絶縁膜５を第１絶縁膜と同様の方法で
形成する。背面透明電極（ＩＴＯ膜）をスパッタする。
従来技術では、これを透明導電膜２と同様真空アニール
した後エツチングを行っていた。これに対し本発明では
、スパッタ後エツチングにより電極形成し、その後真空
アニールして薄膜ＥＬ素子とする。
した後エツチングを行っていた。これに対し本発明では
、スパッタ後エツチングにより電極形成し、その後真空
アニールして薄膜ＥＬ素子とする。
従来はエツチング時の第２絶縁膜の破壊とこれに伴うＺ
ｎＳの溶出により素子化が困難であったものが本発明に
より可能となった０ 〈発明の効果〉 以上の様に、本発明によれば従来技術に比べて次の様な
効果がある。
ｎＳの溶出により素子化が困難であったものが本発明に
より可能となった０ 〈発明の効果〉 以上の様に、本発明によれば従来技術に比べて次の様な
効果がある。
１、アニールされていないＩＴＯ膜をエツチングするた
め、第２絶縁膜の発光層への工・ノチンダ液に対する保
護能力が高い。
め、第２絶縁膜の発光層への工・ノチンダ液に対する保
護能力が高い。
２、アニールされていないＩＴＯ膜をエンチングするた
め、エツチング速度が速く、第２絶縁膜を通してのエツ
チング液の発光層への浸透を防ぐことができる。
め、エツチング速度が速く、第２絶縁膜を通してのエツ
チング液の発光層への浸透を防ぐことができる。
３、第２絶縁膜と発光層の間の応力が少なく耐圧が向上
する。
する。
図は薄膜ＥＬ素子の構造を示す断面図である。
符号の説明
１・・ガラス基板
２・・・透明電極
３・・第１絶縁膜
４・・・発光層
５・・第２絶縁膜
６・・背面電極
７・・駆動電源
Claims (1)
- １．背面電極材料としてＩＴＯ膜を用いる透過型薄膜
ＥＬ素子において、背面電極ＩＴＯ膜形成後、エッチン
グによりパターン形成を行い、その後アニール処理する
事を特徴とする、薄膜ＥＬ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59246663A JPS61124095A (ja) | 1984-11-20 | 1984-11-20 | 薄膜ｅｌ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59246663A JPS61124095A (ja) | 1984-11-20 | 1984-11-20 | 薄膜ｅｌ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61124095A true JPS61124095A (ja) | 1986-06-11 |
| JPS6318318B2 JPS6318318B2 (ja) | 1988-04-18 |
Family
ID=17151761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59246663A Granted JPS61124095A (ja) | 1984-11-20 | 1984-11-20 | 薄膜ｅｌ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61124095A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018195462A (ja) * | 2017-05-17 | 2018-12-06 | 学校法人東京工芸大学 | 有機ｅｌ素子の上部電極膜のスパッタ法による製造方法 |
-
1984
- 1984-11-20 JP JP59246663A patent/JPS61124095A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018195462A (ja) * | 2017-05-17 | 2018-12-06 | 学校法人東京工芸大学 | 有機ｅｌ素子の上部電極膜のスパッタ法による製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6318318B2 (ja) | 1988-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61124095A (ja) | 薄膜ｅｌ素子の製造方法 | |
| JP2793102B2 (ja) | Ｅｌ素子 | |
| GB2088632A (en) | Electroluminescent display | |
| JP2844964B2 (ja) | Ｅｌ表示装置の製造方法 | |
| EP0450077A1 (en) | Thin-film electroluminescent element and method of manufacturing the same | |
| JPH01320796A (ja) | エレクトロルミネッセンス素子 | |
| JPS61151996A (ja) | 薄膜エレクトロルミネセンス素子およびその製造方法 | |
| JPS6359519B2 (ja) | ||
| JPS63181296A (ja) | 誘電体膜の形成方法 | |
| JPS6068590A (ja) | 透明導電膜上への絶縁膜の形成方法 | |
| JPS61151994A (ja) | 薄膜エレクトロルミネセンス素子の製造方法 | |
| JPS61273893A (ja) | 螢光体薄膜の製造法 | |
| GB2212980A (en) | Electroluminescent display device | |
| JPS61188890A (ja) | 誘電体膜の形成方法 | |
| JPS59154793A (ja) | 薄膜ｅｌ素子 | |
| JPS59154794A (ja) | 薄膜ｅｌ素子 | |
| JPS5832393A (ja) | 薄膜電場発光素子 | |
| JPS61267297A (ja) | 両面発光体 | |
| JPS6012696A (ja) | 薄膜エレクトロルミネツセンス素子 | |
| JPS62113389A (ja) | 薄膜型ｅｌ素子 | |
| JPS61151995A (ja) | 薄膜エレクトロルミネセンス素子 | |
| JPS6364291A (ja) | 薄膜エレクトロルミネセンス素子 | |
| JPS62216194A (ja) | エレクトロルミネツセンスパネル | |
| JPS6081799A (ja) | 電極の製造方法 | |
| JPS61230294A (ja) | Ｅｌ素子の製造方法 |