JPS61123354A - Image processor - Google Patents
Image processorInfo
- Publication number
- JPS61123354A JPS61123354A JP59245408A JP24540884A JPS61123354A JP S61123354 A JPS61123354 A JP S61123354A JP 59245408 A JP59245408 A JP 59245408A JP 24540884 A JP24540884 A JP 24540884A JP S61123354 A JPS61123354 A JP S61123354A
- Authority
- JP
- Japan
- Prior art keywords
- dot
- dot line
- image
- circuit
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimiles In General (AREA)
- Image Processing (AREA)
Abstract
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はコンピュータ等でイメージ処理された情報をフ
ァクシミリ符号に変換するためのイメージ処理装置に関
する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an image processing device for converting information image-processed by a computer or the like into facsimile code.
・(ロ)従来の技術
従来コンピュータにおけるイメージ処理結果をファ、ク
シミリを用い遠方へ送る場合、1度印刷してから印刷物
をファクシミリ装置を用い送信していた。しかし、この
方法ではいったん印刷してからファクシミリに読み取ら
せる手間がかかったり、ファクシミリのイメージ読み取
り部において読み取りエラーが生じ画質が劣化する。- (B) Prior Art Conventionally, when image processing results in a computer were sent to a long distance using a facsimile machine, the printed matter was printed once and then sent using a facsimile machine. However, with this method, it takes time to print the document and then have it read by the facsimile machine, and reading errors occur in the image reading section of the facsimile machine, resulting in deterioration of image quality.
これを改良すべく、コンビコータで描かれたイメージを
メモリから直接ファクシミリ情報に変換する装置が19
84年9月26日〜29日に開催されたデータショーに
おいて三洋電機株式会社製’5ANWORDファクシミ
リ」として提案されている。In order to improve this, 19 devices were developed to convert images drawn with a combicoater directly from memory into facsimile information.
It was proposed as '5ANWORD facsimile manufactured by Sanyo Electric Co., Ltd.' at a data show held from September 26th to 29th, 1984.
ワードプロセッサは、一般的に文書情報をコードで保持
しており、人間の目に触れる場合(例えば表示、印刷時
)はそのコードに対応する文字パターンを出力する0文
字パターンは例えば第1図に示す如く通常24X24の
ドツトマトリクスで構成されている。A word processor generally stores document information in the form of a code, and when visible to the human eye (for example, when displaying or printing), it outputs a character pattern corresponding to that code.The 0-character pattern is shown in Figure 1, for example. It is usually composed of a 24x24 dot matrix.
−・方フ7クンミリ通信における走査線密度は主走査線
X副走査線が8ドツトX7.7本/IID(ファインモ
ード)と8ドツトX 3.85本/1m(標準モード)
がある。- - The scanning line density in 7mm communication is main scanning line x sub-scanning line: 8 dots x 7.7 lines/IID (fine mode) and 8 dots x 3.85 lines/1m (standard mode)
There is.
(ハ)発明が解決しようとする問題点
従来の方式は文字パターンが#横のドツト比が1対1で
ある為、走査線密度(主走査線と副走査線との密度比〉
が1対1に近いファインモードで転送していた。もし標
準モードで転送すると走査線密度は2対1に近くなり、
文字が縦に2倍に延びる。2倍に伸びるのを防ごうとす
ると文字パターンを1ドツトライン飛ばしに転送すれば
よいが、こうすればドツト抜けが生じる。フードプロセ
/すの文字パターンは明朝体が多く、通常縦の線は2ド
ツト幅、横の線は1ドツト幅が多い特徴があるので、例
えば第1図のパターンを1ド・ントライン飛ばしに転送
すれば第2図に示す如く横線が抜は判読できない文字に
なる危険性を多分にもち、また縦方向に2倍に延びると
間延びした感じとなり美観的に好ましくなかった。それ
ゆえファインモードを使う必要があったが、標準モード
に比べ2倍の転送時間がかかってしまう。言い変えれば
、電話料金が高くつくことになる。(C) Problems to be Solved by the Invention In the conventional system, the character pattern has a # horizontal dot ratio of 1:1, so the scanning line density (density ratio between main scanning line and sub-scanning line)
was transferring in fine mode, which was close to 1:1. If you transfer in standard mode, the scanning line density will be close to 2:1,
The characters are doubled vertically. In order to prevent the text from stretching twice, the character pattern can be transferred one dot or line at a time, but this will result in missing dots. Most of the character patterns for Food Process/Su are in Mincho fonts, and the vertical lines are usually two dots wide and the horizontal lines are often one dot wide, so for example, the pattern in Figure 1 can be changed to skip one dot line. If transferred, as shown in FIG. 2, there is a high risk that characters will become illegible if the horizontal lines are removed, and if they are doubled in the vertical direction, they will look elongated, which is aesthetically undesirable. Therefore, it was necessary to use fine mode, but it takes twice as long to transfer compared to standard mode. In other words, your phone bill will be higher.
(ニ) 問題点を解決するための手段本発明は、標準
モード転送を行なってもドツトラインの抜けがなくスム
ーズな文字の判読が可能なイメージ処理装置を提供する
ことにあり、その構成的特徴は複数のドツトラインから
なるドツトイメージ情報が格納されたイメージバッファ
、該イメージバッファ中の1ドツトラインのドツトイメ
ージを格納可能な第1、第2のドツトラインバッファ、
該第1、第2ドツトラインバッファの内容をドツト単位
で論理和する論理和手段、1ドツトライン分のドツトイ
メージをファクシミリ符号に変換する符号化器を備えた
ことである。(d) Means for Solving the Problems The object of the present invention is to provide an image processing device that can smoothly read characters without missing dot lines even when performing standard mode transfer, and its structural features are as follows. an image buffer storing dot image information consisting of a plurality of dot lines; first and second dot line buffers capable of storing dot images of one dot line in the image buffer;
The present invention is provided with an OR means for ORing the contents of the first and second dot line buffers on a dot by dot basis, and an encoder for converting a dot image for one dot line into a facsimile code.
(ホ)作用
この装置では上記イメージバッファ中の第2n−1番目
(n=1.2.3・・・)のドツトラインの情報を第1
のドツトラインバッファに読出すと共に第2n番目(n
=1.2.計・・)のトントラインの情報を第2のドツ
トラインバッファに読出し、上記両ドットラインバンフ
ァの内容を上記論理和手段にて論理和をとり上記符号化
手段に出力する。(E) Function This device transfers the information of the 2n-1st (n=1.2.3...) dot line in the image buffer to the first dot line.
The second nth (n
=1.2. Tonto line information (total...) is read out to the second dot line buffer, and the contents of both dot line buffers are logically summed by the logical sum means and output to the encoding means.
くべ〉 実施例
第3図は本発明の一実施例装置を示し、(1)はイメー
ジバッファであり、該バッファには例えば第1図に示し
たような複数のドツトラインからなるドツトイメージ情
報が格納きれ出力信号OUTに基づき後述のポインタで
示されるドツトラインを出力する。(2)はポインタで
あり、該ポインタには上記イメージバッファ(1)中の
出力すべきドツトラインを指定するカウント値が格納さ
れ、かつその内容はリセット信号RESETによりクリ
アされ、またカウントアツプ信号+1により1ずつ増加
する。(3)(4>は上記イメージバッファ(1)中の
1トントライン分のドツトイメージを格納する第1、第
2のドツトラインバッファであり、該両ドツトラインバ
ッファ共に書込信号Rもしくは読出信号Wに基づき上記
イメージバッファ(1)より出力される情報を読込み、
または既に書込まれている情報を読出す、(5)は2人
力型の第1のオア回路であり、該第1のオア回路の夫々
の入力端には上記第1、第2のドツトラインバッファ(
3)(4)の出力端が接続されている。(6)は2人力
型の第1のアンド回路であり、該第1のアンド回路の各
入力端には後述のモード指定部の出力端及び第1のオア
回路(5)の出力端が接aきれている。(7)は2人力
型の第2のアンド回路であり、該第2のアンド回路の一
方の入力端には反転回路(8)を介して後述のモード指
定部の出力端が接続され、また他方の入力端には上記イ
メージバッファ(1)の出力端が接続きれている。(9
〉は2人力型の第2のオア回路であり、該第2のオア回
路の各々の入力端には上記第1、第2のアンド回路(6
)(7)の出力端が接続されている。(10)は符号化
器であり、該符号化器は上記第2のオア回路(9)を介
して入力されるドツトイメージ情報をファクシミリ符号
に変換する。 (11)はモード指定部であり、該モー
ド指定部は複数のモードのうち任意の1モードを選択す
るためのものである0本実施例では標準モードとファイ
ンモードとの2モードを有し、標準モードが選択される
と11.を出力し、ファイ〉・モードが選択されるとr
□、を出力する。(12)は例えばマイクロコンピュー
タからなる制御部であり、該制御部は上記モード指定部
(11)からの出力に基づき上記イメージバッファ(1
)、ポインタ(2)、第1、第2のドツトラインバッフ
ァ(3)(4)等の制御を司る。Embodiment FIG. 3 shows an apparatus according to an embodiment of the present invention, in which (1) is an image buffer, in which dot image information consisting of a plurality of dot lines as shown in FIG. 1, for example, is stored. Based on the cutout output signal OUT, a dot line indicated by a pointer, which will be described later, is output. (2) is a pointer, and a count value specifying the dot line to be output in the image buffer (1) is stored in the pointer, and its contents are cleared by the reset signal RESET, and by the count up signal +1. Increase by 1. (3) (4>) are first and second dot line buffers that store dot images for one ton line in the image buffer (1), and both dot line buffers receive a write signal R or a read signal. Read the information output from the image buffer (1) based on W,
or read out information that has already been written. (5) is a two-man powered first OR circuit, and the first and second dot lines are connected to the respective input terminals of the first OR circuit. buffer(
3) The output end of (4) is connected. (6) is a two-person type first AND circuit, and each input terminal of the first AND circuit is connected to the output terminal of a mode specifying section (described later) and the output terminal of the first OR circuit (5). a is exhausted. (7) is a two-manufactured second AND circuit, and one input terminal of the second AND circuit is connected to the output terminal of a mode specifying section, which will be described later, via an inverting circuit (8). The output end of the image buffer (1) is connected to the other input end. (9
〉 is a two-man powered second OR circuit, and each input terminal of the second OR circuit is connected to the first and second AND circuits (6
) (7) is connected. (10) is an encoder, which converts the dot image information input via the second OR circuit (9) into a facsimile code. (11) is a mode specifying section, and the mode specifying section is for selecting any one mode from a plurality of modes. In this embodiment, there are two modes, a standard mode and a fine mode, 11. When standard mode is selected. is output, and when Phi mode is selected, r
□, is output. (12) is a control unit consisting of, for example, a microcomputer, and the control unit controls the image buffer (1) based on the output from the mode specifying unit (11).
), pointer (2), first and second dot line buffers (3), (4), etc.
次に、本実施例装置の動作を説明する。Next, the operation of the device of this embodiment will be explained.
(A) まず、モード指定部(11)において標準モ
ードが指定されると、斯るモード指定部(11)より1
′1.が出力され、第1のアンド回路(6)が開となり
、第2のアンド回路(7)が閉となる。また、制御部(
12)はまずポインタ(2)をリセットし、その内容を
10」にクリアする。その後、制御部(12)は以下に
示す3ステツプを繰り返し処理する。(A) First, when the standard mode is specified in the mode specification section (11), 1 is selected from the mode specification section (11).
'1. is output, the first AND circuit (6) is opened, and the second AND circuit (7) is closed. In addition, the control unit (
12) first resets the pointer (2) and clears its contents to 10''. Thereafter, the control section (12) repeatedly processes the following three steps.
い)第1ステツプ
斯るステップではカウントアツプ信号+1、出力信号O
UT及び書込信号Rを夫々ポインタ(2)、イメージバ
ッファ(1)及び第1のドツトラインバッファ(3)に
与える。b) 1st step In this step, the count up signal +1, the output signal O
The UT and write signals R are applied to a pointer (2), an image buffer (1) and a first dot line buffer (3), respectively.
このように各信号が与えられると、まずポインタ(2)
の内容が1だけカウン、ト・アップされて「2n−1(
n−1,2,3・・・)、となり、これにともなってイ
メージバッファ(1)内の第20−1番目のドツトライ
ン情報が第1のドツトラインバッファ(3)に書込まれ
る。When each signal is given in this way, first pointer (2)
The content of is counted up by 1 and becomes ``2n-1(
n-1, 2, 3...), and accordingly, the 20-1st dot line information in the image buffer (1) is written into the first dot line buffer (3).
(i)第2ステツプ
斯るステップでは、カウントアツプ信号+1及び出力信
号OUTを再びポインタ(2)及びイメージバッファ(
1)に与えると共に第2のドツトラインバッファ(4)
に書込み信号Rを与える。(i) Second step In this step, the count-up signal +1 and the output signal OUT are again connected to the pointer (2) and the image buffer (
1) and the second dot line buffer (4)
A write signal R is given to.
このように各信号が与えられると、まずボイ〉・り(2
)の内容が1だけカウントアツプされて「2+1(n−
1,2,3・・・)」となり、これにともなってイメー
ジバッファ(1)の第2n番目のトントライン情報が第
2のドツトラインバッファ(4)に書込まれる。When each signal is given in this way, first Boi〉・ri(2
) is counted up by 1 and becomes “2+1(n-
1, 2, 3...)'', and accordingly, the 2nth dot line information of the image buffer (1) is written into the second dot line buffer (4).
(i)第3ステツプ
断るステップでは第1、第2のドツトラインバッファ(
3)(4)に夫々読出信号Rを与える。(i) In the third step, the first and second dot line buffers (
3) Give a read signal R to each of (4).
この信号の入力により第1、第2のドツトラインバッフ
ァ(3)(4>のドツトライン情報は右端より順次読出
されると共に第1のオア回路(5)において論理和がと
られ、その後第1のオア回路(5)の出力は第1のアン
ド回路(6)及び第2のオア回路(9)を介して符号化
器(10)に出力され、断る符号化器(10)において
1ドツトライン分の情報をファクシミリ符号に変換し出
力する。By inputting this signal, the dot line information of the first and second dot line buffers (3) (4>) is sequentially read out from the right end, and the logical sum is taken in the first OR circuit (5). The output of the OR circuit (5) is output to the encoder (10) via the first AND circuit (6) and the second OR circuit (9), and the output for one dot line is output to the encoder (10). Converts information to facsimile code and outputs it.
従−)で、まず第1〜第3ステツプの第1回目の処理に
より、イメージバッファ(1)内の第1番目のトントラ
イン情報と第2番目のドツトライン情報とが論理和され
、その後期る論理和されたドツトライン情報を符号化器
(10)によりファクシミリ符号に変換し出力する。In the first processing of the first to third steps, the first dot line information and the second dot line information in the image buffer (1) are ORed, and the latter The ORed dot line information is converted into facsimile code by an encoder (10) and output.
また、第2回目の第1〜第3ステツプの処理により、イ
メージバッファ(1)内の第3番目のドツトライン情報
と第4番目のドツトライン情報とが論理和され、その後
期る論理和されたドツトライン情報を符号化器(10)
によりファクシミリ符号に変換し出力する。Also, in the second processing of the first to third steps, the third dot line information and the fourth dot line information in the image buffer (1) are logically summed, and the latter logically summed dot line is Information encoder (10)
Convert it to facsimile code and output it.
以下第n回目の第1〜第3ステツプの処理によりイメー
ジバッファ(1)内の第2n−1番目のドツトライン情
報と第2n番目のドツトライン情報とが論理和され、そ
の後期る論理和されたドツトライン情報を符号化器(1
0)によりファクシミリ符号に変換し出力する。Thereafter, through the n-th processing of the first to third steps, the 2n-1st dot line information and the 2nth dot line information in the image buffer (1) are ORed, and the later ORed dot line is Information encoder (1
0) is converted into facsimile code and output.
一具体例として第1図に示すイメージパターンを上記処
理に基づきファクシミリ符号に変換し出力すると共に、
斯る出力されたファクシミリ符号を通常のファクシミリ
装置(例えば三洋電機株式会社製5anfax940B
)の標準モードで受信したところ、第4図に示す如き出
力が得ら轄た。As a specific example, the image pattern shown in FIG. 1 is converted into facsimile code based on the above processing and outputted,
The output facsimile code is sent to a normal facsimile machine (for example, 5anfax940B manufactured by Sanyo Electric Co., Ltd.).
), the output shown in Figure 4 was obtained.
(B) 次に、モード指定部(11)においてファイ
ンモードが指定されると、斯るモード指定部(11)よ
り1″0」が出力され、第1のアンド回路(6)が閉と
なり、第2のアンド回路(7)が開となる。また制御部
(12)はまずポインタ(2)をリセットし、その内容
を10」にクリアする。(B) Next, when the fine mode is specified in the mode specifying section (11), 1"0" is output from the mode specifying section (11), and the first AND circuit (6) is closed. The second AND circuit (7) is opened. In addition, the control unit (12) first resets the pointer (2) and clears its contents to 10''.
次いで、制御部(12)はカウントアツプ信号+1及び
出力信号OUTを夫々ポインタ(2)及びイメージバッ
ファ(1)に出力する。これによりポインタ(2)の内
容が11」となるためイメージバッファ(1〉より第1
番目のドツトライン情報が浸出諮れ第2のアンド回路(
7)及び第2のすア回路く9)を介して符号化器(10
)に送られ、ここでファクシミリ符号に変換され出力さ
れる。Next, the control section (12) outputs the count-up signal +1 and the output signal OUT to the pointer (2) and the image buffer (1), respectively. As a result, the content of pointer (2) becomes 11'', so the first
The second dot line information is leached and the second AND circuit (
7) and the encoder (10) via the second space circuit 9).
), where it is converted into facsimile code and output.
上記出力が終了すると、制御部(12)は再びカウント
アツプ信号+1及び出力信号OUTを夫々ポインタ(2
)及びイメージバッファ(1)に出力する。これにより
ポインタ(2)の内存がr2」となるためイメージバッ
ファ(1)より第2番目のドツトライン情報が読出され
第2のアンド回路(7)及び第2のオア回路(9)を介
して符号化器(10)に送られ、ここでファクシミリ符
号に変換され出力される。When the above output is completed, the control section (12) again sends the count up signal +1 and the output signal OUT to the pointer (2).
) and output to image buffer (1). As a result, the existence of the pointer (2) becomes "r2", so the second dot line information is read out from the image buffer (1) and encoded via the second AND circuit (7) and the second OR circuit (9). It is sent to a converter (10), where it is converted into facsimile code and output.
乙のような動作が繰り返され、順次イメージバッファ(
1)のドツトライン情報がファクシミリ符号として出力
される。The above operation is repeated, and the image buffer (
The dot line information of 1) is output as a facsimile code.
一具体例として第1図に示すイメージパターンを上記処
理に基づきファクシミリ符号に変換し出力すると共に、
断る出力された符号を既述したファクシミリ装置のファ
インモードで受石すると第1図に示したイメージパター
ンと同様の出力が得られた。As a specific example, the image pattern shown in FIG. 1 is converted into facsimile code based on the above processing and outputted,
When the output code of "refusal" was read in the fine mode of the facsimile machine described above, an output similar to the image pattern shown in FIG. 1 was obtained.
(ト)発明の効果
本発明の装置ではコンピュータ等で作成されたイメージ
パターンを通常のファクシミリ装置の標準モードで送信
したとしても受信側で間延びも抜けも生じない。(g) Effects of the Invention With the apparatus of the present invention, even if an image pattern created on a computer or the like is transmitted in the standard mode of an ordinary facsimile machine, no delay or omission will occur on the receiving side.
図は本発明の実施例を示し、第1図、第2図及び第4図
はイメージパターンを示す模式図、第3図はブロック回
路図である。
(1)・・・イメージバッファ、(3)(4)・・・第
1、第2のドツトラインバッファ、(5ン・・・第1の
、オア回路(論理和手段)、(10)・・・符号化器。The figures show embodiments of the present invention; FIGS. 1, 2, and 4 are schematic diagrams showing image patterns, and FIG. 3 is a block circuit diagram. (1)...Image buffer, (3)(4)...First and second dot line buffers, (5th line...first OR circuit (logical sum means), (10)... ...encoder.
Claims (1)
が格納されたイメージバッファ、該イメージバッファ中
の1ドットラインのドットイメージを格納可能な第1、
第2のドットラインバッファ、該第1、第2ドットライ
ンバッファの内容をドット単位で論理和する論理和手段
、1ドットライン分のドットイメージをファクシミリ符
号に変換する符号化器を備え、 上記イメージバッファ中の第2n−1番目(n=1、2
、3・・・)のドットラインの情報を第1のドットライ
ンバッファに読出すと共に第2n番目(n=1、2、3
・・・)のドットラインの情報を第2のドットラインバ
ッファに読出し、上記両ドットラインバッファの内容を
上記論理和手段にて論理和をとり上記符号化手段に出力
することを特徴とするイメージ処理装置。(1) an image buffer storing dot image information consisting of a plurality of dot lines; a first image buffer capable of storing a dot image of one dot line in the image buffer;
a second dot line buffer, an OR means for ORing the contents of the first and second dot line buffers dot by dot, and an encoder for converting a dot image for one dot line into a facsimile code; 2n-1st (n=1, 2
, 3...) to the first dot line buffer, and the information of the 2nth dot line (n=1, 2, 3...) is read out to the first dot line buffer.
...) is read into a second dot line buffer, the contents of both dot line buffers are logically summed by the logical sum means, and output to the encoding means. Processing equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59245408A JPS61123354A (en) | 1984-11-20 | 1984-11-20 | Image processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59245408A JPS61123354A (en) | 1984-11-20 | 1984-11-20 | Image processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61123354A true JPS61123354A (en) | 1986-06-11 |
Family
ID=17133206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59245408A Pending JPS61123354A (en) | 1984-11-20 | 1984-11-20 | Image processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61123354A (en) |
-
1984
- 1984-11-20 JP JP59245408A patent/JPS61123354A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2149165A (en) | Method of reducing characters | |
JPS59171257A (en) | Data transmission system | |
US4675908A (en) | Image data processing apparatus and system | |
US5182778A (en) | Dot-matrix video enhancement for optical character recognition | |
JPH07118772B2 (en) | Image data encoding method | |
JPH0326947B2 (en) | ||
JPS5970368A (en) | Gray scale image data filter unit | |
JPS59178077A (en) | Method for compressing data of binary picture | |
JPH0421473A (en) | Printer | |
JPS60157375A (en) | Halftone expressing system | |
JPH0818790A (en) | Compression system for half tone image | |
JPS61123354A (en) | Image processor | |
JP2839578B2 (en) | Image data input processing device | |
JP2712426B2 (en) | Image transmission device | |
JPS58182366A (en) | Enlarging or contracting circuit of picture | |
JP2513636B2 (en) | Image processing device | |
JPH0127320Y2 (en) | ||
JPH07105884B2 (en) | Image information transmission device | |
JPH0439264B2 (en) | ||
JPS6251873A (en) | Full-size picture recorder | |
JPS6155692A (en) | Image reduction display unit | |
JPH0638270B2 (en) | Image information transmission device | |
JPS61240282A (en) | Image data converter | |
JPH0589238A (en) | Image processing device, image reducing method, and image processing method | |
JPH09198500A (en) | Image datapicture quality improving circuit |