JPS61117909A

JPS61117909A - 電力増幅回路

Info

Publication number: JPS61117909A
Application number: JP60250600A
Authority: JP
Inventors: リチヤード・エイ．・サンダーランド
Original assignee: Spacelabs Medical Inc
Current assignee: Spacelabs Medical Inc
Priority date: 1984-11-08
Filing date: 1985-11-07
Publication date: 1986-06-05
Also published as: EP0181613A3; EP0181613A2; AU4907485A; ZA858222B; US4581590A; CA1229387A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、電力増幅回路に関し、特に、出力段におけ
る遺失を最小限にしたリニア増幅器に関する。

［従来技術とその問題点］負荷を直接駆動する増幅器用に対する供給電源は、負荷
に要求される最小出力電圧よりも少なくとも僅かに大き
い供給電圧を持たなければならないということはよく知
られている。供給電圧と瞬時の負荷電圧との差異は増幅
器の出力装置の介在により現われる。なぜならば、負荷
電流ら又この出力装置を流れ、これにより、出力装置で
電力損失が生じるためである。増幅器の効率は、負荷あ
るいは出力電圧が供給電圧に近づくにつれて向上すると
いうことがよく知られている。しかしながら、はとんど
の増幅器においては、負荷電圧が変化し、そして大部分
の期間で最大値よりも小さくなっている。これゆえに、
同様に大部分の期間で効率の低下を被ることになる。期
待される最も高い電圧に適合するに十分な高い供給電圧
により供給されろＡ級増幅器による通常の技術であれば
このような特性を呈示する。

高い出力電圧と低い出力電圧の双方で効率よく負荷を駆
動する増幅器に対する先行の技術としては、低出力電圧
に対しては低供給電圧で供給し、そして高電圧出力時の
み高い供給電圧で供給するということが知られている。

これは増幅器の出力装置における電圧降下を低減させて
効率を改善しようとするものである。

先行技術の複数電力供給による増幅回路は、Ｊｅｒｏｍ
ｅ　Ｌｅｉｎｅｒ氏により、１９７８年１１月９日の”
Ｅｌｅｃｔｒｏｎｉｃｓ　Ｍａｇａｚｉｎｅ”の１１４
ページに米国特許３．７７２゜６０６号、米国特許３，
９６１，２８０そして米国特許４，３１９．１９９号と
して開示されている。しかし、このような解決手法であ
ってら、たとえば２５ＫＨｚを超過するような高速時に
はトランジスタに、供給のクロスオーバーによる歪みや
切り替え時のターン・オンやターン・オフによるｉｔを
生じるという問題あった。

増幅回路には、直列的に接続された少なくとも二つの出
力段を備え、この出力段の各々は異なる電圧レベルの供
給電源に接続されている。そして少なくとも高い方の供
給電源に接続された出力段のすべては電界効果トランジ
スタ装置ＦＥＴを含んでいる。一つの具体例として、入
力電圧とＦＥＴのゲート間に接続され、浮動の供給電源
の彩態とした制御手段が、所望のクロスオーバー電圧で
ＦＥＴをオンにさせるために設けられる。

他の具体例では、制御手段は、最も低い電圧で供給され
る出力装置における瞬時の電圧降下に応答するための制
御用トランジスタを含むトランジスタ回路を備えている
。制御用トランジスタがオンに切り変わった時（ターン
・オン）、この制御手段ガＦ’ＥＴを適切なりロスオー
バー電圧でオンさせる。この具体例においては、制御手
段はＦＥＴのスレッショルド電圧の変化に無関係になっ
ている。出力電圧と制御用トランジスタ回路間に接続さ
れた浮動の供給電源は制御用回路のために供給Ｔ４流と
バイアス電圧を供給する。

［発明の目的］この発明は上述した問題点をなくすためになされたもの
であり、効率を改善し又、供給電源の切り替え時に発生
する歪みを少なくした電力増幅回路を提供することを目
的とする。

し発明の構成］この発明の増幅回路は、入力電圧を有し、印加される入
力信号に比例した電流を受けるための入力端子と、電圧
出力端子と供給電源間に接続された負荷に出力電流を供
給するために上記入力端子に接続され、かっ、各々は異
なる電圧レベルの供給電源に接続されるとともに直列に
複数個接続された出力段とを備えるとともに、少なくと
も上記出力段の各々は、電界効果トランジスタ装置を含
む上記最低の電圧レベルよりも大きい電圧レベルの供給
電源に接続されることを特徴とする。

［実施例〕この発明は、直列に接続され、そして必要とされる時に
のみ、選択的により高いレベルの供給電源が負荷電流に
対して寄与できるようにした出力装置を用いている。第
１図の１００は、この発明による基本回路を示している
。人力信号Ｖｉｎは、トランジスタ＋１０のベースに直
接印加されるとともに、浮動の供給源（およそ５Ｖ）１
１４と抵抗１１５及びダイオード１１６とを介して、電
界効果トランジスタ（ＭＯＳＦＥＴ）ｌ　１２のゲート
に印加される。（抵抗１１５はＭＯＳＦＥＴの発振防止
用の推奨抵抗であり、５０ないし１００オームの値であ
る。）　ＭＯＳＦＥＴ　ｌ　１２のソースはトランジス
タ１１０のコレクタに接続され、そしてＭＯＳ　ＦＥＴ
ｌＩ２のゲートは抵抗１１８を介してＭＯＳ　ＦＥＴ１
１２のソースに接続される。ｌ１ｌＯＳＦＥＴｌ１２の
ドレインは供給電源■２の正極側に接続され、一方、ト
ランジスタ＋１０のコレクタはダイオード１２０を介し
て供給電源Ｖ、の正極側に接続される。供給電源■２の
出力電圧（例えば２５■）は供給電源ｖ１の出力電圧（
例えば６Ｖ）よりら大きい。ＶｏｕＬは抵抗１２２の端
子間に記されている。

Ｖｉｎか増大してトランジスタ１１０におけるベース・
エミッタ間のダイオード電圧降下に打ち勝つや否やトラ
ンジスタ１１０はオンにさせられる。

供給電源■１はトランジスタ１【０を介して電流を供給
する。トランジスタ１１０のコレクタ電圧は、この例で
はかなりの高電流時においてダイオード１２０の電圧降
下で正確に７６２Ｖとなる。

同時に、ＭＯＳＦＥＴ　ｌ　ｌ　２のゲート電圧は、Ｖ
ｉｎと、浮動供給電源１１４よりもダイオード１１６と
抵抗１１５との電圧降下合計だけ小さい電圧とを加算し
た値となる。Ｖｉｎの増加割合がゆるやかな場合、ＭＯ
ＳＦＥＴ　ｌ　ｌ　２のゲートの容量性負荷効果は、抵
抗１１５間に電圧降下を余り多く生じさせない。この設
計のＭＯＳＦＥＴ　１１２はエンハンスメントモートと
して作用する。即ち、ゲート・ソース間電圧■ＧＳは０
ポルトあるいはＯポルト以下であり、ドレイン電流はほ
とんどあるいは全熱ない。しかしながら、ＶＧＳがスレ
ッンヨルド電圧（この設計では２．５Ｖ）に近付（と、
ＭＯＳＦＥＴ１１２はターン・オンし始める。このター
ン・オンは急速ではなく緩やかである。第３図を見ると
、３つの異なる温度での運転におけるドレイン電流［Ｄ
とゲート・ソース間電圧ＶＧＳとの関係を示している。

代表的なスレッンヨルド電圧はＶＧＳ（ｔｈ）で示され
ている。

最初、ＭＯＳＦＥＴ　ｌ　１２のソース電圧は、供給電
圧Ｖ１により、およそ７．２Ｖに保たれている。

ゲート電圧が９．７Ｖ（ＶＧＳ＋７．２Ｖ）に近付くか
あるいは９．７Ｖを越えるまで、ドレイン電流は極めて
少ない。トランジスタ１１０のベースにおける電圧Ｖｉ
ｎがトランジスタ＋１０のコレクタに現われる７、２Ｖ
よりら僅かに小さい値に近付いたとき、ＭＯＳＦＥＴ　
Ｉ　１２のゲート電圧がこのＭＯＳＦＥＴ１１２をオン
させるのに十分である９、７■に近付くように供給電源
１１４の大きさが選ばれる。（即ち、Ｖｉｎ十供給電源
１１４の電圧−ダイオード１１６における電圧降下０．
６Ｖ）好ましい具体例テハ、（ｖＧＳ（ｔｈ）カ２　、
５　Ｖ　ノＭ。

５ＦＥＴに対して）供給電源１１４の電圧は５■に選ば
れる。Ｖｉｎか５．３■に等しくなると、ＭＯＳ　ＦＥ
ＴｌＩ２のゲート電圧が９．７■となるからである。Ｍ
ＯＳＦＥＴ　１１２かターン・オンし始め、そして少し
の電流か２５Ｖの供給電源Ｖ、から、ＭＯＳＦＥＴ　ｌ
　ｌ　２のドレインとトランジスタ１１０とを介してＶ
ｏｕｔに流れる。ＭＯＳＦＥＴ　１１２がオンとなって
も、負荷抵抗１２２の負荷電流のすべてを維持するほど
十分にはオンになっていない場合には、トランジスタ１
１０のコレクタはほとんど固定電圧にとどまる。この電
圧は、供給電源■１からダイオード１２０順方向の電圧
降下を差し引いた値（この例ではおよそ７．２Ｖ）に等
しくなるであろう。それゆえに、ＭＯＳＦＥＴ　ｌ　１
２が負荷電流のすべてを流すまでは、ソース端子は固定
電圧にとどまり、モしてＶｉｎの増大するとき、同様な
増大でもってゲート端子の電圧は立ち上がるであろう。

ＭＯＳＦＥＴ　１１２のソース電圧に対するゲート電圧
が増大するにつれて、供給電源Ｖ、からより多くの電流
を流出させるようになるであろう。

供給電源■２からの電流が増加するに従って、供給電源
Ｖ１からダイオード１２０を介して流れる電流は減少す
る。供給電源■、からの電流が負荷を介した電流と等し
くなったとき、ダイオード１２０はしゃ断される。ＭＯ
ＳＦＥＴ　ｌ　ｌ　２が正確にスレッショルド電圧値に
あるときからすべての負荷電流を維持するまでのＶｉｎ
の増大変化は実際の負荷電流や実際に使用されるＭＯ３
Ｆ　Ｅ　Ｔの特性に依存している。（この例では増大は
約ＩＶから１゜５Ｖである。）さらにＶｉｎが増大する
ことにより、ＭＯＳＦＥＴ　ｌ　１２はトランジスタ１
１０のコレクタを以前の状態の固定電圧以上に上昇させ
、そして供給電源Ｖ、の電圧を上昇させる。ダイオード
１２０は逆バイアスされ、そして供給電源ｖ１からしゃ
断させる。入力電圧が大きく、すべての負荷電流が供給
電源■、から供給させるに十分なときは、トランジスタ
１１０におけるコレクタ・エミッタ間の電圧降下はほぼ
一定に保たれる。供給電源１１４は、ＭＯＳＦＥＴ　ｌ
　１２がすべての負荷電流や最大値の負荷電流を供給し
ている状態下でトランジスタ１１０が飽和しないように
選択され、最悪の小書（これは予想される最大負荷電流
）を仮定して、ＭＯＳＦＥＴ　ｌ　１２のゲート・ソー
ス間の要求電圧としている。トランジスタ１１０を飽和
しないように保つのが重要であり、入力電圧がＭＯＳＦ
ＥＴｌ１２がしゃ断されるべきポイント以下に減少した
ときにもトランジスタ１１０が飽和した状態にとどまら
ないようにし、モしてＶｏｕＬわかりやすく言えば、■
１からダイオード１２０を通過する電圧降下の合計を差
し引き、トランジスタ１１０の飽和電圧を加算した値に
等しい電圧を保つのが重要である。飽和しないトランジ
スタ１１０はこのような状況下で出力電圧Ｖｏｕｔの歪
みを非常に減少させる。

ダイオード１１６は供給電源１１４と直列にあることに
より、そしてＭＯＳＦＥＴ　１　ｌ　２のゲート入力は
高い容量性を有していることにより、Ｖｉｎを減少させ
ている間、ＭＯＳＦＥＴ　ｌ　１２のゲート部における
容量性の帯電か、ｌｌＩＯ３ＦＥＴ　ｌ　ｌ　２をしゃ
断させないように作用する。ダイオード１１６は、Ｖｔ
ｎが減少している間、逆バイアスされ、これによりＭＯ
ＳＦＥＴ　ｌ　１２をターン・オフさせる役目を持たな
くなる。これを克服するためには、抵抗１１８を介して
充電が消費され得るようにして、ゲート・ソース間の電
圧を等しくすることであり、この結果、ｈｌＯ３ＦＥＴ
　ｌ　ｌ　２はターン・オフされる。

従来の設計技術では、バイポーラトランジスタがＭＯＳ
ＦＥＴ　Ｉ　Ｉ　２の代わりとして用いられていた。Ｖ
ｉｎの増加速度が十分ゆるやかなときは、ＭＯＳＦＥＴ
１１２の代わりのバイポーラトランジスタは適度にうま
く動作する。しかしながら、Ｖｉｎの変化速度が十分に
大きいときには、■、からＶ。

への供給電源に切替わる間に、ＭＯＳＦＥＴ　ｌ　ｌ　
２の代わりのバイポーラトランジスタのターン・オン遅
れが出力電圧ｖｏｕｔに多くの歪を生じさせる。

（このターン・オン遅れは、ベース・エミッタ接合部へ
の順方向バイアスの適用してからコレクタ電流が十分に
流れ始めるまでの間の遅れとして定義される。）ＭＯＳ
ＦＥＴ　Ｉ　１２では、ドレイン電流は、ゲートからソ
ースへのバイアスがスレッショルド電圧（ご達するや否
や十分に流れ始める。ＭＯＳＦＥＴ１１２のいかなる本
質的な動作に原因するような付加的な時間遅れは存在し
ない。残る問題点で重要となるのは、固有のゲート容量
に充電させ、スレッシシルト値にまで上昇させるために
必要とす時間である。抵抗１１５はこの充電を緩やかに
するが、バイポーラトランジスタのターン・オン遅れと
同程度によるものではなく、ＭＯＳＦＥＴ１１２に対し
ては適性となっている。

トランジスタ１１０はＭＯＳＦＥＴ　１１２と直列にあ
るので、■、あるいは■ヨの供給電源が負荷電流を供給
するか否かには無関係にトランジスタ１１０がオン状態
に保たれる。それゆえに、供給電源■、から■、へ移る
間のトランジスタ１１０のターン・オンあるいはターン
・オフの遅れによる問題は発生しない。この発明の他の
特徴は、一つの供給電源から他の供給電源へ移るときの
重なり期間に入力電流は極性を変化せず、そして過渡時
を除いて入力電流の大きさはトランジスタ１１０のベー
ス電流に等しいことである。

第２図は、第１図の増幅回路に対して温度や製造のバラ
ツキによるＭＯＳＦＥＴ　ｌ　ｌ　２のスレッショルド
電圧の変化を補償する別の設計を示している。

第１図に関して指摘したように、スレッショルド電圧Ｖ
　ＧＳ（ｔｈ）と関連している浮動の供給電源１１４の
電圧は、第１図においてＭＯＳＦＥＴ　ｌ　ｌ　２をオ
ンさせるための機構を備えている。しかしながら、トラ
ンジスタ１．１０の瞬時のコレクタ・ベース電圧の値に
基づいてＭＯＳＦＥＴ　ｌ　１２がターン・オンし、（
これはいかに飽和に接近しているかであり、）そしてス
レッショルド電圧に無関係となるのが望ましい。

第２図を閥へてみると、回路の出力部は第１図の回路と
ほとんど同一であり、それゆえに同じ構成の部分は同じ
番号が記されている。例えば、Ｖｉｎはトランジスタ１
１０のベースに接続され、トランジスタ１１０のエミッ
タはＶｏｕｔに接続され、モしてコレクタは、ＭＯＳＦ
ＥＴ　ｌ　ｌ　２のソースと、ダイオードを介して供給
電源■１の正極側とに接続される。ＭＯＳＦ　ＥＴ　１
１２のドレインは供給電源Ｖ、の正極側に接続され、こ
のＶ、の大きさは■１よりも大きい。ＭＯＳＦＥＴ　ｌ
　ｌ　２のゲートは抵抗１１８を介してＭＯＳＦＥＴ　
ｌ　ｌ　２のソースに接続される。

しかしながら、Ｖｉｎは直列接続されたダイオード２０
２，２０４そして２０６を介してトランジスタ２１０の
ベースにも接続される。トランジスタ２１０のエミッタ
は直列接続したダイオード２１２と抵抗２１４とを介し
てトランジスタ１１０のコレクタに接続され、一方、ト
ランジスタ２１０のコレクタはトランジスタ２２０のベ
ースに接続される。トランジスタ２２０のコレクタは１
ｌｌＯ８ＰＥＴ　１１２のゲートに接続され、一方、ト
ランジスタ２２０のエミッタは抵抗２２４を経て浮動の
供給電源２３０の正極側に接続され、この供給電源２３
０の負極側はＶｏｕｔに接続される。トランジスタ２２
０のベースは同時に抵抗２３２を経て供給電源２３０の
正極側に接続される。トランジスタ２１０のベースは同
時に抵抗２３４を経て供給電源２３０の正極側に接続さ
れる。抵抗２１４゜２２４．２３２モして２３４のすべ
ては、トランジスタ２１０そして２２０の動作に対して
適正なバイアスが与えられるように、選ばれる。

第１図と同様に、菖０６ＦＥＴ１１２は、■１の電圧よ
りも僅かに低く、かつトランジスタ＋１０が飽和しない
ように十分に低い電圧ＶｏｕＬでターン・オンし始める
のが望ましい。前例と同じように、■１は約８ｖに、モ
してＶ、は２５Ｖに仮定する。

一方、Ｖｉｎは■、よりも低く、トランジスタＩ！０の
コレクタにおける電圧は、ダイオード１２０の電圧降下
によって約７．２Ｖである。従って、トランジスタ２１
０のエミッタにおける電圧は、ダイオード２１２が順方
向にバイアスされたとき、約７．２Ｖとなる。（ダイオ
ード２＋２はダイオード１２０と比較してそのダイオー
ドに流れる電流はかなり少ないので、ダイオード２１２
の電圧降下は約０．２■少ない。）　このことは、トラ
ンジスタ２１０がターン・オンして、又、トランジスタ
２２０がターン・オンするためには、トランノスタ２１
０のベースは、７．８Ｖであるエミッタよりしおよそ１
個のダイオードの電圧降下だけ高くしなければならない
ことを０味している。

トランジスタ２１０のベースはＶｉｎより３個のダイオ
ード電圧降下分たけ高く、あるいはＶＯｕｔより４個の
ダイオード電圧降下分だけ高くなるように保たれる。Ｖ
ｉｎとＶｏｕｔが大きくなったとき、トランジスタ２１
０のベース電圧も上がる。ダイオード２０２．２０４そ
して２０６による１、８Ｖのため、Ｖｉｎがおよそ６６
６Ｖに達したとき、トランジスタ２１０のベースは８．
４■に近付くようになり、そしてトランジスタ２１０は
ターン・オンするであろう。このことがトランジスタ２
２０を同様にターン・オンさせ、このターン・オンが次
にはＦＥＴ１１２をターン・オンさせるに十分な駆動を
与える。浮動の供給電源２３０は、トランジスタ２１０
と２２０とに必要なバイアス電圧を与え、そして同時に
抵抗ｌ１８における電圧降下を保持するために電流を与
え、ＭＯＳＦＥＴ１１２のゲート容量を急速に充電させ
る過渡電流をも供給する。萌述の過渡電流は、Ｖｉｎよ
りらむしろＶｏｕｔから流出するので、電流がＶｉｎか
ら流出する場合に■１を越えろ正方向の速い電圧変化に
より、入力端子スパイクを低減させることができる。好
ましい実施例では、供給電源２３０は約ｌＩＶである。

これにより、Ｖｉｎが供給電源■１の電圧に近付いたと
き、第２図の回路はＦＥＴｌＩ２をターン・オンさせ始
める。ＭＯＳＰＥＴ　Ｉ　Ｉ　２がトランジスタ１１０
のコレクタを引き上げ、ゲート電圧の増加を阻止するに
十分となるまで、トランジスタ２１０と２２０は抵抗１
１８間の電圧を増大させる。フィードバック回路は、そ
の動作をＦＥＴ１１２のスレッシシルト電圧とほとんど
無関係にしている。

第２図における浮動供給電源２３０の詳細を第４図に示
している。トランジスタ４０２のベースは、抵抗４０４
とダイオード４０６とを介して供給電源Ｖ、に接続され
、モしてツェナーダイオード４０８を介してＶ　ｏｕｔ
に接続される。トランジスタ４０２のコレクタはダイオ
ード４０６を介してＶ、にも接続される。トランジスタ
４０２のエミッタは供給電源２３０の正極側を与える。

エミッタの電圧レベルはツェナーダイオード４０８とベ
ース・エミッタ間との電圧降下によって決定される。エ
ミッタとＶｏｕＬとの間のコンデンサ４１０は浮動電源
に対して低い交流出力インピーダンスを与える。これは
又、Ｖｏｕｔが十分に高くなり、ダイオード４０６が逆
バイアスされ、トランジスタ４０２にもはや電流が供給
されなくなった場合、短い時間の間、浮動供給電源の電
圧の大きさを保つのに役立つ。

トランジスタ２１０のベースとＶｉｎ間のダイオード２
０２．２０４，２０６にまたがって接続されたコンデン
サ２４０は、トランジスタ２１０のベース電流の過渡期
に、これらのダイオードにおける電圧降下をよく一定に
保つということを確実にする。好ましい具体例では、ト
ランジスタ■ｌＯと２１０は、ｎ　−ｐ　−ｎタイプで
、トランジスタ２２０は、ｐ−ｎ−ｐタイプであり、一
方、ＭＯＳＦＥＴ１１２はｎチャンネルのパワーＭＯ３
ＦＥＴである。

同様な回路が、正極の信号と同じように負極の信号に適
合できるように構成され得るということが理解されるで
あろう。説明を容易にするためにこの発明の技術のうち
正極の半分のみの増幅回路を示した。又、■、がｖｌよ
りもおよそ２ボルトあるいはそれ以上大きく、そして供
給電源２３０の電圧が十分に大きく常にＦＥＴをターン
・オンさせることができる限り、この発明の機能性に影
響を及ぼすことなく、供給電源Ｖ　、、Ｖ　、そして２
３０との大きさを変えることができる。

［発明の効果］以上説明したように、異なる復敗の供給電源に接続され
た出力段と、かつ前記供給電源の最低の電圧レベルより
も大きい電圧レベルの供給電源に接続される出力段に電
界効果トランジスタを用い、入力信号の大きさに従って
上記出力段を切り変えるようにしたので、増幅回路の効
率が改善され、又、上記複数の供給電源の切り替え時に
発生する歪みが低減される。

【図面の簡単な説明】

第１図はこの発明が適用される基本増幅出力回路を示４
゛回路図、第２図はこの発明の別の実施例である増幅出
力回路を示す回路図、第３図はＮチャンネルの電界効果
トランジスタの伝送特性を示す図、第４図は第２図の増
幅回路におれる部分詳細図である。Ｖ、、Ｖ、・・・供給電源、１１０・・・トランジスタ
、１１２・・・ＭＯ６ＰＥＴＳｌ　ｌ　４・・・浮動供
給電源、１１６．１２０・・・ダイオード、１１５，１
１８．１２２・・・抵抗、２０２．２０４．２０６．２
１２，２２２・・・ダイオード、２１４，２２４，２３
２，２３４・・・抵抗、２１０，２２０・・・トランジ
スタ、２４０・・・コンデンサ、４０２・・・トランジ
スタ、４０４・・・抵抗、４０６・・・ダイオード、４
０８・・・ツェナーダイオード、４１０・・・コンデン
サ。特許出願人　　スペースラブズ・インコーホレイテッド

Claims

【特許請求の範囲】

（１）入力電圧を有し、印加される入力信号に比例した
電流を受けるための入力端子と、電圧出力端子と供給電
源間に接続された負荷に出力電流を供給するために上記
入力端子に接続され、かつ、各々は異なる電圧レベルの
供給電源に接続されるとともに直列に複数個接続された
出力段とを備えるとともに、少なくとも上記出力段の各
々は、電界効果トランジスタ装置を含む上記最低の電圧
レベルよりも大きい電圧レベルの供給電源に接続される
ことを特徴とする増幅回路。
（２）上記最低の電圧が供給される出力段も電界効果ト
ランジスタを含む特許請求の範囲第１項に記載の増幅回
路。
（３）上記最低の電圧が供給される出力段はバイポーラ
トランジスタを含む特許請求の範囲第１項に記載の回路
。
（４）上記回路は更に、上記電界効果トランジスタ装置
を動作させて上記入力電圧レベルに応答した出力電流が
上記負荷に供給されるために、上記最低の電圧レベルよ
りも大きい電圧レベルの供給電源に接続された上記出力
段の各々に接続された制御手段を備えた特許請求の範囲
第１項に記載の回路。
（５）上記制御手段は、各々の電界効果トランジスタ装
置が上記入力端子とこれに関係した電界効果トランジス
タ装置のゲートとの間に接続されるために、分離した浮
動の供給電源を備えた特許請求の範囲第４項に記載の回
路。
（６）各々の上記電界効果トランジスタ装置はＭＯＳ型
の電界効果トランジスタである特許請求の範囲第１項に
記載の回路。
（７）上記ＭＯＳ型の電界効果トランジスタはｎチャン
ネルのＭＯＳ型電界効果トランジスタである特許請求の
範囲第４項に記載の回路。
（８）上記制御手段は更に、制御される電界降下トラン
ジスタの供給電源よりも低い供給電源のうち最大電圧の
供給電源から供給される出力段の瞬時の電圧降下に各々
のトランジスタが応答するための制御用トランジスタと
、上記制御用トランジスタがターン・オンしたとき、こ
れに関係する電界効果トランジスタを動作させるために
、上記制御用トランジスタに接続された駆動トランジス
タとを備えた特許請求の範囲第４項に記載の回路。
（９）上記制御手段は更に、バイアス電圧を与えるため
に、上記出力端子と上記制御用及び駆動用トランジスタ
との間に接続された浮動の供給電源を備えた特許請求の
範囲第８項に記載の回路。
（１０）上記制御用トランジスタのベースは、複数のダ
イオードでもって上記入力端子に直列に接続された特許
請求の範囲第８項に記載の回路。
（１１）上記回路は更に、上記制御用トランジスタのベ
ースと上記入力端子間の上記ダイオードと並列に接続さ
れたコンデンサを備えた特許請求の範囲第１０項に記載
の回路。
（１２）上記浮動の供給電源は、ベースがツェナーダイ
オードを介して上記出力端子と、関係した出力段に接続
されている上記供給電圧とに接続されたバイポーラトラ
ンジスタを備えた特許請求の範囲第９項に記載の回路。