JPS6111519B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は再生時正常な位相をもつ色信号を得る
為にID（Identification，識別）パルスと呼ばれ
るパルスを用いる色映像信号記録再生装置におい
て、そのIDパスを発生する回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit for generating an ID path in a color video signal recording and reproducing device that uses pulses called ID (Identification) pulses in order to obtain color signals with a normal phase during reproduction. It is related to.

再生色信号に対する隣接トラツクからのクロス
トークを除去する為、記録、再生を通しての色信
号位相の制御を行なつている簡易形色映像信号記
録再生装置においては、再生色信号の位相が本来
の位相と異なるという幣害を生じる。 In a simple color video signal recording and reproducing device that controls the color signal phase during recording and playback in order to eliminate crosstalk from adjacent tracks to the reproduced color signal, the phase of the reproduced color signal is not the same as the original phase. This will cause financial harm as it is different from the above.

その為±90゜までの位相差は位相検波器，電圧
制御形発振器等から成るAPC（Automatic Phase
Control）系で制御している。また±90゜以上の
位相差は別に設けられた白黒・カラー判定用のキ
ラー検波器を共用し、このキラー検波器とその周
辺回路でIDパルスと呼ばれる正のパルスを発生
し、このパルスによつてAFC（Automatic
Freguency Control）系を制御し、再生カラー信
号の位相を本来のものに戻している。 Therefore, a phase difference of up to ±90° can be achieved using APC (Automatic Phase
control) system. In addition, for phase differences of ±90° or more, a separately provided killer detector for black/white/color discrimination is used, and this killer detector and its peripheral circuitry generate a positive pulse called an ID pulse. AFC (Automatic
Freguency Control) system to return the phase of the reproduced color signal to its original state.

第１図にこのIDパルス発生回路の一従来例を
示す。本図においてキラー検波器３の出力は端子
１から入力される位相φ_１をもつた基準の3.58Hz
信号と端子２から入力される位相φ_２のバースト
信号との位相を比較し、その出力はコンデンサ
C′でハイパスされ、パルス幅２〜３μsec程度く
り返し周期fH（fH：水平走査周期）のパルスと
なり、そのピーク値とφ_１とφ_２の位相差との関
係は第２図のようになる。そしてこのキラー検波
器出力はさらに抵抗ＲとコンデンサＣにより平滑
され、演算増幅器６の「−」入力端子に入力さ
れ、ここで直流増幅され、端子４を通してキラー
増幅器へ出力される。この時演算増幅器６の
「＋」入力端子は単純にキラー検波器３の出力の
直流レベルにクランプされていると考えてよく、
従つて演算増幅器６は、 −90゜＜φ_１−φ_２＜90゜ の範囲で端子４に高レベル電圧を発生し、この高
レベル電圧がキラー増幅器に供給される。 FIG. 1 shows a conventional example of this ID pulse generating circuit. In this figure, the output of killer detector 3 is the standard 3.58Hz with phase φ ₁ input from terminal 1.
The phase of the signal is compared with the burst signal of phase φ ₂ input from terminal 2, and the output is connected to the capacitor.
It is high-passed at C' and becomes a pulse with a repetition period fH (fH: horizontal scanning period) of about 2 to 3 .mu.sec pulse width, and the relationship between its peak value and the phase difference between _.phi.1 and _.phi.2 is as shown in FIG. The killer detector output is further smoothed by a resistor R and a capacitor C, inputted to the "-" input terminal of the operational amplifier 6, DC amplified there, and outputted to the killer amplifier through the terminal 4. At this time, the "+" input terminal of the operational amplifier 6 can be considered to be simply clamped to the DC level of the output of the killer detector 3.
Therefore, the operational amplifier 6 generates a high level voltage at the terminal 4 in the range -90°<φ ₁ −φ ₂ <90°, and this high level voltage is supplied to the killer amplifier.

一方、キラー検波器３の出力は同時にダイオー
ドＤを通じて、 ｜φ_１−φ_２｜＞90゜ （但し、−180゜＜φ_１−φ_２≦180゜である） の範囲で正のパルスをIDパルスとして端子５よ
〓〓〓〓〓
り出力する。なお、ダイオードＤのカソードはキ
ラー検波器３の出力の直流レベルにクランプされ
ていると考えてよい。 On the other hand, the output of the killer detector 3 is simultaneously passed through the diode D to ID a positive pulse in the range |φ ₁ - φ ₂ |>90° (however, -180°<φ ₁ -φ ₂ ≦180° Terminal 5 as a pulse〓〓〓〓〓
output. Note that the cathode of the diode D may be considered to be clamped to the DC level of the output of the killer detector 3.

このようにキラー検波器３で位相比較を行な
い、IDパルスを得、このIDパルスを平滑し、キ
ラー電圧を得る方法は、その平滑された直流電圧
がキラー検波器３の出力のピーク値の3/100〜5/1
００程度で、キラー検波器のダイナミツクレンジの
数％にしかならない。従つて通常の12V電源では
ダイナミツクレンジが高々数Ｖであるから、その
直流電圧は100mVとなり、キラースレシホール
ドレベルの設定は困難で、その為直流電圧増幅し
たのちキラースレシホールドレベル設定すること
が考えられるが、直流増幅器のオフセツト等もは
いり、キラースレシホールドレベルの調整といつ
たものが必要となる。 In this way, the killer detector 3 performs phase comparison to obtain the ID pulse, and the ID pulse is smoothed to obtain the killer voltage. /100～5/1
00, which is only a few percent of the killer detector's dynamic range. Therefore, since the dynamic range of a normal 12V power supply is a few volts at most, the DC voltage is 100mV, making it difficult to set the killer threshold level. Therefore, the killer threshold level must be set after amplifying the DC voltage. However, offset of the DC amplifier, etc. will also be included, and adjustments to the killer threshold level will be required.

本発明の目的は従来例の欠点をなくし、キラー
スレシホールドレベルの設定を確実にし、同時に
十分なピーク値をもつIDパルスを発生する回路
を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit which eliminates the drawbacks of the conventional example, ensures the setting of a killer threshold level, and at the same time generates an ID pulse having a sufficient peak value.

本発明はキラー検波器の出力を平滑して得た直
流電圧をキラー電圧とすると同時に、この平滑に
用いたコンデンサを常時飽和しているトランジス
タのベースに接続し、このトランジスタが平滑用
コンデンサの電流によつて遮断することを利用し
てIDパルスを発生するものである。 In the present invention, the DC voltage obtained by smoothing the output of the killer detector is used as the killer voltage, and at the same time, the capacitor used for smoothing is connected to the base of the transistor which is always saturated, and this transistor is connected to the current of the smoothing capacitor. ID pulses are generated by utilizing the interruption caused by

第３図に本発明の一実旋例を示す。 FIG. 3 shows an example of the present invention.

ここで破線ブロツク１０はキラー検波器で、端
子１には位相φ_１なる基準の3.58Hz信号が入力さ
れ、端子２には位相φ_２なるバースト信号が入力
され、この差動対から成る乗算回路のはたらきに
よつて −90゜＜φ_１−φ_２＜90゜ (1) の範囲では、第３図矢印Ａの向きに瞬時電流（バ
ースト期間のみ）が流出し、 ｜φ_１−φ_２｜＞90゜ (2) （但し、−180゜＜φ_１−φ_２≦180゜である）
の範囲では矢印Ｂの向きに瞬時電流が吸い込まれ
る。 Here, the broken line block 10 is a killer detector, a reference 3.58 Hz signal with a phase of φ ₁ is input to terminal 1, a burst signal of a phase of φ ₂ is input to terminal 2, and a multiplier circuit consisting of this differential pair Due to the action of -90゜<φ ₁ -φ ₂ <90゜ (1), instantaneous current (only during the burst period) flows in the direction of arrow A in Figure 3, and |φ ₁ -φ ₂ | ＞90゜ (2) (However, −180゜＜φ ₁ −φ ₂ ≦180゜)
In the range of , instantaneous current is sucked in the direction of arrow B.

一方、破線ブロツク１１で示すキラー増幅器の
端子７に色信号が入力されており、矢印Ａの向き
に瞬時電流が流出すると高周波成分（主に2fse成
分，fseは副般送波色信号周波数で約3.58Hzであ
る。）はコンデンサC₁に流れ、それに対して低周
波成分は主にコンデンサC₂に流れるが、ダイオ
ードD₁にも微小電流が流れ、これによつてトラ
ンジスタQ₃がオンし、（非バースト期間はキラー
検波器１０は動作せずコンデンサC₁，C₂の放
電々流がダイオードD₁に流れ、トランジスタQ₃
はオンし続ける）キラー増幅器出力端子８からカ
ラー信号が出力される。また、矢印Ｂの向きに瞬
時電流が吸い込まれると、その吸い込み電流はコ
ンデンサC₁，C₂を介して供給されるが、ダイオ
ードD₂を介しても微小電流が吸い込まれ、これ
によつてトランジスタQ₇がオンし、（非バースト
期間はこのダイオードD₂を介してコンデンサ
C₁，C₂の充電々流が流れ、トランジスタQ₄はオ
ンし続ける）色信号は端子８に出力されない。し
まり前記(2)式の範囲でキラーがかかることにな
る。そしてダイオードD₁，D₂は比較的小さな電
流で導通し、これによりキラー動作が行なわれる
為キラースレシホールドレベル抵坑はR₁，R₂の
比でかなりの精度をもつて決定される。なお、
E₁，E₂，E₃，E₄は固定位置を示す。 On the other hand, a color signal is input to the terminal 7 of the killer amplifier indicated by the broken line block 11, and when the instantaneous current flows out in the direction of arrow A, high frequency components (mainly 2fse component, fse is the sub-general transmission color signal frequency and approximately 3.58Hz) flows into capacitor C ₁ , while low frequency components mainly flow into capacitor C ₂ , but a small current also flows through diode D ₁ , which turns on transistor Q ₃ . (During the non-burst period, the killer detector 10 does not operate, and the discharge currents of the capacitors C ₁ and C ₂ flow to the diode D ₁ , and the transistor Q ₃
(continues to be on) A color signal is output from the killer amplifier output terminal 8. Furthermore, when an instantaneous current is sucked in the direction of arrow B, the sucked current is supplied through the capacitors C ₁ and C ₂ , but a minute current is also sucked through the diode D ₂ , which causes the transistor to Q ₇ is on and (during the non-burst period, the capacitor is connected through this diode D ₂ )
(Charging currents of C ₁ and C ₂ flow, and transistor Q ₄ continues to be turned on.) No color signal is output to terminal 8. Therefore, the killer will be applied within the range of formula (2) above. The diodes D ₁ and D ₂ conduct with a relatively small current, thereby performing a killer operation, so that the killer threshold level resistance is determined with considerable accuracy by the ratio of R ₁ and R ₂ . In addition,
E ₁ , E ₂ , E ₃ , and E ₄ indicate fixed positions.

ところで、破線ブロツク１２で示すIDパルス
発生回路コンデンサC₂を介してキラー検波器１
０の出力端に接続されており、IDパルス発生回
路１２の入力端のトランジスタQ₆はVcc，R₃を介
してベースに供給される電流により常時飽和して
おり、従つてIDパルス出力端子９は0Vである。
またこの時トランジスタQ₆が飽和している為、
IDパルス発生回路１０の入力インピーダンスは
低く、コンデンサC₂の容量値をC₁の10倍程度に
とればキラー検波器の出力の瞬時電流は大部分コ
ンデンサC₂を流れ、コンデンサC₂を介してトラ
ンジスタQ₆のベースに瞬時電流が流れ込む時
は、トランジスタQ₆の飽和が深くなるだけで出
力端子９に変化はないが、前記(2)式の条件が成り
立ちコンデンサC₂を介してキラー検波器１０に
瞬時電流が吸い込まれると、Vcc，R₃を通じて流
れる電流がコンデンサC₂を通じて流出し、この
為トランジスタQ₆が遮断状態になるので出力端
子９は瞬間的に高レベル電圧となり、この電圧値
は抵抗R₄とR₅の比で定まる。 By the way, the killer detector 1 is connected to the ID pulse generating circuit capacitor _C2 shown by the broken line block 12.
The transistor Q ₆ at the input terminal of the ID pulse generation circuit 12 is always saturated by the current supplied to the base via Vcc and R ₃ , and therefore the ID pulse output terminal 9 is 0V.
Also, since transistor Q ₆ is saturated at this time,
The input impedance of the ID pulse generation circuit 10 is low, and if the capacitance value of capacitor C ₂ is set to about 10 times that of C ₁ , most of the instantaneous current of the output of the killer detector flows through capacitor C ₂ and then passes through capacitor C ₂ . When an instantaneous current flows into the base of the transistor _Q6 , the saturation of the transistor _Q6 only becomes deeper and there is no change in the output terminal 9, but the condition of equation (2) is satisfied and the killer detector is passed through the capacitor _C2 . When an instantaneous current is sucked into 10, the current flowing through Vcc and _R3 flows out through capacitor _C2 , and as a result, transistor _Q6 is cut off, so output terminal 9 momentarily becomes a high level voltage, and this voltage value is determined by the ratio of resistances R ₄ and R ₅ .

このようにIDパルス発生回路１０は前記(2)式
の成り立つ範囲で、パルス幅２〜３μsecのIDパ
ルスを発生し、波高値は抵抗R₄とR₅の比で決定
される。またIDパルスの発生する位相範囲φ_１
〓〓〓〓〓
−φ_２も実際にはコンデンサC₁とC₂の比を変
え、C₂を流れる吸い出し電流を調整することに
よつて調節することができる。 In this way, the ID pulse generating circuit 10 generates an ID pulse with a pulse width of 2 to 3 μsec within the range where the above equation (2) holds, and the peak value is determined by the ratio of the resistors R ₄ and R ₅ . Also, the phase range in which the ID pulse occurs is φ ₁
〓〓〓〓〓
-φ ₂ can also be adjusted in practice by changing the ratio of capacitors C ₁ and C ₂ and adjusting the sinking current through C ₂ .

なお本実施例の場合、直接キラー検波器１０の
出力を用いキラー増幅器の動作を行なわせたが、
場合によつてキラー検波器１０の出力を一度キラ
ー電圧に変換しキラー増幅器に供給してやる必要
があり、この例として第４図に示した。これは第
３図の差動対の電流源を直流電流源に換え、Q₃
の負荷を抵抗R₆，ダイオードD₃で置き換え、電
流ミラー作用を利用しキラー電圧出力端子１３に
カラー時高レベル電圧、白黒時低レベル電圧を出
力するもので、これを直接あるいはエミツタホロ
ワを通してキラー増幅器に供給することにより、
キラー動作を行なわせる。 In the case of this embodiment, the output of the direct killer detector 10 was used to operate the killer amplifier.
In some cases, it may be necessary to once convert the output of the killer detector 10 into a killer voltage and supply it to the killer amplifier, as shown in FIG. 4 as an example. This can be done by replacing the current source of the differential pair in Figure 3 with a DC current source, and calculating Q ₃
The load is replaced with a resistor R ₆ and a diode D ₃ , and a current mirror effect is used to output a high level voltage for color and a low level voltage for black and white to the killer voltage output terminal 13, and this is output directly or through an emitter follower to the killer amplifier. By supplying
Have them do a killer move.

つまりダイオードD₁が導通するとトランジス
タQ₃がオンし、抵抗R₆に電流が流れ、電流ミラ
ー作用により抵抗R₇に電流が流れ、トランジタ
Q₅のエミツタ・コレクタを通じて抵抗R₃にも電
流が流れ、出力端子１３に直流電圧が出力され
る。そしてダイオードD₂が導通した時はトラン
ジスタQ₃がオフするので端子１３は0Vとなる。
このようにこの場合も第３図の場合と同様ダイオ
ードD₁，D₂のオン，オフでキラー出力が定ま
り、従つてキラースレシホールドレベルはほぼ抵
抗R₁とR₂の比で決定され、キラー検波器のダイ
ナミツクレンジを大きくとることなく、キラース
レシホールドレベルの設定も含め確実なキラー動
作を行なわせることができる。 In other words, when diode _D1 conducts, transistor _Q3 turns on, current flows through resistor _R6 , current flows through resistor _R7 due to current mirror action, and transistor Q3 turns on.
Current also flows through the resistor R ₃ through the emitter and collector of Q ₅ , and a DC voltage is output to the output terminal 13 . When diode D ₂ becomes conductive, transistor Q ₃ turns off, so terminal 13 becomes 0V.
In this case, as in the case of Fig. 3, the killer output is determined by turning on and off the diodes D ₁ and D ₂ , and therefore the killer threshold level is approximately determined by the ratio of the resistors R ₁ and R ₂ . It is possible to perform a reliable killer operation including setting the killer threshold level without increasing the dynamic range of the killer detector.

さらにIDパルス発生回路であるが、第５図の
ようにNPNトランジスタをPNPトランジスタに
置き換えてもよく、この場合は前例とは逆にコン
デンサC₂を介して瞬時電流がIDパルス発生回路
に流れ込んだ時PNPトランジスタQ₇が遮断状態
となり、IDパルスとして負極性のパルスが出力
される。 Furthermore, in the ID pulse generation circuit, the NPN transistor may be replaced with a PNP transistor as shown in Figure 5. In this case, contrary to the previous example, instantaneous current flows into the ID pulse generation circuit via capacitor _C2 . At this time, the PNP transistor _Q7 enters the cut-off state, and a pulse of negative polarity is output as an ID pulse.

本発明は位相検波器出力を直接平滑してキラー
電圧を得ると共に、検波器出力の電流変化を平滑
用コンデンサを通じて常時飽和状態にあるトラン
ジスタのベースに伝達し、この電流変化により該
飽和トランジスタが瞬間的に遮断状態に陥ること
を利用してIDパルスを発生するもので、従つて
回路構成も簡単であり、またキラー電圧のダイナ
ミツクレンジも十分にとれ、キラースレシホール
ドレベルの設定も無調整化が可能で低コスト化が
計れる。 The present invention directly smoothes the phase detector output to obtain a killer voltage, and also transmits the current change of the detector output to the base of the transistor, which is always in a saturated state, through a smoothing capacitor, and this current change instantly causes the saturated transistor to ID pulses are generated by taking advantage of the fact that the circuit is in a cut-off state, so the circuit configuration is simple, the killer voltage has a sufficient dynamic range, and the killer threshold level setting does not need to be adjusted. It is possible to reduce costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来例を示すブロツク図、第２図は第
１図における検波器出力と、3.58Hz基準信号とバ
ースト信号との位相差の関係を示す図、第３図は
本発明の一実施例を示す回路図、第４図及び第５
図はそれぞれ本発明の他の実施例の要部を示す回
路図である。 １０……キラー検波器、１１……キラー増幅
器、１２……IDパルス発生回路、C₂……平滑用
コンデンサ、Q₆……常時飽和しているトランジ
スタ。 〓〓〓〓〓
Fig. 1 is a block diagram showing a conventional example, Fig. 2 is a diagram showing the relationship between the detector output in Fig. 1 and the phase difference between the 3.58Hz reference signal and the burst signal, and Fig. 3 is an embodiment of the present invention. Circuit diagrams showing examples, Figures 4 and 5
The figures are circuit diagrams showing main parts of other embodiments of the present invention. 10...Killer detector, 11...Killer amplifier, 12...ID pulse generation circuit, _C2 ...Smoothing capacitor, _Q6 ...Transistor that is constantly saturated. 〓〓〓〓〓

Claims (1)

【特許請求の範囲】[Claims] １ 再生時にバースト信号の位相を検出する位相
検出回路を有し、該位相検出回路の出力を平滑化
して得た直流電圧により色信号のキラー動作を行
なわせると同時に、該位相検波回路の検出出力に
よりパルスを発生し、該パルスにより再生色信号
の位相を反転する色信号低域変換記録方式を用い
た色映像信号記録再生装置において、前記位相検
出回路の出力を平滑化するために用いる平滑用コ
ンデンサを、常時飽和しているトランジスタのベ
ースに接続し、該トランジスタが平滑用コンデン
サを流れる電流によつて遮断されることを利用し
て、上記パルスを発生する回路を有することを特
徴とする色映像信号記録再生装置。1. It has a phase detection circuit that detects the phase of the burst signal during reproduction, and performs a color signal killer operation using a DC voltage obtained by smoothing the output of the phase detection circuit, and at the same time detects the detection output of the phase detection circuit. In a color video signal recording and reproducing apparatus using a color signal low-frequency conversion recording method in which a pulse is generated and the phase of the reproduced color signal is inverted by the pulse, a smoothing device used to smooth the output of the phase detection circuit. A color characterized by having a circuit that connects a capacitor to the base of a transistor that is always saturated and generates the pulse by utilizing the fact that the transistor is cut off by the current flowing through the smoothing capacitor. Video signal recording and playback device.