JPS61114125A - 磁気エンコ−ダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は角度や位置の検出ができる磁気エンコーダ、特
に磁気抵抗素子を用いるタイプの磁気エンコーダに関す
る。

これら磁気エンコーダにあっては所望の磁気媒体に設け
た磁気マークを読み取るため磁気抵抗素子から成るブリ
ッジ回路を具備した磁気ヘッドが用いられる。

磁気マークは一般には媒体の表面に直角又は平行に、一
定の間隔で、且つ磁化方向が交互に逆向きとなるように
設けられている。

而して、従来公知のブリッジ回路に於ては、この磁気マ
ークを読み取るため、磁気スケールに沿って磁気マーク
の間隔λの２又はその奇数倍の間隔を隔てて配列されて
いる四個の磁気抵抗素子が用いられており、これにより
磁気エンコーダが磁気スケールに沿って相対的に移動す
る際、１目盛、即ち磁気マークの中心間の間隔λに相当
する距離を移動する都度、１サイクルの出力信号が得ら
れ、更にこれから１又は２パルスの出力信号が得られる
よう構成されている。

而して、磁気マークの間隔λを可能な限り小さくし、磁
気マークを高密度で設ければ、磁気スケールの分解能は
高まるが、磁気マークの間隔λを小さくしようとすると
磁力が弱くなって磁気マークの検出が困難となるので、
この方法で分解能を高めるには限界がある。

従って、１目盛を移動する際、１０パルス乃至数１０パ
ルス、若しくはそれ以上の高密度で出力信号が得られれ
ば好都合である。

又、従来公知の磁気ヘッドに於ては、磁気スケ−ルの移
動方向を識別するため、所謂人相及びＢ相用として二組
のブリッジ回路が用いられているが、この方式では回転
方向の識別は可能なものの、使用する磁気抵抗素子数が
倍増しても分解能は高められないから、用いられる磁気
抵抗素子の数が多い割には得られる信号パルス数が少な
いという問題があった。

本発明は叙上の観点に立って為されたものであり、その
目的とするところは、１磁気マーク当り少なくとも１０
個乃至数１０個、場合によっては数百間程度の磁気抵抗
素子が使用でき、ｂつ使用する磁気抵抗素子と同数の出
力パルスが得られる高分解能の磁気エンコーダを提供す
ることにある。

而して、この目的は、以下図面により詳細に説明する複
合ブリッジ回路を採用することにより容易に達成される
ものである。

第１図は本発明にかかる磁気エンコーダの一実施例、特
に磁気抵抗素子の配置とその結合方法を示す回路図、第
２図及び第３図は上記磁気エンコーダで用いる複合ブリ
ッジ回路を構成する磁気抵抗素子の抵抗変化を示す線図
、第４図は上記複合ブリッジ回路を構成する一つの電路
に設けた中間端子の出力電圧を示す線図、第５図乃至第
１４図はそれぞれ上記複合ブリッジ回路の出力側に接続
される１０個の比較回路の出力を示すパルス波形図、第
１５図乃至第２４図はそれぞれ上記比較回路の後段に接
続される１０個のアンドゲートの出力を示すパルス波形
図、第２５図はブリッジ回路と磁気スケールの相対関係
位置を示すアンプダウンカウンタの駆動回路の出力を示
すパルス波形図、第２６図は第１図に示した磁気エンコ
ーダの一部変更実施例を示す部分回路図、第２７図は複
合ブリッジ回路を実装した回路素子の正面図である。

以下、第１図から順次説明する。

第１図中、１は、磁気マーク２．２′を有する磁気スケ
ール、３は定電圧電源、４は磁気マーク検出回路を構成
する複合ブリッジ回路、５は複合ブリッジ回路４の出力
信号に基づき、磁気スケール１と磁気マーク検出回路４
の相対関係位置を判別する回路、６は数字表示器７とア
ンプダウン力ウンタ８とから成る位置表示器である。

而して、本実施例に於ては、複合ブリッジ回路４は１０
個の磁気抵抗素子１０乃至１９（以下、その一つを１１
で示す。）と、−組の基準抵抗９．９′とにより構成さ
れており、位置判別回路５は、比較回路２０乃至２９（
以下、その一つを２１で示す。）、アンドゲート３０乃
至３９（以下、その一つを３１で示す。）、フリップフ
ロップ４０乃至４９（以下、その一つを４１で示す。）
及びアップダウンカウンタ８の駆動回路５０から成り、
更に駆動回路５０は、オアゲート５１、フリップフロッ
プ５２．５３．５４．５６、アンドゲート５７．５８並
びにモノステーブルエレメント５８．５９から成る。

磁気マーク２．２′は、磁気スケール１を形成する媒体
を、その表面に垂直に、且つ交互に逆方向に、所望のピ
ッチλを以て磁化して形成するものである。従って、そ
の中心間距離はλであり、Ｎ極とＳ極とが交互に現れる
ことになる。

又、以下の説明では、磁気マーク検出回路４は固定され
ており、磁気スケール１が図中左右に移動するものとし
て説明する。

これら磁気抵抗素子１０乃至１９は、いずれも磁気抵抗
効果を示す合金により公知の方法で図示されていない適
宜の絶縁体表面に形成されるものであり、磁気スケール
１と対置されており、而して、磁気スケール１の磁気マ
ークが設けられたトランクに沿って、磁気マークのピッ
チλの１０分の１の間隔で図示されているように番号順
に排列され、磁気スケール１が移動するときはその移動
量λ当り１回の割合で順次輪番的に磁化されるようにな
っており、又、磁気抵抗素子１０と１５．１１と１６．
１２と１７．１３と１８．１４と１９とはそれぞれ直列
に接続されていて、それらの接続部には中間端子ａ、ｂ
。

ｃ、ｄ及びｅが設けられている。

これらの磁気抵抗素子１０乃至１９の抵抗値は、いずれ
も素子が磁気マークの中間にあって全（磁化されていな
いときはＲ１磁気マークの真上にあって最大に磁化され
ているときはｒであるとする。

ここでは、通寓、 Ｒ＞＞ｒ である。

従って、磁気スケール１が例えば図中右方に移動し、磁
気マーク検出回路４との相対関係位置が変化すると、こ
れらの磁気抵抗素子１０乃至１９の抵抗は最大値Ｒと最
小値ｒの間で周期的に変動することとなる。

第２図及び第３図には、これらの磁気抵抗素子１０及び
１５の抵抗の変化状態が示しである。

これらの図の横軸はλを単位として磁気スケールｌの移
動距離を示すものであり、縦軸は各磁気抵抗素子の抵抗
値を示すものである。

然るときは、これらの磁気抵抗素子１０及び１５の間の
接続端子ａの電位は第４図に示す如（に変化することと
なる。

而して、ここでは、 ■Ｉ　”２Ｖｏ　Ｒ／　（Ｒ＋ｒ） ■２−２Ｖｏ　ｒ／　（Ｒ＋ｒ） である。

而して磁気抵抗素子１０乃至１９のピンチはλ／１０で
あるから、それらの抵抗変化と、他の中間端子ｂ、ｃ、
ｄ及びｅの電圧変化は第２図乃至第４図から直ちに類推
されよう。

一方、基準抵抗９．９′は、その抵抗値が相等しく、望
ましくは磁気抵抗素子と同一のＲであり、互いに直列に
接続され、その中間端子Ｓから常時定電圧電源３の端子
間電圧２Ｖｏの二分の−に相当する基準電圧Ｖｏを出力
する。

この基準抵抗９．９′は、磁気抵抗特性を有しないもの
であることが望ましいが、磁気スケール等から磁気の影
響を受けないよ°う遮蔽をすれば、磁気抵抗素子１０等
と同一のものも使用できる。

而して、比較回路２０乃至２９は、これら磁気マーク検
出回路４の出力端子ａ、ｂ、ｃ、ｄ及びｅの電位Ｖと、
基準抵抗９．９′の中間端子Ｓの上記基準電圧■ｏとを
比較する。

５個の比較回路２０乃至２４は、 ■−■ｏ≧Ｖｓ　　（但し、Ｖｓ　＝ｃｏｎｓｔ、＞　
Ｑ）であるとき状態１を示す出力パルスを発信し、残り
５個の比較回路２５乃至２９は、 Ｖ−ＶＯ５−Ｖｓ であるとき状態１を示す出力パルスを発信するよう構成
されているので、比較回路２０乃至２９からは結局、第
５図乃至第１４図に示す如き出力パルスが得られる。

尚、本実施例に於ては、第１図に示した状態から、磁気
スケール１がλの１０分の１宛右方に移動して行くとき
、磁気抵抗素子１０乃至１９の内３個が常時輪番的に磁
気マーク２．２′の上に置かれるよう構成されているの
で、比較回路２０乃至２９の出力パルスの幅はλの１０
分の３となる。

アンドゲート３０乃至３９は、上記比較回路２０乃至２
９の相隣るもの（比較回路２０と２９とは相隣るものと
する。）の出力を入力とし、一つの磁気マーク、例えば
同２又は２′の丁度中心に位置する磁気抵抗素子の番号
１１を識別するものである。

これらのアンドゲート３０乃至３９の作用は、第５図乃
至第１４図に示した比較回路２０乃至２９の出力パルス
の位置と形状から直ちに理解されよう。これらアンドゲ
ート３０乃至３９の出力は第１５図乃至第２５図に示さ
れている。

（ｌＯ） 今、一つの磁気抵抗素子１１が一つの磁気マークの丁度
中心にあるとすると、この磁気抵抗素子１１に対応する
比較回路２１とその両隣りの比較回路の出力が状６１と
なり、他の比較回路の出力は状態０となるので、それら
の後段に接続されたアンドゲート３０乃至３９の内、上
記比較回路２１とその両隣りの比較回路の出力を入力と
するアントゲ−１・３１の出力だけが状態１となり、他
のアンドゲートの出力は総て状態０となる。

このため、アンドゲート３１に対応するフリップフロッ
プ４１がセソｉ・状態となり、数字表示器７にはこれに
対応して数字ｉが表示される。

これらフリップフロップ４０乃至４９は、磁気スケール
１が移動する際生し得る比較回路２０乃至２９及びアン
ドゲート３０乃至３９の出力のトランジェントエラーを
影響を除き、数字表示器７の表示を安定させるため設け
るものである。

即ち、磁気スケール１の移動距離が半端で、λの１０分
の１の整数倍でない遷移状態では、比較回路２０乃至２
９の内、その出力が状態１となるものが二個だけとなる
場合がある。

そのときはアンドゲート３０乃至３９の出力が総て状態
０となるが、フリップフロップ４１は、アントゲ−１・
３１に隣接するアントゲ−１・３ｊ　（但し、Ｊ−１±
１とする。）の出力が状態１となる迄の間、依然として
七ノド状態に留まり、数字表示器７の表示を１に保つも
のである。

而して、アントゲ−］・３ｊの出力が状態１となると、
同時に同３１の出力が状態Ｏに復帰するので、フリップ
フロップ４１がすセットされると同時に同４ｊがセソＩ
・され、数字表示器７の表示はｊに変わる。

一方、これらフリップフロップ４０乃至４９の出力はア
ップダウンカウンタ８の駆動回路５０に供給される。

この駆動回路５０は、磁気スケール１の移動方向を検知
し、数字表示器７の表示が９からＯに変わったときはア
ップダウンカウンタ８の加算入力端子にパルスを一つ供
給し、逆に０から９に変わったときはその減算入力端子
にパルスを一つ供給す而して、フリップフロップ４２乃
至４８の出力は、オアゲート５１を介してフリップフロ
ップ５２．５３．５４．５６のリセット入力とされる。

従って、フリップフロップ５２．５３．５４．５６は、
フリップフロップ４２乃至４８のいずれか一つがセ・７
ト状態にあって、数字表示器７の表示が２〜８である間
は、必ずリセット入力にある。

然しながら、磁気スケール１が図中右方に移動を続け、
磁気抵抗素子１９が一つの磁気マークの中心に位置する
ようになると、フリップフロップ４９がセント状態にな
り、数字表示器７の表示が９となる。

このフリップフロップ４９のセント出力はアンドゲート
５７を通過できないが、フリップフロップ５２をセット
状態に反転ざ廿るので、引続いて、磁気スケール１が右
方に移動し、磁気抵抗素子１０が一つの磁気マークの中
心に来て（第１図に示した状態となり）フリップフロッ
プ４０がセント状態に反転すると、そのセント出力はア
ンドゲート５６を通過して、フリップフロップ５４を反
転させ、セ・ノド状態にする。

このフリップフロップ５３のセット出力は、モノステー
ブルエレメント５日をトリガし、アップダウンカウンタ
８の加算入力端子８ａに送るべき出力パルスを発生させ
る。

磁気スケールＩが更に引続いて同一方向に進みフリップ
フロップ４１がセット状態とされ、数字表示器７の表示
が１となると、その七ソ］・出力はオアゲート５１を介
してフリップフロップ５２及び５４をリセットする。

逆に磁気スケール１が図中左方に進み、数字表示器７の
表示が０から９に変わるときの作用は最早明らかであろ
う。

表示がＯとなるときは、今度はフリップフロップ４０の
セット出力がフリップフロップ５３をセットし、次にフ
リップフロップ４９がセットされたときのセント出力が
アンドゲート５７を通過するのを許し、これによりフリ
ップフロ・７ブ５５をセット状態に反転させ、モノステ
ーブルエレメント５９にア・ノブダウンカウンタ８の減
算入力端子８ｂに送るべき出力パルスを発生させる。

従って、本発明によるときは、従来公知のもののように
Ａ、Ｂ二相の検知回路を用いなくとも磁気スケール１の
位置を常時正確に測定し得るものである。

又、叙上の如く本発明に於ては、磁気抵抗素子のピンチ
を磁気マークの幅と無関係に小さくできるものであり、
従って、磁気マークのピンチを粗くしても、磁気抵抗素
子を高密度で配設することにより分解能を高め１稈るも
のであり、又、このように構成することにより、磁気マ
ークによって強い磁界を発生させ各磁気抵抗素子を強く
磁化せしめ得るので、外部磁界の影響を受けることも少
なくなる。

尚、叙上の実施例に於ては、１０個の磁気抵抗素子を使
用し、Ｒつ常時３１１１の磁気抵抗素子が磁気マークの
上にあって磁化されるものとした。

然しながらこの磁気抵抗素子の数及び磁化される磁気抵
抗素子の数は１０及び３に限定されるものでなく、前者
は一般に５乃至２０、場合に依っては５０乃至１００程
度とすることを得るものであり、又後者に就いては、一
般的に、使用する磁気抵抗素子の約３分の１程度が常時
磁気マークにより磁化されているよう構成することが推
奨されるが、その数は使用する磁気抵抗素子の数の範囲
内で自由に設定し得るものである。

そして磁化されている磁気抵抗素子の数が多い場合には
、磁化されているものと磁化されていないものとの境界
線の近傍の一定の範囲内にある数個の磁気抵抗素子の状
態のみから磁気スケールの位置を判定することを得る。

又、叙上の実施例に於ては、磁気マークによって磁化さ
れる磁気抵抗素子の数が一定であるとしたが、磁気スケ
ールの精度と使用する磁気抵抗素子の数によっては、磁
気スケールの移動に応じ磁化される磁気抵抗素子の数が
大幅に変動する場合がある。然しなから、このような場
合でも次に説明する第２６図に示した回路を用いれば正
確な測定が可能となるものである。

今ここでは、磁気マークの幅やピッチλが厳密には一定
でな（、λ／１０の値に比しこれらの誤差が無視出来な
い場合には、一つの基準位置、即ち磁気スケール１の実
際の位置が、Ｍ及びｍを整数として、 （Ｍ＋ｍ／１０）　λ で表示される値と等しいとき、換言すれば、磁気マーク
検出回路４の位置の基準となる磁気抵抗素子１０の位置
が、相隣る磁気マーク２．２′の間を１０等分する点の
位置の一つと一致するときに於て、磁気マークにより実
際に磁化される磁気抵抗素子の数が２〜４の範囲で変動
するものとする。

第２６図中の、回路３０′、３１′、３２′、３３′、
・・・・・、３９′は、それぞれ第１図に示したアンド
ゲート３０乃至３９に替えて使用すべき演算回路である
。

これらの演算回路３０−０．３１′、３２′、３３′、
・・・・・、３９′はいずれも同じ構成であるので、こ
こでは同３０′のみに就いて図示しである。この回路３
０′は、−個のオアゲート３０−１と、三個のアンＩ゛
ゲー１−３０−２．３０−３及び３０−４とから成る。

他の回路３に’の詳細な構成は図示されていないが、こ
れらはいずれも−個のオアゲート３に−１と、三個のア
ンドゲート３に−２，３に−３及び３に−４とから成る
。

これらのアンドゲートの入力記号から、アンドゲート３
０−２は磁気抵抗素子１０乃至１９の内２１１！シか磁
化されていないときにのみ、磁気スケール１と複合ブリ
ッジ回路４の相対位置の判別に関与でき、他の場合には
その出力は常に状態０であることは直ちに理解されよう
。

同様に、アントゲ−１３０−３及び３０−３は同じく磁
化される磁気抵抗素子の数がそれぞれ３個及び４個であ
るときのみ上記相対位置の判別に関与できるが、他の場
合にはその出力が状態１となることはない。

而して、今ここでは、比較回路２０乃至２９の出力に応
じて磁気スケール１と複合ブリッジ回路４の相対位置を
、次頁の表１に示す如く判定するものとする。

然るときは、磁化されている磁気抵抗素子の数が２．３
又は４であるのに応じて、それぞれアンドゲート３に−
２，３に−３，３に−４（ｋ　＝　Ｏ〜９）が、前述の
比較回路２０乃至２９に代って磁気スケールの相対位置
を判定する。

それぞれ対応するアンドゲートの作用は第１図に於て説
明したアンドゲート３０乃至３９の作用と同断であり、
次頁の表１に示す規則に従って相対位置が判定され、対
応する唯１個のアンドゲートの出力がのみが状ｆｉｔと
なり、その出力パルスは後段に設けられたオアゲートを
通って第１図に示したフリップフロップ４０乃至４９の
いずれかのセント入力端子に伝達される。

これらのフリップフロップ４０乃至４９並びにそれらの
後段に接続された回路要素の作用は、既に説明した通り
であり、これらにより磁気スケール１の移動に伴うトラ
ンジェントエラーの発生が防止され、磁気スケール１の
移動方向が判定され、磁気スケール１の正しい位置が磁
気スケール位置表示器６に表示されることになる。

表１ 数十の如くこの回路によれば、前頁の表１に記載されて
いるように、比較回路２０乃至２９の出力状磁化される
磁気抵抗素子の数が変動する場合でも磁気スケール１の
位置を常に正確に表示し得るものである。

次に、第２７図により、複合ブリッジ回路を実装した回
路素子の一例に就いて説明する。

図は回路素子の正面図であり、図中１００はガラス又は
セラミックス等の絶縁材から成る基板であり、１０−Ｅ
、　１１−Ｅ、　１２−Ｅ、　１３−Ｌ　１４４．１５
−Ｅ、１６−［！、１７−Ｅ、　１８−［！、１９−Ｂ
は、基板１００の表面に蒸着、スパッタリング等の薄膜
形成技術に依って形成したパーマロイその他の磁気抵抗
効果合金から成る磁気抵抗素子である。

而して、これら磁気抵抗素子の両端には、それぞれ上記
磁気抵抗素子を選択的に直列接続するため上記と同様な
技術又はメッキ等により形成した銅薄膜から成るリード
１０−Ｊ、１１−Ｊ、１２−Ｊ、　１３−Ｊ。

１４−Ｊ、１５−Ｊ、１６−Ｊ、　１７−Ｊ、　１Ｂ−
Ｊ、　１９−Ｊ、並びに、定電圧電源３に接続される上
記と同様な銅薄膜から成るリード１０−ν、ＩＩ−Ｖ、
　１２−ν、１３−ν、１４−ｖ、１５−Ｇ、　１６−
Ｇ、１７−Ｇ、　１Ｂ−Ｇ、　１９−Ｇが接続しており
、リード１０−Ｊと１５−Ｊ、　　１１−Ｊと１６−Ｊ
、　　１２−Ｊと１７−Ｊ、　　１３−Ｊと１８−Ｊ、
１４−Ｊと１９−Ｊとは、それぞれその一端に設けられ
内面に導電処理が施されているスルーホールａとａ’、
ｂＩｌ！：ｂ’、ｃとｄ′、ｄとｄ′及びｅとｅ／、並
びに、基板１００の裏面に設けられた銅薄膜から成るス
ルーホール結合用のジャンピングＡ、Ｂ、Ｃ，，Ｄ及び
Ｅを介して互いに直列に接続されている。

磁気抵抗素子は厚さ５００人程度の薄膜で、例えば０．
１０〜２μｍピンチで設ける。その長さは大約磁気マー
クの設けられるトラックの幅と同程度かそれ以下とする
ことが推奨される。

各リード及びジャンピングは磁気の影響を受けず、抵抗
の低い金、銀、又は銅の薄膜でや＼厚めに構成する。

又、この回路素子には前述の基準抵抗９．９′を設けて
いないが、これらをこの回路素子に一体的に設けること
も推奨されるものである。

本発明は鉄工の如く構成されるから、本発明によれば磁
気マークの間隔、幅等に制限されることなく多数の磁気
抵抗素子を高密度に配設して、分解能を所望のレヘルに
迄高めることを得るものである。

尚、本発明の構成は鉄工の実施例に限定されるものでな
く、本発明の目的の範囲で自由に変更し得るものである
こと勿論である。

【図面の簡単な説明】

第１図は本発明にかかる磁気エンコーダの一実施例、特
に磁気抵抗素子の配置とその結合方法を示す回路図、第
２図及び第３図は上記磁気エンコーダで用いる複合ブリ
ッジ回路を構成する磁気抵抗素子の抵抗変化を示す線図
、第４図は上記複合ブリッジ回路を構成する一つの電路
に設けた中間端子の出力電圧を示す線図、第５図乃至第
１４図はそれぞれ上記複合ブリッジ回路の出力側に接続
される１０個の比較回路の出力を示すパルス波形図、第
１５図乃至第２４図はそれぞれ上記比較回路の後段に接
続される１０個のアンドゲートの出力を示すパルス波形
図、第２５図はブリッジ回路と磁気スケールの相対関係
位置を示すアップダウンカウンタの駆動回路の出力を示
すパルス波形図、第２６図は第１図に示した磁気エンコ
ーダの一部変更実施例を示す部分回路図、第２７図は複
合ブ’Ｊ　ノジ回路を実装した回路素子の正面図である
。 １−−−−−−−−−一磁気スケール ２−−−−−−−−−−一磁気マーク ３〜　　＝−−−−−一定電圧電源 ４−・−−複合ブリッジ回路 ５−−−−−−−−−一　磁気スケール位置判別回路６
−−−−−〜−−−−−−磁気スケール位置表示器７−
−−−−〜−一一一−数字表示器 ８−−−−−−〜−−−−−−−アップダウンカウンタ
９．９′−−−〜〜−−基準抵抗 １０乃至１９−−−・−磁気抵抗素子 ２０乃至２９−−　−比較回路 １００〜−一−−−−−−−−−−−回路素子の基板特
許出願人　株式会社　井上ジャパックス研究所代理人（
７５２４）最」二正太部 ｉ　　Ｉ＋ｃｃ：　Ｌ、　　−ｏ　　へ　−ローローロ
ー０−ローＣ１ｘＯ１＋ｏ　−６り〉〉シ ｃ２　　　＆　　　＞　　　　＜３６　己　５６５６６
５６区　　　区　　区　　　区　回国　図　園　区園区
　図　区へ　　の　　寸　　１０　　Φトω　り　０−
へ　ω！賊　　賊　　賊　　　味　味味憾　味　昧味味
　脈脈＜＜＜＜＜＜＜＜＜＜力 同区　区　区　開明　区　区　区　区　区１１’）　Ｃ
Ｄ　Ｉ＋ωＯｏ−への寸の一一一一−へへへへへへ

Claims (1)

1. 【特許請求の範囲】 複数の磁気抵抗素子から成る磁気マーク検出回路と、上
   記磁気マーク検出回路に電圧を供給する電源回路と、上
   記磁気マーク検出回路の出力信号を解読する判別回路と
   を具備し、磁気スケールに設けた磁気マークを読み取る
   ため使用される磁気エンコーダに於て、 磁気マーク検出回路が、２Ｎ個（但しＮは正の整数とす
   る。）の磁気抵抗素子を、相隣る磁気マークの中心間距
   離λの１／２Ｎ又はその整数倍の間隔を隔て、且つそれ
   らが磁気マーク検出回路が磁気スケールに対し相対的に
   λだけ移動するとき輪番的に１回宛磁気マークにより磁
   化されるよう配設し、上記２Ｎ個の磁気抵抗素子の中か
   ら２個宛任意に選んだものを互いに直列に接続すると共
   にその接続点に中間端子を設け、更に、上記直列に接続
   された２個の磁気抵抗素子から成る回路の総てを互いに
   並列に接続して成る回路を具備し、判別回路が、一定の
   基準電圧と上記Ｎ個の中間端子のそれぞれから出力され
   る電圧とをそれぞれ個別に比較しそれぞれ所定の電位差
   が検知されたとき出力信号を発生するＮ個の比較回路と
   、上記Ｎ個の比較回路の出力信号を解読し磁気ヘッドの
   位置を示す信号を発信する演算回路とから成る上記の磁
   気エンコーダ。