JPS61110379A - Digital recording and reproducing device for magnetic tape - Google Patents
Digital recording and reproducing device for magnetic tapeInfo
- Publication number
- JPS61110379A JPS61110379A JP23106884A JP23106884A JPS61110379A JP S61110379 A JPS61110379 A JP S61110379A JP 23106884 A JP23106884 A JP 23106884A JP 23106884 A JP23106884 A JP 23106884A JP S61110379 A JPS61110379 A JP S61110379A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- frequency
- signal
- track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
- G11B20/225—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions for reducing wow or flutter
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
く技術分野〉
本発明は、複数のトラックに分配してPCM信号を記録
し再生する、磁気テープディジタル磁気記録再生装置に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a magnetic tape digital magnetic recording and reproducing apparatus that records and reproduces PCM signals by distributing them to a plurality of tracks.
〈従来技術〉
複数のトラックの再生系として、極力回路規模を減じる
目的で、第6図に示すような時分割処理を含むディジタ
ル再生系が提案されている。<Prior Art> As a reproduction system for a plurality of tracks, a digital reproduction system including time division processing as shown in FIG. 6 has been proposed for the purpose of reducing the circuit scale as much as possible.
ここでは、ヘッドとして薄膜磁気ヘッドを使用している
が、コア利用の巻線型ヘッドを用いても何ら差えない。Here, a thin film magnetic head is used as the head, but there is no difference if a wire-wound head using a core is used.
ただ、小型、多トラツクの場合。However, in the case of small and multi-truck vehicles.
性能、生産性を考慮すれば1例示の薄膜磁気ヘッドが適
当である。Considering performance and productivity, the thin film magnetic head shown in one example is suitable.
図において、定電流源10より磁気抵抗効果型素子11
Vc一定電流を流し、磁気抵抗変化による電圧信号を得
る。コンデンサ12は、定電流源10の直流電流が増幅
回路14側に流入するのを阻止するDCカットコンデン
サであり、!′!た抵抗13と組合わせてローパスフィ
ルタを構成している。そして、増幅回路14により必要
なレベルまで増幅して、増幅された再生信号を得る。In the figure, a magnetoresistive element 11 is connected to a constant current source 10.
A constant Vc current is applied to obtain a voltage signal due to changes in magnetic resistance. The capacitor 12 is a DC cut capacitor that prevents the direct current of the constant current source 10 from flowing into the amplifier circuit 14. ′! In combination with the resistor 13, a low-pass filter is constructed. Then, the amplification circuit 14 amplifies the signal to a required level to obtain an amplified reproduction signal.
以上の回路がトラックの数だけ設けられ、各トラックか
ら再生、増幅されたPCM再生信号が。The above circuits are provided as many as the number of tracks, and a PCM reproduction signal is reproduced and amplified from each track.
アナログマルチプレクサ15に入力され、これを時分割
的に順次選択して出力する。すなわち、アナログマルチ
プレクサ15以降の回路は各トラック間にて共有に使用
されることとなる。The signals are input to the analog multiplexer 15, which selects and outputs them sequentially in a time-division manner. That is, the circuits after the analog multiplexer 15 are shared between the tracks.
アナログマルチプレクサ15で順次選択された再生信号
は、A/D変換器16によりディジタル信号に変換され
、ディジタル波形等価回路17において、ディジタル的
に再生信号の歪、波形干渉を軽減するための波形等化を
行なう。波形等化されたディジタル信号はディジタルP
LL回路18及び復号回路19に入力され、再生クロッ
ク及び再生データを抽出する。なお、ディジタルPLL
回路18.復号回路19Vi、例えば特開昭59−92
410号公報等に詳しく述べられており、説明を省略す
る。The reproduced signals sequentially selected by the analog multiplexer 15 are converted into digital signals by the A/D converter 16, and are digitally equalized in the digital waveform equivalent circuit 17 to reduce distortion and waveform interference of the reproduced signal. Do the following. The waveform-equalized digital signal is digital P
The signal is input to the LL circuit 18 and the decoding circuit 19, and a reproduced clock and reproduced data are extracted. In addition, digital PLL
Circuit 18. Decoding circuit 19Vi, for example, JP-A-59-92
It is described in detail in 410, etc., and the explanation will be omitted.
こうして得られた各トラック毎の再生データはシリアル
にディジタル信号処理回路20に入力され、復調(パラ
レル信号化)、誤り訂正等の信号処理を行ない、そして
D/A変換器21によってアナログ信号に変換し、アナ
ログオーディオ信号として出力する。The reproduced data for each track thus obtained is serially input to the digital signal processing circuit 20, where it undergoes signal processing such as demodulation (parallel signalization) and error correction, and is then converted into an analog signal by the D/A converter 21. and outputs it as an analog audio signal.
マスタークロツタ発生器22は、各回路をそれぞれ駆動
するためのクロック源でア’)、φ1〜φ3の周波数は
水晶振動子等を基準として固定である。The master clock generator 22 is a clock source for driving each circuit, and the frequencies of φ1 to φ3 are fixed with respect to a crystal oscillator or the like.
上述したいわゆるマルチプレクサ方式は、アナログマル
チプレクサ15以下各トラック間で共有して使用し1回
路規模を小さくできるとともに。The above-mentioned so-called multiplexer method allows 15 analog multiplexers or less to be shared between each track, thereby reducing the size of one circuit.
また図の例ではA/D変換器16以下の回路(づディジ
タル回路で゛あり、容易にLSI化できる利点がある。Further, in the example shown in the figure, the circuits below the A/D converter 16 (all are digital circuits) have the advantage of being easily integrated into an LSI.
ところで、磁気テープでは0〜100Hz程度のワウフ
ラッタ−等があり、これによりテープ上の記録データが
時間的に変動する。これに対し、上記したように、従来
はマスタークロツタ発生器22のクロック周波数が固定
であるため、データの変動に追従できずデータの誤りと
なった。Incidentally, magnetic tape has wow and flutter of about 0 to 100 Hz, which causes recorded data on the tape to fluctuate over time. On the other hand, as described above, conventionally, the clock frequency of the master clock generator 22 is fixed, so that it cannot follow data fluctuations, resulting in data errors.
〈発明の目的〉
本発明は、キュートラック上の記録再生信号が取り扱い
容易であることに着目して、キュートラックの再生信号
から時間軸変動に対応した可変クロックを得、ワウフラ
ッタ−等の変動によるデータ誤りを改善することを目的
とするものである。<Purpose of the Invention> The present invention focuses on the fact that the recording/reproduction signal on the cue track is easy to handle, and obtains a variable clock corresponding to time axis fluctuations from the reproduction signal of the cue track, thereby eliminating fluctuations such as wow and flutter. The purpose is to improve data errors.
〈実施例〉
以下第1図〜第5図に従って本発明の一実施例を説明す
る。<Example> An example of the present invention will be described below with reference to FIGS. 1 to 5.
第1図は本発明の一実施例を示すブロック構成図である
。なお、第6図で説明したものと同一機能を有するもの
f−i、同一符号を付して示している。FIG. 1 is a block diagram showing one embodiment of the present invention. Components fi having the same functions as those explained in FIG. 6 are designated by the same reference numerals.
ここにおいて、可変クロックの配分は次のとおりである
。Here, the distribution of variable clocks is as follows.
アナログマルチプレクサ15 、 A/D変換器16、
ディジタル波形等価回路17rfi、位相検出回路30
の出力信号である可変クロックφ0で駆動し、ディジタ
ルPLL回路18.信号回路19以下ディジタル信号処
理回路(第1図では図示せず)等は、可変クロックφ。Analog multiplexer 15, A/D converter 16,
Digital waveform equivalent circuit 17rfi, phase detection circuit 30
The digital PLL circuit 18. The signal circuit 19 and other digital signal processing circuits (not shown in FIG. 1) use a variable clock φ.
を各々遅延時間τ1、τ2の遅延回路23.24に通し
て得られるクロックφ2.φ3を用いて駆動する。The clocks φ2 . Drive using φ3.
可変クロックφ。は、キュートラックの増幅された再生
信号を、ここではアナログ波形等価回路31に通し積分
等化した後、上記の位相検出回路30に入力することに
よって得るようにしている。Variable clock φ. Here, the amplified playback signal of the cue track is passed through an analog waveform equivalent circuit 31 to be integrated and equalized, and then inputted to the phase detection circuit 30 described above.
第2図げ、磁気テープ上のトラックパターンの一例を示
すものであり、オックストラック1.複数のデータトラ
ック2,2.・・・及びキュートラック3を有している
。キュートラック3V′i、図示のように、データトラ
ック2,2.・・・とは別に設けられた幅広のトラック
であり1時分割処理とは直接関係がなく、岑ニートラッ
ク3上の変調方式もFM(Furequency Mo
dulation )方式であり、記録密度も低い。し
かしながら、データトラック2.2.・・・と同様にテ
ープフラッフの変動を受け、データトラック2,2.・
・・の代りに、キュートラック3のデータを用いて位相
検出を行なうことは可能である。The second figure shows an example of a track pattern on a magnetic tape. Multiple data tracks 2, 2 . ... and a cue track 3. Cue track 3V'i, as shown, data tracks 2, 2 . This is a wide track provided separately from the 1-time division processing, and the modulation method on the knee track 3 is also FM (Frequency Modulation).
duration) method, and the recording density is low. However, Data Track 2.2. . . . Due to tape fluff fluctuations, data tracks 2, 2 .・
. . . It is possible to perform phase detection using the data of the cue track 3 instead.
第3図にFM変調の一例を示す。上から順に。FIG. 3 shows an example of FM modulation. In order from top to bottom.
それぞれデータ列、FM変調による記録信号、読み取り
信号、積分処理した再生信号である。FM変調Ld、N
RZ I (Non−Return to Zer。These are a data string, a recording signal by FM modulation, a read signal, and an integrally processed reproduction signal. FM modulation Ld, N
RZ I (Non-Return to Zer.
I)と同様に、ビット″1”を反転ありに対応させ、ビ
ット″0”を反転なしに対応させるが、さらにビットと
ビットの境界でも反転させる。このようにFM変調は、
少なくともビット毎VC1つの変化があることが特徴で
ある。この点においてもキュートラック3の使用は位相
検出には好都合である。Similarly to I), a bit "1" corresponds to inversion, and a bit "0" corresponds to no inversion, but the boundaries between bits are also inverted. In this way, FM modulation is
It is characterized in that there is at least one change in VC per bit. In this respect as well, the use of the cue track 3 is advantageous for phase detection.
上述のように、キュートラック3はデータトラック2,
2.・・・とは独立であり、マルチプレクサ方式とは関
係なく取り扱え、キュートラック3上から、直接、連続
的に位相検出することが可能でその検出回路は演算を要
しない通常のゲート回路により容易に構成できろう
第4図は位相検出回路30のブロック構成例であり、位
相検出回路30は、図示VcE!J4らかなように、位
相比較器40.ローパスフィルタ50゜電圧制御発振器
60のいわゆるPLL回路構成からなり、電圧制御発振
器60より可変クロックφ。As mentioned above, cue track 3 is data track 2,
2. ...and can be handled independently of the multiplexer system, and the phase can be detected directly and continuously from the cue track 3, and the detection circuit can be easily used with a normal gate circuit that does not require calculations. FIG. 4 shows an example of the block configuration of the phase detection circuit 30, and the phase detection circuit 30 has the voltage VcE! J4 clear, phase comparator 40. It consists of a so-called PLL circuit configuration of a low-pass filter 50° and a voltage controlled oscillator 60, and a variable clock φ is generated by the voltage controlled oscillator 60.
を得ている。I am getting .
第5図にさらに具体的な回路例を示す。キュートラック
3から得た増幅された再生信号は、アナログ波形等価器
31により積分等化された後、位相検出回路30のレベ
ル検出器41に入力される。FIG. 5 shows a more specific example of the circuit. The amplified reproduction signal obtained from the cue track 3 is integrated and equalized by the analog waveform equalizer 31 and then input to the level detector 41 of the phase detection circuit 30.
レベル検出器41では所定のレベルと比較し。A level detector 41 compares it with a predetermined level.
0”、“1′の正パルス信号を得る。これを直接、及び
遅延回路42を通してイクスクルーシブ・ノア回路43
Vc入力し、上記正パルス信号の′0” 、′1”の反
転位置を検出する。Obtain positive pulse signals of 0'' and 1'. This is directly connected to the exclusive NOR circuit 43 through the delay circuit 42.
Vc is input, and the inversion position of '0'' and '1'' of the positive pulse signal is detected.
一方、電圧制御発振器60は、予じめ抵抗Ro、コンデ
ンサC0及び可変抵抗Rvにより標準周波数、すなわち
、ワウフラッタ−の最小のときのマスタークロツタ(第
6図参照)とほぼ同じ値の周波数に設定されているもの
とする。この電圧制御°発振器60の出力である可変ク
ロックφ。は1分周器46により1/NVc分周され、
フリップフロップ44.45のクロック端子に入力され
る。そしてフリップフロップ44のセット端子Ki、前
記イクスクルーシブ・ノア回路43の出力が印加され、
可変クロックφ0の分局クロックとの位相比較を行なう
。位相比較の結果(フリップフロップ44のQ1出力、
フリップフロップ45のQ2出力)ハ、差動アクティブ
フィルタ50を通り直流電圧に変換し、電圧制御発振器
60の周波数制御端子にフィードバックする。On the other hand, the voltage controlled oscillator 60 is set in advance to a standard frequency by a resistor Ro, a capacitor C0, and a variable resistor Rv, that is, a frequency that is approximately the same value as the master clock (see Fig. 6) when wow and flutter is at a minimum. It is assumed that The variable clock φ is the output of this voltage controlled oscillator 60. is divided by 1/NVc by the 1 frequency divider 46,
It is input to the clock terminal of flip-flops 44 and 45. Then, the output of the exclusive NOR circuit 43 is applied to the set terminal Ki of the flip-flop 44,
The phase of the variable clock φ0 is compared with the branch clock. Phase comparison result (Q1 output of flip-flop 44,
The Q2 output of the flip-flop 45 is converted into a DC voltage through the differential active filter 50 and fed back to the frequency control terminal of the voltage controlled oscillator 60.
上記により、位相比較に伴って電圧制御発振器60の発
振周波数を制御することになる。また、この制御された
可変クロックφ。が導出されて、第1図で説明したよう
に、例えばアナログマルチプレクサ15 、 A/D変
換器16.ディジタル波形等価回路17に配分される。As a result of the above, the oscillation frequency of the voltage controlled oscillator 60 is controlled in conjunction with the phase comparison. Also, this controlled variable clock φ. are derived, and as explained in FIG. 1, for example, the analog multiplexer 15, the A/D converter 16 . The signal is distributed to the digital waveform equivalent circuit 17.
これにより、ワウフラッタ−によ1リキユートラツク3
上の時間軸変動を検出して、システムのタイミングクロ
ックを可変することとなり、ひいてはデータトラック2
,2.・・・のデータの時間軸変動に対応してクロック
周期を補正することとなるので、ワウフラッタ−等によ
るデータの誤りを飛躍的に改善できる。As a result, wow and flutter causes 1 reload track and 3
By detecting the above time axis fluctuation, the system timing clock is changed, and in turn, the data track 2
,2. Since the clock period is corrected in response to the time axis fluctuation of the data, data errors caused by wow and flutter can be dramatically improved.
〈発明の効果〉 以上詳細に説明したように、本発明によれば。<Effect of the invention> As described in detail above, according to the present invention.
簡単な構成で、ワウフラッタ−等の変動によるデータ誤
りを改善する有用な磁気テープディジタル記録再生装置
が提供できる。With a simple configuration, it is possible to provide a useful magnetic tape digital recording and reproducing apparatus that improves data errors caused by fluctuations such as wow and flutter.
第1図は本発明の一実施例を説明するブロック録、再生
波形を説明する図、第4図は第1図の要部ブロック構成
図、第5図は第4図の具体的回路構成図。第6図は従来
例を説明するブロック構成図である。
2・・・データトラック、3・・・キュートラック、1
0・・・定電流源、11・・・衰気抵抗効果素子。
14・・・増幅回路、15・・・アナログマルチプレク
サ。
16・・・A/D変換器、17・・・ディジタル波形等
価回路、18・・・ディジタルPLL回路、19・・・
復号回路、22・・・マスタークロツタ発生器、30・
・・位相検出回路、31・・・アナログ波形等価回路、
40・・・位相比較器、50・・・ローパスフィルタ、
60・・・電圧制御発振器、φ。・・・可変クロック。FIG. 1 is a block diagram explaining an embodiment of the present invention and a diagram explaining reproduced waveforms, FIG. 4 is a block diagram of the main part of FIG. 1, and FIG. 5 is a specific circuit diagram of FIG. 4. . FIG. 6 is a block diagram illustrating a conventional example. 2...Data track, 3...Cue track, 1
0... Constant current source, 11... Attenuation resistance effect element. 14... Amplification circuit, 15... Analog multiplexer. 16... A/D converter, 17... Digital waveform equivalent circuit, 18... Digital PLL circuit, 19...
Decoding circuit, 22... Master clock generator, 30.
... Phase detection circuit, 31 ... Analog waveform equivalent circuit,
40... Phase comparator, 50... Low pass filter,
60...voltage controlled oscillator, φ. ...Variable clock.
Claims (1)
号を記録し再生する装置において、前記磁気テープのキ
ュートラック上の信号を用いて位相比較する手段、該位
相比較に基づき再生処理の動作クロックを可変周波数と
する手段を備えてなることを特徴とする磁気テープディ
ジタル記録再生装置。1. In an apparatus for recording and reproducing digital signals on a magnetic tape having a plurality of tracks, a means for performing phase comparison using signals on the cue track of the magnetic tape, and a variable frequency operating clock for reproduction processing based on the phase comparison. 1. A magnetic tape digital recording and reproducing device comprising means for:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23106884A JPS61110379A (en) | 1984-10-31 | 1984-10-31 | Digital recording and reproducing device for magnetic tape |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23106884A JPS61110379A (en) | 1984-10-31 | 1984-10-31 | Digital recording and reproducing device for magnetic tape |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61110379A true JPS61110379A (en) | 1986-05-28 |
Family
ID=16917780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23106884A Pending JPS61110379A (en) | 1984-10-31 | 1984-10-31 | Digital recording and reproducing device for magnetic tape |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61110379A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0263477A2 (en) * | 1986-10-10 | 1988-04-13 | Minnesota Mining And Manufacturing Company | Dynamic record medium wear monitor |
-
1984
- 1984-10-31 JP JP23106884A patent/JPS61110379A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0263477A2 (en) * | 1986-10-10 | 1988-04-13 | Minnesota Mining And Manufacturing Company | Dynamic record medium wear monitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100260066B1 (en) | Disc reproducing device | |
US5488516A (en) | Apparatus for reproducing n digital signals from n adjacent tracks on a record carrier | |
US6157603A (en) | Disk reproduction apparatus capable of continuously varying a reproduction speed | |
JPH0748723B2 (en) | Data clock generation circuit | |
JPS61110379A (en) | Digital recording and reproducing device for magnetic tape | |
JPS601654A (en) | Recording device | |
JPS61148607A (en) | Multitrack magnetic signal reproducing device | |
EP0623926B1 (en) | Arrangement for reproducing n digital signals from n adjacent tracks on a record carrier | |
JPS6051163B2 (en) | Digital signal recording and reproducing device | |
JPS5954017A (en) | High-density recording disk reproducer | |
JPH0159669B2 (en) | ||
JPS601699B2 (en) | PCM recording/playback device | |
KR100197095B1 (en) | Device for magnetic recording and reproducing digital signals | |
SU585527A1 (en) | Apparatus for magnetic recording/reproducing of binary signals | |
JPS63113982A (en) | Digital signal detecting circuit | |
JPH0713090Y2 (en) | Data recorder | |
JP2582502B2 (en) | Recording current setting method for magnetic tape device | |
JP2682025B2 (en) | Magnetic recording / reproducing device | |
SU1663626A1 (en) | Device for multichannel signal recording and reproduction | |
JPS6045975A (en) | Pulse code modulation device | |
JP3312654B2 (en) | Magnetic recording device and magnetic reproducing device | |
KR840001041Y1 (en) | Control circuit for sound and characters signal | |
KR900008730Y1 (en) | Clock generating circuit for reproducing of data | |
JPS61117767A (en) | Digital signal reproducing system | |
JPS58108588A (en) | Voice signal processor |