JPS6097653A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6097653A JPS6097653A JP20520583A JP20520583A JPS6097653A JP S6097653 A JPS6097653 A JP S6097653A JP 20520583 A JP20520583 A JP 20520583A JP 20520583 A JP20520583 A JP 20520583A JP S6097653 A JPS6097653 A JP S6097653A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- leads
- main body
- lead
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は、樹脂封止型半導体装置に関し、特に外部リー
ド端子の多い多ピン型半導体装置に関するものでるる。
ド端子の多い多ピン型半導体装置に関するものでるる。
口、従来技術
最近、時計、電子卓上計算機等の電子機器が小型化され
、液晶等の表示素子を直接半導体素子で駆動するように
なるにつれて、半導体素子からの外部リード端子の多い
多ピン型半導体装置がめられるようになってきた。一方
、上記のような電子機器に使用する半導体装置は、封止
用樹脂の信頼性の向上等によシ、従来のごとく、高価な
セラミックケースは使わずに、安価な樹脂封止を行うの
が一般化している。
、液晶等の表示素子を直接半導体素子で駆動するように
なるにつれて、半導体素子からの外部リード端子の多い
多ピン型半導体装置がめられるようになってきた。一方
、上記のような電子機器に使用する半導体装置は、封止
用樹脂の信頼性の向上等によシ、従来のごとく、高価な
セラミックケースは使わずに、安価な樹脂封止を行うの
が一般化している。
多ピン型半導体装置として、従来からリードが樹脂本体
からほぼ水平方向に出ているフラット型半導体装置や、
シュリンクＤＩＰ半導体装置がある。
からほぼ水平方向に出ているフラット型半導体装置や、
シュリンクＤＩＰ半導体装置がある。
従来の７ラツト型半導体装置は、第１図の斜視図に示す
如く、樹脂本体１の４箇所の側部から出た外部リード端
子２が階段状に曲けられている。
如く、樹脂本体１の４箇所の側部から出た外部リード端
子２が階段状に曲けられている。
このような、従来の７ラツト型半導体装置では、外部リ
ード端子が１００ピン迄は可能であるが、外部リード端
子の幅が狭くなる為に、リード曲シが生じやすく、隣接
するリードが互いに接触したシ、プリント基板に実装す
る際の基板と半導体装置の位置合わせ精度が高く要求さ
れ、実装しにくい等の問題がめった。一方、処在セラミ
ックパッケージでは２００ピン程度の外部リード端子を
有する製品が生産されているが、コストダウンの為に、
樹脂封止型半導体装置による２００ピン程度の実現も検
討されている。
ード端子が１００ピン迄は可能であるが、外部リード端
子の幅が狭くなる為に、リード曲シが生じやすく、隣接
するリードが互いに接触したシ、プリント基板に実装す
る際の基板と半導体装置の位置合わせ精度が高く要求さ
れ、実装しにくい等の問題がめった。一方、処在セラミ
ックパッケージでは２００ピン程度の外部リード端子を
有する製品が生産されているが、コストダウンの為に、
樹脂封止型半導体装置による２００ピン程度の実現も検
討されている。
ハ０発明の目的
本発明は上記の状況に鑑みてなされたものであシ、リー
ド曲シが生じに＜＜、実装しやすい１００ピン以上の樹
脂封止型半導体装置を提供することを目的としている。
ド曲シが生じに＜＜、実装しやすい１００ピン以上の樹
脂封止型半導体装置を提供することを目的としている。
二０発明の構成
本発明の樹脂封止型半導体装置は、樹脂本体から出てい
る外部リードが樹脂本体に沿って内側にげられたり′−
ドが交互に配置されておシ、該リードの最下点が全て同
一平面上にある構成を有する。
る外部リードが樹脂本体に沿って内側にげられたり′−
ドが交互に配置されておシ、該リードの最下点が全て同
一平面上にある構成を有する。
ホ、実施例
以下本発明を実施例によシ説明する。
第２図（ａ）は本発明の第１の実施例の斜視図でめシ、
同図（ｂ）は同図（ａ）の半導体装置をプリント回路基
板に実装した状態のＡ−Ａ断面図である。これらの図に
おいて、樹脂本体１の４箇所の側部から出た外部リード
は、樹脂本体１の外側に階段状に曲げられたリード３ａ
と、樹脂本体の側面に沿って内側に曲げられたリード３
ｂが交互に配置されている。
同図（ｂ）は同図（ａ）の半導体装置をプリント回路基
板に実装した状態のＡ−Ａ断面図である。これらの図に
おいて、樹脂本体１の４箇所の側部から出た外部リード
は、樹脂本体１の外側に階段状に曲げられたリード３ａ
と、樹脂本体の側面に沿って内側に曲げられたリード３
ｂが交互に配置されている。
このような本発明の半導体装置では、外部リード３ａ同
志のピッチ間隔は、第１図に示した従来の半導体装置の
外部リード２同志のピッチ間隔の２倍なので、リード同
志がショートすることがない。また、プリント回路基板
１１に実装した場合、樹脂本体１に沿って内側に曲げら
れたり一ド３ｂと外方向に曲げられたリード３ａの最下
点は同一平面であるので、プリント回路基板１１上のコ
ンタクト用配線パッド１２．１３に容易に実装できるＯ 第３図は従来の７ラツト半導体装置用プリント基板２１
のコンタクト用配線パッド２２のパターンである。コン
タクト用配線パッド２２のパッド間ピッチは、第１図に
示すような、実装するフラット半導体装置のリード２の
ピッチと等しくしなければならないので、外部リード端
子数が増加するのに従ってピッチが小さくなシ、コンタ
クト用配線パッド２２のパッド幅が狭く、プリント基板
製造時の高いエツチング精度が要求される。また、フリ
ント基板２１のコンタクト用配線パッド２２の幅も狭い
ので、実装時にはプリント基板に対する半導体装置の位
置合わせ精度が非常に高く要求される。
志のピッチ間隔は、第１図に示した従来の半導体装置の
外部リード２同志のピッチ間隔の２倍なので、リード同
志がショートすることがない。また、プリント回路基板
１１に実装した場合、樹脂本体１に沿って内側に曲げら
れたり一ド３ｂと外方向に曲げられたリード３ａの最下
点は同一平面であるので、プリント回路基板１１上のコ
ンタクト用配線パッド１２．１３に容易に実装できるＯ 第３図は従来の７ラツト半導体装置用プリント基板２１
のコンタクト用配線パッド２２のパターンである。コン
タクト用配線パッド２２のパッド間ピッチは、第１図に
示すような、実装するフラット半導体装置のリード２の
ピッチと等しくしなければならないので、外部リード端
子数が増加するのに従ってピッチが小さくなシ、コンタ
クト用配線パッド２２のパッド幅が狭く、プリント基板
製造時の高いエツチング精度が要求される。また、フリ
ント基板２１のコンタクト用配線パッド２２の幅も狭い
ので、実装時にはプリント基板に対する半導体装置の位
置合わせ精度が非常に高く要求される。
一方、第４図は本発明による半導体装置用プリント基板
１１のコンタクト用配線パッドのパターン１２．１３で
ある。コンタクト用配線パッドは外周の配線パッド１２
と内周の配線パッド１３が交互に配置されているので、
配線パッド幅寸法が大きく設計できる。従って、配線パ
ターンの精度も高度のものは要求されず、かつ実装時に
はプリント基板に対する半導体装置の位置合わせ精度も
従来に比較して低くて済む。このように、プリント基板
の設計や実装に利点を有する本発明は、更に多ピン型半
導体装置の製造方法においても利点を有する。
１１のコンタクト用配線パッドのパターン１２．１３で
ある。コンタクト用配線パッドは外周の配線パッド１２
と内周の配線パッド１３が交互に配置されているので、
配線パッド幅寸法が大きく設計できる。従って、配線パ
ターンの精度も高度のものは要求されず、かつ実装時に
はプリント基板に対する半導体装置の位置合わせ精度も
従来に比較して低くて済む。このように、プリント基板
の設計や実装に利点を有する本発明は、更に多ピン型半
導体装置の製造方法においても利点を有する。
第５図は本発明の第２の実施例について説明するための
図で、同図（ａ）は従来のフラット半導体装置の切断曲
げ前の平面図でロシ、樹脂本体１から外部リード２が出
ておシ、タイツ（−４によってリードが保持されている
。従来のフラット半導体装置の製造方法によれば、この
タイツ（−４を切断用ポンチ３１で切抜いて分離した後
にリード折シ曲げを行なう。その為に隣接する外部リー
ド２の間には切断用ポンチ３１の入る十分な間隔が必要
でめった。第５図（ｂ）は本発明による第２の実施例で
アシ、樹脂部本体１から幅の広い外部リード５ａと幅の
狭い外部リード５ｂが出ている。外部リード５ａは樹脂
本体１の外方向に階段状に曲げる為に、リード幅が広く
設計してアシ、リード変形が生じにくい効果を有する。
図で、同図（ａ）は従来のフラット半導体装置の切断曲
げ前の平面図でロシ、樹脂本体１から外部リード２が出
ておシ、タイツ（−４によってリードが保持されている
。従来のフラット半導体装置の製造方法によれば、この
タイツ（−４を切断用ポンチ３１で切抜いて分離した後
にリード折シ曲げを行なう。その為に隣接する外部リー
ド２の間には切断用ポンチ３１の入る十分な間隔が必要
でめった。第５図（ｂ）は本発明による第２の実施例で
アシ、樹脂部本体１から幅の広い外部リード５ａと幅の
狭い外部リード５ｂが出ている。外部リード５ａは樹脂
本体１の外方向に階段状に曲げる為に、リード幅が広く
設計してアシ、リード変形が生じにくい効果を有する。
また、外部リード５ｂは樹脂本体１に沿って内側に曲げ
られるので、リード変形が生ずる可能性はなく、ピン数
を増す目的でリード幅を狭くしてらる。外部リード５ａ
。
られるので、リード変形が生ずる可能性はなく、ピン数
を増す目的でリード幅を狭くしてらる。外部リード５ａ
。
５ｂを保持するタイバー６は従来のように切断用ポンチ
で切シ抜くのではなく、切断兼臼げ金型３２によって外
部リード５ｂを切シ曲げて外部リード５ａと外部リード
５ｂを分離する。この方法によれば、リード間隔は狭い
程タイバー６はリード成形後にタイバー残ル部分が目立
たなくなるので、従来の半導体装置のようにリード間隔
を一十分空けることは不必要である。また、従来のリー
ド変形に対しても外部リードのリード幅を広くできる為
に、半導体装置への衝撃に対する強度が強くなシ、リー
ド変形を減少させることができる。
で切シ抜くのではなく、切断兼臼げ金型３２によって外
部リード５ｂを切シ曲げて外部リード５ａと外部リード
５ｂを分離する。この方法によれば、リード間隔は狭い
程タイバー６はリード成形後にタイバー残ル部分が目立
たなくなるので、従来の半導体装置のようにリード間隔
を一十分空けることは不必要である。また、従来のリー
ド変形に対しても外部リードのリード幅を広くできる為
に、半導体装置への衝撃に対する強度が強くなシ、リー
ド変形を減少させることができる。
二１発明の効果
このように、本発明によれば、１０ｏピン以上の多ピン
化を可能にし、プリント基板への実装を容易にする。し
かも、本発明の半導体装置はセラミック半導体装置に比
較して非常に安価に製造できるという長所がるる。
化を可能にし、プリント基板への実装を容易にする。し
かも、本発明の半導体装置はセラミック半導体装置に比
較して非常に安価に製造できるという長所がるる。
なお、実施例には樹脂本体から外部リード端子が４方向
に出ているフラット半導体装置について示したが、外部
リード端子が２方向に出ているミニフラット半導体装置
にも適用でき、何ら４方向の半導体装置に限定するもの
ではない。
に出ているフラット半導体装置について示したが、外部
リード端子が２方向に出ているミニフラット半導体装置
にも適用でき、何ら４方向の半導体装置に限定するもの
ではない。
第１図は従来のフラット半導体装置の斜視図、第２図（
ａ）は本発明によるフラット半導体装置の第１の実施例
の斜視図、同図（ｂ）同図（ａ）の半導体装置をプリン
ト回路基板に実装した状態のＡ−Ａ断面図、第３図は従
来のフラット半導体装置を実装するプリント基板のコン
タクト用配線パッドパターンの平面図、第４図は本発明
によるフラット半導体装置を実装するプリント基板のコ
ンタクト用配線パッドパターンの平面図、第５図（ａ）
は切断曲げ前の状態の従来のフラット半導体装置の部分
平面図、第５図（ｂ）は切断曲げ前の状態の本発明によ
る第２の実施例のフラット半導体装置の部分平面図でる
る。 １・・・・・・樹脂本体、２・・・・・・従来の外部リ
ード、３ａ、５ａ・・・・・・外方に引出した外部リー
ド、３ｂ。 ５ｂ・・・・・・内側に折曲げた外部リード、４．６・
・・・・・タイバー、１１．２１・・・・・・プリント
回路基板、１２．１３．２２・・・・・・コンタクト用
配線パッド、３１・・・・・・タイバー打抜き用ポンチ
、３２・・団・タイバー切断兼リード曲げ金型。 第 １区 （幻 Ｕり 第Ｚ図 又 ｈ 裁 ２
ａ）は本発明によるフラット半導体装置の第１の実施例
の斜視図、同図（ｂ）同図（ａ）の半導体装置をプリン
ト回路基板に実装した状態のＡ−Ａ断面図、第３図は従
来のフラット半導体装置を実装するプリント基板のコン
タクト用配線パッドパターンの平面図、第４図は本発明
によるフラット半導体装置を実装するプリント基板のコ
ンタクト用配線パッドパターンの平面図、第５図（ａ）
は切断曲げ前の状態の従来のフラット半導体装置の部分
平面図、第５図（ｂ）は切断曲げ前の状態の本発明によ
る第２の実施例のフラット半導体装置の部分平面図でる
る。 １・・・・・・樹脂本体、２・・・・・・従来の外部リ
ード、３ａ、５ａ・・・・・・外方に引出した外部リー
ド、３ｂ。 ５ｂ・・・・・・内側に折曲げた外部リード、４．６・
・・・・・タイバー、１１．２１・・・・・・プリント
回路基板、１２．１３．２２・・・・・・コンタクト用
配線パッド、３１・・・・・・タイバー打抜き用ポンチ
、３２・・団・タイバー切断兼リード曲げ金型。 第 １区 （幻 Ｕり 第Ｚ図 又 ｈ 裁 ２
Claims (1)
- たり一ドと樹脂本体の外方向に階段状に曲げたリードと
から構成され、かつ、これらのリードは交互に配置され
ていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20520583A JPS6097653A (ja) | 1983-11-01 | 1983-11-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20520583A JPS6097653A (ja) | 1983-11-01 | 1983-11-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6097653A true JPS6097653A (ja) | 1985-05-31 |
Family
ID=16503136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20520583A Pending JPS6097653A (ja) | 1983-11-01 | 1983-11-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097653A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4794446A (en) * | 1985-10-25 | 1988-12-27 | Mitsubishi Denki Kabushiki Kaisha | Electrode device and a method for making the same |
| JPH0245650U (ja) * | 1988-09-24 | 1990-03-29 | ||
| US9084348B2 (en) | 2009-12-07 | 2015-07-14 | Murata Manufacturing Co., Ltd. | High-frequency module |
-
1983
- 1983-11-01 JP JP20520583A patent/JPS6097653A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4794446A (en) * | 1985-10-25 | 1988-12-27 | Mitsubishi Denki Kabushiki Kaisha | Electrode device and a method for making the same |
| JPH0245650U (ja) * | 1988-09-24 | 1990-03-29 | ||
| US9084348B2 (en) | 2009-12-07 | 2015-07-14 | Murata Manufacturing Co., Ltd. | High-frequency module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101015268B1 (ko) | 리드프레임 기반 플래시 메모리 카드 | |
| US6713322B2 (en) | Lead frame for semiconductor package | |
| KR100568225B1 (ko) | 리드 프레임 및 이를 적용한 반도체 패키지 제조방법 | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| KR100286906B1 (ko) | 단일 리드 프레임으로부터 형성된 한 쌍의 방열단자와 복수개의 리드단자를 갖는 반도체 장치의제조방법 및 그 단일 리드프레임 | |
| US20050017332A1 (en) | Asymmetric partially-etched leads for finer pitch semiconductor chip package | |
| JPH10242374A (ja) | 半導体装置 | |
| JPS6097653A (ja) | 半導体装置 | |
| EP3982405A1 (en) | Semiconductor package with improved board level reliability | |
| JPS59107551A (ja) | 半導体装置 | |
| JPH03289162A (ja) | 面実装型電子部品 | |
| KR900001989B1 (ko) | 반도체장치 | |
| JP2737373B2 (ja) | リードフレーム及び集積回路の製造方法 | |
| KR950003907B1 (ko) | 반도체 리이드 프레임 | |
| JPH11354689A (ja) | フレーム状基板とその製造方法及び半導体装置の製造方法 | |
| JP3019497B2 (ja) | 半導体装置とその製造方法 | |
| JPH02138766A (ja) | 電子部品のパツケージ構造 | |
| KR100645191B1 (ko) | 반도체 패키지 | |
| JPH08236672A (ja) | リードフレーム及びそれを用いた面実装パッケージ半導体電子部品の製造方法 | |
| KR970001139Y1 (ko) | 비엘피(blp)용 리드 프레임 | |
| JPH09331006A (ja) | 樹脂封止型半導体装置 | |
| JPH0758268A (ja) | 半導体装置及びリードフレーム | |
| JPH01119045A (ja) | リードフレーム | |
| JPH08264705A (ja) | 半導体装置及びそれを用いた実装構造及び実装方法 | |
| KR19990003744U (ko) | 반도체 패키지 |