JPS6093817A - 可変遅延ライン装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電気信号の遅延ライン装置に関するもので、特
に、マイクロ波周波数で動作する電子的に可変の遅延ラ
イン装置に関するものである。

従来の技術 遅延ライン装置は、第２の信号の到着時間に対する第１
の信号の到着時間を調節するための信号処理操作に使用
されている。遅延ライン装置はデジタル回路装置で組立
ててもよいしアナログ回路装置で組立ててもよく、また
、その遅延は固定でも可変でもよい。アナログ構造の電
子的に可変の遅延ライン装置の場合には、遅延ライン装
置のコントロール端子への電圧の印加によって遅延の量
を変えることができる。サイン形の波形をもつ信号の遅
延（これはマイクロ波の応用において、しばしば生ずる
状態である）に関しては、遅延ライン装置は移相を与え
ることになる。かくてこの状態では、遅延ライン装置は
移相器とみなしてよい。

可変移相を電子的に加える回路には市販の多くの回路が
あるが、電子的に可変遅延を１７．える回路は殆どない
。

従って、マイクロ波信号が電子的に可変な遅延ラインお
よび移相器の利用による利点を得ることができるが、市
販の半導体回路では適当な能力が与えられないという問
題がある。

発明の構成 比較的低い周波数からマイクロ波領域まで周波数範囲の
電気信号に遅延および移相を与える本発明による電気回
路によって、前記の問題は解決され、且つ他の利点も得
られる。

本発明による遅延および移相回路の目的は、１００ＧＨ
ｚまでの周波数でほぼ０−１８０度の範囲内で電子的に
可変の移相を与えることである。

本発明による回路は、マイクロストリップ伝送ラインお
よび一組のバラクタダイオード（νａｒａｃｔｏｒｄｉ
ｏｄｅ）を備え、このダイオードは伝送ラインを横切っ
て接続され、一連の位置で互いに離されて、遅延ライン
装置の形態を与える。この形態は、伝送ラインとダイオ
ードの相互接続部にｋｉｎ合わされた直列のインダクタ
ンスを有し、且つ順次のダイオードと組合わされた並列
のキャパシタンスを有している。バラクタダイオードは
、好ましくは、砒化ガリウムのような高いＱ値の半導体
によって構成され、これによりダイオードのキャパシタ
ンスが、ダイオードの端子にまたがって印加される逆バ
イアス電圧の関数として変化するようになっている。

マイクロストリップ伝送ラインは、基板上にイ」着され
た金属化層として形成されたグラウンド面、或いは絶縁
性支持体上の薄い金属グラソデイングによって形成され
たグラウンド面を備えている。

マイクロストリップ導体は、金のような導電材料のリボ
ンの形態のもので、このリボンは、移動する横方向の電
磁波を支持するように一定の間隔だけグラウンド面から
離隔している。バイアス電圧が、ｒｆ（高周波）エネル
ギの漏洩を防ぐフィルタ回路によってリボンに結合され
る。かくして、遅延ラインが閉じたボックスの中にパッ
ケージされている本発明の一実施例においては、このボ
ックスは３個の端子を備え、最初の２つの端子は遅延ラ
イン装置の入力および出力ボートで、第３の端子はバイ
アス電圧を加えるためのアクセスボートとして働く。

遅延ライン装置によって与えられる遅延または移相の変
化は、個々のバラクタダイオードのキャパシタンスの大
きさによって定まる。遅延または移相の変化はバイアス
電圧を変えることによって達成される。

モノシリツク集積回路として構成される本発明の実施例
に関しては、バラクタダイオードは砒化ガリウムの基板
から立上る手段とし°ζ形成される。

金属ポストがメサから延びて、リボン形のマイクロスト
リップ導体に接触する。基板の表面は金属化表面を支持
しこの金属化表面は、対応するメ勺の周りに配置された
環状溝の組によってメ勺から絶縁されている。リボンと
グラウンド面の間のスペースは単なる空気間隙でもよい
し、或いは、ガラスのような低損失の誘電材料でもよい
。

実施例 本発明をよりよく理解し且つ本発明の上記の目的および
その他の目的をよりよく理解できるように、以下、図面
を参照して説明する。

第１−４図に、本発明に係る遅延ライン装置２０が示さ
れている。この遅延ライン装置２０は、第１０図を参照
して説明する増車皿回路内に、例として示すように、電
気信号に遅延および移相を与えるものである。遅延ライ
ン２０ばセラミック、のような電気絶縁性の材料のボッ
クス２２内に包囲され、このボックス２２は底２４、側
壁２６、後壁２８、前壁３０、カバー３２を有している
。

銅シート等の金属シートのタラソデイング３４が底２４
の内面に付着されている。同様の形態のタラッデイング
３６がカバー３２の内面上に付着され、さらにタラソデ
イング３８が壁２６．２８．３０の内面に沿って付着さ
れる。タランデイング３８の上縁はそれぞれの壁の頂部
をこえてのび、弯曲して、スプリング４０の形態の端部
を形成するようにすることができて、このスプリング４
０はカバー３２のタラッデイング３６に対して圧着して
、マイクロ波エネルギがボックス２２の中から漏れるの
を防止する。

第１図、第２図に示す本発明の実施例においては、遅延
ライン装置２０は、バラクタチップ４２の形態の可変容
量素子を備え、これらのチップは底２４に沿って直列に
配置され、各バラクタチップ４２の下方の端子（図示せ
ず）は底２４に沿うタラッデイング３４と電気的に接触
している。各バラクタチップ４２の頂部の端子４４は、
金のリボンのような金属リボンの形態のマイクロストリ
ップ導体４６によって相互に接続されている。マイクロ
ストリップ導体４６は、それぞれのバラクタチップ４２
の頂部の端子４４０間を順次に通る経路を通り、底のタ
ラッデイング３４によって形成されるグラウンド面とマ
イクロストリップ導体４６の間に各チップ４２を電気的
に接続する状態とするようになっている。この導体４Ｇ
とグラウンド面の間に配置されたチップ４２の組織は、
遅延ライン装置の所望の形態を呈している。

ボックス２２は前壁３０に入力ボート４８およ０ び出力ポート５０を支持している。マイクロストリップ
導体４６の一端は入力ボート４８に接続され、マイクロ
ストリップ導体４６の他端は出力ポート５０に接続され
ている。これにより、ボート４８および５０は、それぞ
れ、遅延ライン２ｏの入力ボートおよび出力ポートとし
て働く。

バイアス回路５２がマイクロストリップ導体４６に接続
されて、クラツディング３４によって与えられるグラウ
ンド面と導体４６の間に電圧を印加する。周知の如く、
バラクタのキャパシタンスは、その端子にまたがって印
加される逆バイアス電圧の大きさに従って変化する。か
くして、バイアス回路５２は、各チップ４２に所望の大
きさのキャパシタンスを与えるようにバラクタデツプ４
２の各々にまたがって必要量のバイアス電圧を印加する
能力を与える。前壁３０に支持されたボート５４は、バ
イアス回路５２に接続されて、バイアス回路５２への外
部の電圧源（図示せず）の接続を許すようになっている
。

バイアス回路５２は、直列に接続された抵抗器５６、ダ
イオード５８、インダクタ６０をｈｉ管えている。イン
ダクタ６０はダイオード５８とバイアスボート５４の間
に接続され、抵抗器６２がダイオード５８とインダクタ
６０の接続点をクラツディング３４によって与えられる
接地に接続する。

抵抗器５６は導体４６をダイオード５８と接続し、導体
４６との接続は入力ボート４８の近くに示されている。

所望ならば、この接続部は出力ポート５０の近くにつく
ってもよく、バイアス電流は直流（Ｄ　Ｃ）の性質をも
つもので、こわ用遅延ライン装置２０の任意の適宜の点
に接続すればよいことがわかる。抵抗器５６は、バイア
ス回路５２内に直列の電圧降下を与え、一方、抵抗器６
２はバイアス電圧源に対して適当な負荷を与え、旧つイ
ンダクタ６０と協働して、バイアス回路５２およびボー
ト５４に沿ってバイアス電圧源に伝播しようとするマイ
クロ波エネルギを減衰する働きをする。ダイオード５８
は、バイアス電圧源の端子の不注意による逆転から遅延
ライン装置を保護する。

マイクロストリップ４６およびバラクタチップ１ ４２を含む遅延ライン装置２０の配置は第１図に最もよ
く示されている。第１図においては、ボックス２２のカ
バー３２を部分的に除去して遅延ライン装置２０の形態
を示しである。遅延ライン装置２０の残部は想像線で示
しである。各バラクタチップ４２は、導体４６をクラツ
ディング３４のグラウンド面から所定の間隔に位置決め
するためのポストまたは支持体として働く。これにより
、横方向の電磁波が導体４６に沿って伝播でき、電界が
導体４６とグラウンド面の間に指向される。

電磁波の伝播はマイクロ波周波数において最も良く観察
され、実質的に低い周波数（メガヘルツ周波数領域以下
）にある導体４６とチップ４２の接続部は、より目立つ
作用として、バラクタチップ４２の並列接続として作用
し、上記のより低い周波数で移相を与える。

３個のボート４８．５０．５４は同じ構造のものでよい
。例えば、出力ポート５０は第３図に拡大断面図として
示されている。ボート５ｏはハウジング６４を有し、こ
れが前壁３０を貫通してい３ ２ る。ハウジング６４は円筒形のケース６６を有し、その
端には、前壁３０の内側に位置するフランジ６８が形成
されている。円筒形のケース６６ばさらにフランジ７０
を有し、これは前壁３０の外側面に沿って該ケースから
のびている。ロッド７２がケース６６の軸線に沿っての
びていて、これはケースの中に位置し、誘導体のスリー
ブ７４によってこれから電気的に絶縁されている。ケー
ス６０とロッド７２は銅またはアルミ等の導電材料でつ
くられている。ボート５０は同軸伝送ラインの形態を有
し、ケース６６は同軸伝送ラインの外部導体として働き
、ロッド７２は中央導体として働く。マイクロストリッ
プ導体４６の一端はロッド７２の一端と電気的に接触し
、導体４６とロッド７２は鑞接等によって結合される。

ハウジング６４の構造に関しては、外側のフランジ７０
は例えばネジ込み（図示せず）等の周知の態様でケース
６６に固定でき、これによって、ケース６６が前壁３０
に挿入された後に、フランジ７０をケース６６にとりつ
けることができる。

４ 第４図は、第１図の遅延ライン２０の一部の電気的等価
回路を略示する。各バラクタチップ４２は抵抗器７８と
直列の可変キャパシタ７６としてあられされている。バ
ラクタデツプ４２の上部端子４４とマイクロストリップ
導体４６の間の接続は、インダクタ８０によってあられ
されていて、そのインダクタンスは接続部の素子のイン
ダクタンスをあられす。この素子は端子４４におけるワ
イヤの長さおよび端子４４への導体４６の接続に使用さ
れているワイヤの長さである。バラクタチップ４２の間
のマイクロストリップ導体４６に沿う電磁波の伝播に関
して前述したように、タラワディング３４のグラウンド
面と協働する導体４６の各部分は伝送ラインを形成し、
この伝送ライン８２は、第４図に示すように、インダク
タ８０と直列に端子４４を相互接続する。キャパシタ７
６のキャパシタンスは端子４４とグラウンドの間のバイ
アス電圧の印加に応じて可変であることば理解されよう
。それで遅延ライン２０電気的パラメータはバイアス電
圧の大きさの変化によって変化でき、これにより、遅延
ライン２０に沿う電磁波の伝播速度が変化する。周知の
如く、伝播速度はライン内のインダクタンスとキャパシ
タンスの大きさによって定まり、従って、前記のキャパ
シタンスの変化は伝播速度の変化をもたらす。

変形例として、第１図に示すバラクタチップ４２の組の
代りに、それぞれ、砒化ガリウムの基板から立上るメサ
として形成されたバラクタのモノリシック列を設けても
よい。そのときには、伝送ライン８２（第４図）の相互
に接続する区分は、マイクロストリップ導体をグラウン
ド面に対して離隔するため、支持構造体上および基板上
に金属層を選択的に付着することによって形成される。

第５図−第９図に、バラクタチップの代りに立上りメサ
を設けた前記のモノリシック組織を構成する工程を示す
。第５図−第９図はモノリシック構造の一部分のみに関
するもので、これらの図は、単一のバラクタおよびこれ
と伝送ラインの相互接続を示しているが、モノリシック
列の他のバラクタも同様に形成されることは理解されよ
う。

５ この工程は、従来の周知の技術によってｎ−ドープ砒化
ガリウムの如き基板８６の上にメサ８４をつくることか
ら始まる。基板の厚さおよび伝送ラインの素子間の間隔
は、直接に図中にミル（１０００分の１インチ）で示し
である。金等の導電性の大なる金属層が基板上に付着さ
れて、第６図に示すように金属化層８８を形成する。メ
サ８４を層８８から絶縁するようにメサ８４の基部を取
囲む円形の透孔９０が層８日につくられる。

金属製のボスト９２、好ましくは金のボスト、がメサ８
４の上につくられ、その周りの領域は第７図に示すよう
にフォトレジストのコーチング９４で被覆される。その
後コーチング９４の一部分、すなわち、ボスト９２の直
ぐ上の部分はエツチングにより除去され、第８図に示す
ように、金属層９６がコーチング９４の上面の上に付着
される。

層９６は下方に沈んで、コーチング９４がエツチングに
より除去された領域でボスト９２に接触する。その後、
層９６の部分がエツチングで除去されて金のリボン９８
を残しく第９図の平面図参照）、７ １に れが第１図のマイクロストリップ導体４６として働く。

リボン９８構成の際、フォトレジストのコーチング９４
を完全にエツチングによって除去して、リボン９８と層
８８の間の絶縁体として働く空の空気間隙を形成するよ
うにしてもよい。また、この構造は二酸化珪素の如き、
他の形態の電気的絶縁体を使用するようにしてもよい。

この場合には、二酸化珪素はフォトレジストの代りに付
着され、リボン９８を形成した後にも、リボン９８と層
８８の間に絶縁部材として残存するようにされる。

モノリシックの形態の実施例の利点は、バラクタの内部
抵抗が最小とされて、第１図の遅延ライン２０の使用に
伴う挿入損失を減少することである。第２図において、
チップ４２はほぼ４．５ミリの高さを有し、この高さは
導体４６とグラウンド面の間に所望の間隙を与えるのに
充分な高さである。第８図において、ボスト９２はこれ
よりも大分短かく、従って、層９６とこれから形成され
たリボン９８はメサ８４のところで４．５岨ルの８ 間隔から沈んで、ボスト９２に接触する。５０オームの
インピーダンスに対して、層８８によって形成されるグ
ラウンド面とリボン９８の間の適当な間隙は４−５ミル
の範囲である。入力ボート４８、出力ポート５０、伝送
ライン８２のインピーダンスは、便宜には５０オームは
セントされるが、所望ならば他のインダンス値を使用で
きる。

第１図に示すように１６のバラクタを使用することによ
り、或いは、第８図のモノリシック構造を使用すること
によって、４５ボルトから８ボルトのバンクバイアス電
圧の大きさの対応する変化に対して、８３ピコ秒以上の
遅延変化が得られた。

このような遅延の変化は６ギガヘルツの周波数で１デシ
ベル以下の損失で得られた。かくて、この遅延ラインは
、ＲＦ（無線周波）のウェイティング、グループ遅延補
正、ＤＣ（直流）からにバンドを通る範囲の周波数帯域
にわたる移相を含む信号処理における多くの状態におい
て有用な特性を与える。

第１０図は、増巾器１０２の利得の変化の関数として生
ずる、増巾器１０２を通る信号の通過時間（トランシッ
トタイム）の変化を補償するだめの増巾回路１００に、
本発明の遅延ラインを使用した例を示す。回路１００は
、入力端子１０４、出力端子１０６、本発明による遅延
ライン２０、遅延ライン２０のバイアスポート５４にコ
ントロール電圧を与える増巾器１０８、アナログ乗数器
１１０．９０旬移相器１１２、移相器１１２を介して乗
数１１０に与えるため出力端子１０６における信号のサ
ンプルをとり出すためのカプラ１１４を備えている。動
作の際、カプラ１１４によって与えられる出力サンプル
は移相器１１２を介して乗数器１１０の入力端子に印加
される。移相器１１２は出力信号サンプルに９０”の移
相を与える。入力端子１０４は遅延ライン２０および増
巾器１１０の第２の入力端子の両者に接続し、乗数器１
１０への接続は固定遅延ユニッｌ−１１６を経てなされ
る。固定遅延ユニット１１６によって与えられる遅延の
大きさは、バイアス５４を経て遅延ライン２０を制御す
るために増巾器１０８に印９ 加される基準電圧１１８から生ずる遅延ライン２０によ
って与えられる遅延の公称値に等しく且つ増巾器１０２
を通る１ｆｆｉ過時間による遅延の公称値に等しい。

信号が遅延ライン２０および増巾器１０２を通る伝播時
間がユニット１１６の遅延の時間に等しいと仮定すると
、増巾器１１０の入力端子における２つの信号は９０°
移和している。増１１器１０８は演算増巾器で、その１
つの入力端子は固定基準電圧源１１８に接続され、増巾
器１０８の他の入力端子は乗数器１１０の出力端子に接
続する。乗数器１１０への２つの入力信号が９０°移和
している場合には、乗数器１１０の出力積は零に等しく
、この場合、遅延ライン２０のバイアスポート５４に加
えられる増巾器１０８の出力電圧は電圧源１１８に基づ
く大きさをもつ。端子１０４．１０６の間の伝播時間が
ユニット１１６の遅延時間と異なる場合には、乗数器１
１０の入力信号間の前記の９０’の位相関係は変更され
て、増ｒｊ＋器１０Ｂが遅延ライン２０に変更された大
きさのバ１ ０ イアスミ圧を与える結果となる。増巾器１０２を通る通
過時間の変化によって生ずる遅延の変化は、遅延ライン
２０によって生ずる遅延に逆にマツチングされる。この
マツチングは増巾器１０８の利得変化によって達成され
、この増巾器の出力は遅延ライン２０のバイアスポート
に加えられる。これにより、遅延ライン２０は遅延を増
大または減少する働きをして、増巾器１０２を通る通過
時間の減少または増大を補償して、回路１００の入力端
子１０４と出力端子１０６の間に一定の遅延を保つ。増
巾器１０２が制限増巾器である場合には、この通過時間
の変化は増巾器の利得の変化と共に生じ得る。このよう
な増巾器は信号処理システムの一部として利用できるの
で、このような信号通、適時間の変化を補償することが
重要である。回路１００はこの補償作用を与える。増１
１器１０８の回路は、フィードバンクシステムのコント
ロールに利用されているような低域濾波器および同様の
周知の回路を含むことは理解されるであろう。

第１図のボックスは比較的小さいサイズ、例え２ ば０．２５インチ（０，６３ｃｍ）ｘＱ、２５インチ（
０，６３ｃｍ）につくられる。バラクタチップ４２の間
隔は０．０５インチ（０，１２７ｃ＋ｎ）である。バラ
クタチップ４２は一部９ミルである。

リボン９８は１ミルの金のワイヤとしてつくることがで
き、或いは１／４Ｘ２ミルの金のリボンとしてつくるこ
とができる。クラツディング３４によって形成されるグ
ラウンド面はコバル（Ｋｏｖａｒ）の板としてつくるこ
とができる。第１図の列は１６個のチップ４２を示して
いるが、もつと長いバラクタチップの列も或いはもっと
短いバラクタチップの列も使用できる。所望ならば、マ
イクロストリップ４６の１１は５ミルに増大してもよく
、この場合には、バラクタチップ４２の端子４４とマイ
クロストリップの端部のボンディングは、１ミリのボン
ドワイヤによって達成され、この接続はインダクタ８０
（第４図）によってあられしたインダクタンスを生ずる
。バラクタの公称キャパシタンスは１ピコフアラツドで
ある。

本発明の実験モデルによれば、５０オームの遅延ライン
の場合、ＶＳＷＲ（ボルテージ、スタンディング、ウェ
ーブ、レシオ）は最大値１．１８であることが示された
。６メガヘルツの長さは、１．２２乃至１．７２波長の
範囲にあって、これは１８０°移相より大きい。理論的
損失は０．５６乃至１ｄＢ　（デシベル）で０．４４ｄ
Ｂの変化がある。グループ遅延は０．２０３２乃至０．
２８６４ナノ秒の範囲にあって、少くとも８３．２ピコ
秒の変化がある。基本帯域における全キャパシタンスは
３．４乃至６．８ピコフアラツドの範囲にある。

ここに、現在において本発明の好ましい実施例と考えら
れるものについて説明したが、本発明の技術的範囲を逸
脱することなしに種々の変型をなし得ることは当業者に
容易にわかることであって、本発明はこのような変型を
含むものである。

【図面の簡単な説明】

第１図は本発明によるマイクロストリップ回路を含むボ
ックスの様式化した平面図で、回路の一部を概略的に示
す。 第２図は第１図の２−２線におけるボックスの３ 断面図である。 第３図は第１図に示すボックス内のコネクタを示す第１
図の３−３線における断面図である。 第４図は第１図のマイクロストリップ回路の概略等価回
路である。 第５図乃至第８図はグラウンド面とマイクロストリップ
導体の間に位置したメサを含むバラクタのモノリシック
な実施例の構成の順次の段階を示す図である。 第９図は第８図に示す構造の平面図である。 第１０図は増巾器の利得の変化に組合された位相および
遅延シフトの補償を導入するために本発明により構成さ
れた遅延ラインを含む増ｌＪ器コン１−ロール回路の概
略図である。 ２０・・・遅延ライン装置、２２・・・ボックス、２４
・・・底、２６・・・側壁、２８・・・後壁、３０・・
・前壁、３２・・・カバー、３４・・・クラツディング
、３６・・・クラツディング、３Ｂ・・・クラツディン
グ、４０・・・スプリング、４２・・・バラクタチップ
、４４・・・５ ４ 端子、４６・・・マイクロストリップ導体、４８・・・
入力ポート、５０・・・出力ボート、５２・・・バイア
ス回路、５４・・・バイアスポート、５６・・・抵抗器
、５８・・・ダイオード、６０・・・インダクタ、６２
・・・抵抗器、６４・・・ハウジング、６６・・・ケー
ス、６８・・・フランジ、７０・・・フランジ、７２・
・・ｌ：ｌ−）ド、７４・・・スリーブ、７６・・・可
変キャパシタ、７８・・・抵抗器、８０・・・インダク
タ、８２・・・伝送ライン、８４・・・メサ、８６・・
・基板、８８・・・金属化層、９０・・・透孔、９２・
・・金属のポスト、９４・・・フォトレジストのコーチ
ング、９６・・・金属層、９Ｂ・・・リボン、１００・
・・増巾回路、１０２・・・増巾器、１０４・・・入力
端子、１０６・・・出力端子、１０８・・・増巾器、１
１０・・・乗数器、１１２・・・移相器、１１４・・・
カプラ、１１６・・・固定遅延ユニット、１１８・・・
基準電圧源。 ６ ＦＩＧ、　８　ＦＩＧ、　９ ＦＩＧ、　１０

Claims (1)

1. 【特許請求の範囲】 （１１可変遅延ライン装置において、 （ａｌ　バラクタダイオードの組と、 （ｂ）　個々のダイオードを結合するマイクロストリッ
   プ伝送ラインにして、その人カポ−１−と出力ボートの
   間に伝送ラインに沿って上記のダイオードを直列に配列
   しているマイクロストリップ伝送ラインと、 （Ｃ１上記のダイオードによって該伝送ラインに与えら
   れるキャパシタンスを調節するように該伝送ラインを経
   て該ダイオードのそれぞれにバイアス電圧を印加する手
   段と、 を備えたことを特徴とする可変遅延ライン装置。 （２）上記のダイオードの組は、 ｉａ）　基板（８６）と、 （ｂ）　上記の基板上に作られた複数の砒化ガリウムメ
   サ（８４）と、 （Ｃ）　上記の基板によって支持され各メサを取囲んで
   いる金属化層（８８）であって、上記のメサの各々を該
   層から電気的に絶縁するために該メサの中の対応するメ
   サの周りに配置された複数の透孔の組をもつ金属化Ｊ！
   ５（８Ｂ）とを備え、 （ｄｌ　各メサは、これからのびて、メサ・のベース部
   分を横切って該金属化層に対してキャパシタンスを生ず
   る導電ポスト（９２）を有している遅延ライン装置にお
   いて、 上記のマイクロストリップ伝送ラインは、上記のメサの
   それぞれのポストを直列に接続し該金属化層から絶縁さ
   れているストリップライン履体（９６）を有し、該導体
   のインダクタンスは該メサの各々のキャパシタンスと作
   用して、該導体に沿って伝播する信号に遅延を与えるよ
   うにした特許請求の範囲第（１）項記載の遅延ライン装
   置。 （３）　固定遅延手段（第１０図）を備え、これは＋ａ
   ｌ　入力ボートおよび出力ボートをもつ第１の増巾器（
   １０２）と、 （ｂ）　入力ボート、コントロールボート（５４）およ
   び第１の増巾器入力ボートに接続された出力ポートをも
   つ可変遅延回路（２０）より成る、上記のマイクロスト
   リップ伝送ラインと、 （Ｃ１可変遅延入力に接続された入力ボートおよび出力
   ポートをもつ固定遅延回路（１１６）と、 （ｄｌ　増巾器用力ボートに接続された入力ポートおよ
   び出力ポートとをもつ移相器（１１２）と、 （ｅｌ　固定遅延出力ボートに接続された第１の入力ポ
   ート、移相器出力ボートに接続された第２の入力ポート
   、および出力ポートをもつミキサ（１１０）と、 （ｆ）　基準電圧源（１１８）と、 （ｇｌ　電圧源に接続された第１の入力ポート、ミキサ
   の出力ポートに接続された第２の入力ポートおよび可変
   遅延コントロールボートに接続された出力ポートを有す
   る第２の増巾器にして、可変遅延回路が第１の増ｒ１１
   器を通る通過時間の減少または増大を補償するように遅
   延時間を増大または減少するように働き、これにより可
   変遅延入力ポートと第１増中器出力ポートの間に一定の
   遅延を維持せしめるようにした第２の増ｌＩ器（１０８
   ）と、を備えた特許請求の範囲第（１）項または第（２
   ）項記載の遅延ライン装置。