JPS6083446A - Clock extraction system - Google Patents

Abstract

PURPOSE:To simplify the extraction by extracting a basic clock from a signal train consisting of single current non-return-to-zero type data and a clock in a system which transmits simultaneously the data, clock, and burst synchronizing signal. CONSTITUTION:When an input signal is differentiated to the positive polarity, the even-order component of the clock is extracted from an even-order cmponent signal (2n) generated from a single current NRZ type data signal and a clock in common. Then, the component is divided to 1/2n through a frequency divider 5 to extract a desired clock.

Description

【発明の詳細な説明】 （ａｌ　発明の技術分野 本発明は、単流非ゼロ復帰（単流Ｎ１１Ｚ　）方式のデ
ータ信号とクロック信号とが時系列的に配列された信号
列より、能率良くクロック信号を抽出する方式に関する
。DETAILED DESCRIPTION OF THE INVENTION (al) Technical Field of the Invention The present invention provides a method for efficiently clocking data signals and clock signals arranged in time series using a single-current non-zero return (single-current N11Z) method. Concerning methods for extracting signals.

（ｂ）　技術の背景 多元接続による通信方式の一つとして、時分割多元接続
（以下ＴＤＭＡという）方式が知られている。(b) Background of the Technology A time division multiple access (hereinafter referred to as TDMA) method is known as one of the communication methods using multiple access.

ＴＤＭＡ方式においては、バースト同期が必要であり、
この為ＴＤＭＡ装置では、データ信号、クロック信号の
他に、バースト同期信号が必要である。In the TDMA system, burst synchronization is required,
For this reason, a TDMA device requires a burst synchronization signal in addition to a data signal and a clock signal.

かかる通信系においては、その構成上高周波帯（ミリ波
帯）の送受信機と、上記ＴＤＭＡ装置との間をかなり長
い伝送路で接続しなくてはならない場合がある。In such a communication system, due to its configuration, a high frequency band (millimeter wave band) transmitter/receiver and the TDMA device may have to be connected through a considerably long transmission path.

この場合、データ信号とクロック信号、及びバースト同
期信号との３種の信号を、上記送受信機とＴＤＭＡ装置
との間で伝送しなければならない為、３本の長い伝送路
が必要となり、コスト的にも現実的でなく、上記データ
信号、クロック信号、及びバースト同期信号の３種の信
号を単一の伝送路で伝送可能とするデータ伝送方式が知
られている。In this case, three types of signals, a data signal, a clock signal, and a burst synchronization signal, must be transmitted between the above-mentioned transceiver and the TDMA device, so three long transmission lines are required, which reduces cost. However, there is a known data transmission system that allows three types of signals, the data signal, the clock signal, and the burst synchronization signal, to be transmitted through a single transmission path.

（特願昭５８０３６５９２　、５８１０７１６２参照）
然しなから、このデータ伝送方式においては、前述のよ
うに、ＴＤＭＡ装置と送受信機との間の距離が長い場合
、伝送波形が歪む問題があり、送受信機側において、波
形成形、データ処理１佼相合わせ等に、該データ信号に
同期しているクロック信号が必要であるにも拘わらず、
前述のように、本データ伝送方式においては、データ信
号と、クロック信号とバースト同期信号とが時系列的に
配列されている為、該クロック信号が簡単に得られない
問題があり、該時系列信号から能率良くクロック信号を
抽出する方式が待たれていた。(See patent application No. 58036592, 58107162)
However, in this data transmission method, as mentioned above, when the distance between the TDMA device and the transceiver is long, there is a problem that the transmitted waveform is distorted. Although a clock signal that is synchronized with the data signal is required for phasing, etc.
As mentioned above, in this data transmission method, since the data signal, clock signal, and burst synchronization signal are arranged in time series, there is a problem that the clock signal cannot be easily obtained, and the data signal, clock signal, and burst synchronization signal are arranged in time series. A method for efficiently extracting clock signals from signals has been awaited.

（Ｃ１従来技術と問題点 ＴＤＭＡ装置と、送受信機との間において、単流ＮＲＺ
方式のデータ信号とクロック信号、及びバースト同期信
号の３種の信号とを、３本の伝送路でデータ伝送するデ
ータ伝送形式では、該信号を微分する回路とリミッタ−
等によってクロックを抽出していたが、上記３種の信号
を時系列的に配列して、単一の伝送路で伝送するデータ
伝送形式においては、クロック伝送時には、その微分値
にクロック成分が無く　（即ち、偶数高次成分となり）
、単流ＮＲＺ方式のデータ信号になって、短詩間長の時
点では、位相の不確定性が大きくなる問題があった。(C1 Prior Art and Problems Single-flow NRZ
The data transmission format uses three transmission lines to transmit three types of signals: a data signal, a clock signal, and a burst synchronization signal.
However, in the data transmission format in which the three types of signals mentioned above are arranged in time series and transmitted over a single transmission path, there is no clock component in the differential value when transmitting the clock. (In other words, it becomes an even higher-order component)
, there is a problem in that the phase uncertainty becomes large when the data signal is a single flow NRZ method and the short interval length is reached.

（ｄ）　発明の目的 本発明は上記従来の欠点に鑑み、データ信号とクロック
信号及びバースト同期信号の同時伝送を行うデータ伝送
方式におけるデータ信号、即ち単流ＮＲＺ方式のデータ
信号とクロック信号とが、時系列的に配列されて、単一
の伝送路で伝送されてきた信号より、効果的にクロック
信号を抽出する方式を提供することを目的とするもので
ある。(d) Purpose of the Invention In view of the above-mentioned drawbacks of the conventional technology, the present invention provides a data transmission system in which a data signal, a clock signal, and a burst synchronization signal are simultaneously transmitted, that is, a data signal and a clock signal in a single-current NRZ system. It is an object of the present invention to provide a method for effectively extracting a clock signal from signals arranged in time series and transmitted through a single transmission path.

ｔｅｌ　発明の構成 そしてこの目的は、本発明によれば、単流非ゼロ復帰方
式のデータとクロック信号とが時系列的に配列された信
号を、正極性信号に微分する手段と、該微分信号から上
記クロック信号の偶数高次成分を検出する手段と、該高
次成分の信号から基本クロック成分に変換する手段とを
設＆Ｊ、該手段により、上記単流非ゼロ復帰方式のデー
タとクロック信号とが時系列に配列された信号列から基
本クロック信号を抽出する方法を提供することによって
達成され、単流ＮＩＩＺ信号とクロック信号とが、時系
列的に配列された信号より、簡単にクロック信号を抽出
できる利点がある。According to the present invention, a means for differentiating a signal in which single current non-zero return type data and a clock signal are arranged in time series into a positive polarity signal; means for detecting even-numbered high-order components of the clock signal, and means for converting the high-order component signal into a basic clock component; This is achieved by providing a method for extracting a basic clock signal from a chronologically arranged signal train, and the single-current NIIZ signal and the clock signal can be easily converted into clock signals than chronologically arranged signals. It has the advantage of being able to extract

（ｆ）　発明の実施例 本発明の主旨を要約すると、単流ＮＩＩＺデータ信号と
クロック信号とが、時系列的に配列されて伝送されてく
る入力信号を正極性微分した時、クロック信号からは、
クロック周波数の偶数次成分の信号が、ＮＲＺ信号から
はクロック成分と、その高次成分の信号が発生すること
に着目し、上記正極性微分した時に、ＮＲＺ信号とクロ
ック信号とから共通に発生する偶数次の成分信号（２ｎ
）よりクロックの偶数次成分を抽屈し、その後１／２ｎ
に分周することにより、所望のクロック信号を生成する
ようにしたものである。(f) Embodiments of the Invention To summarize the gist of the present invention, when an input signal in which a single current NIIZ data signal and a clock signal are transmitted in a time-series manner is positively differentiated, the difference from the clock signal is ,
Focusing on the fact that the even-order component signal of the clock frequency is generated from the NRZ signal, the clock component and its higher-order component signals are generated in common from the NRZ signal and the clock signal when the above positive polarity differentiation is performed. Even-order component signal (2n
), then extract the even-order components of the clock from 1/2n
A desired clock signal is generated by frequency dividing the clock signal.

以下本発明の実施例を図面によって詳述する。Embodiments of the present invention will be described in detail below with reference to the drawings.

第１図は本発明の一実施例をブロック図で示した図であ
り、第２図は第１図の主要部分の波形を示した図である
。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing waveforms of the main parts of FIG.

第１図において、ｌは微分回路であって、入力データの
遷移状態を検出するものである。２は絶対値回路で、微
分回路１で発生した、正極、負極のパルスを正極パルス
に揃える為のものである。In FIG. 1, l is a differentiating circuit that detects the transition state of input data. Reference numeral 2 denotes an absolute value circuit, which is used to align the positive and negative pulses generated in the differentiating circuit 1 to the positive pulse.

３は狭帯域フィルタ（ＢＰＦ　）で、クロックの高次成
分を検出する。４はリミッタ−１５は分周器（１／’２
ｎ）で、高次成分より基本タロツク成分に変換するが、
１／２ｎに分周する時、位相が不確定になるので、入力
データの立ち上がりで分周器のりセントを必要とする。3 is a narrow band filter (BPF) that detects high-order components of the clock. 4 is a limiter - 15 is a frequency divider (1/'2
n) converts the higher-order components into the basic tarok components,
When dividing the frequency by 1/2n, the phase becomes uncertain, so the frequency divider needs a positive cent at the rising edge of the input data.

そして、■〜■で示した部分の信号波形を第２図で示し
ている。FIG. 2 shows the signal waveforms of the portions indicated by ■ to ■.

以下、第２図を参照しながら、第１図によって本発明を
実施した場合のクロック抽出方法を説明する。Hereinafter, a clock extraction method when the present invention is implemented using FIG. 1 will be described with reference to FIG. 2.

今、単流ＮＲＺデータ信号とクロック信号とが、時系列
的に配列されて伝送されてくる入力信号■を微分回路１
に入力すると、入力信号の立ち上がり、立ち下がり微分
が行われ、正極性、負極性の微分パルスが得られ、絶対
値回路２において正極性パルスに揃えられて■の波形が
得られる；次に、該■の信号列が狭帯域フィルタ（ＢＰ
Ｆ　）３に入力され、該信号の高次成分の内、２ｎｆＯ
（但しｎ−１で、ｆＯは基本クロック周波数を示す）の
成分（ｆｃ）のみが抽出され、該信号をリミッタ−４を
通ずと■で示す信号が得られる。Now, the input signal ■, in which the single-current NRZ data signal and the clock signal are arranged in time series and transmitted, is input to the differentiating circuit 1.
When input to , the rising and falling edges of the input signal are differentiated, and differential pulses of positive polarity and negative polarity are obtained, which are aligned to positive polarity pulses in the absolute value circuit 2 to obtain the waveform of ■.Next, The signal train of ■ is passed through a narrow band filter (BP
F ) 3 and among the high-order components of the signal, 2nfO
Only the component (fc) (where n-1, fO indicates the basic clock frequency) is extracted, and when this signal is passed through the limiter 4, a signal indicated by ``■'' is obtained.

■の信号は基本クロック信号の２倍高調波であるので、
次の分周器（１／２ｎ）　５で％に分周することにより
、所望の基本クロック信号■を得ることができる。Since the signal in ■ is the second harmonic of the basic clock signal,
By dividing the frequency into % by the next frequency divider (1/2n) 5, the desired basic clock signal (2) can be obtained.

この時、得られるクロック信号の位相が不確定になるの
を避ける為に、入力信号■の立ち上がりパルスで、分局
器（１／２ｎ）　５をリセットすることにより、入力信
号に同期したクロック信号を得ることができる。At this time, in order to avoid the phase of the obtained clock signal becoming uncertain, the clock signal synchronized with the input signal is generated by resetting the divider (1/2n) 5 with the rising pulse of the input signal ■. Obtainable.

尚、リミッタ−４は増幅冊子比較器で置き換えることが
できる。又同期化の為のりセントは、電源投入時、或い
はデータ入力時のみリセットするようにしても、本発明
の効果を妨げることにはならない。Note that the limiter 4 can be replaced with an amplified booklet comparator. Further, the effects of the present invention will not be hindered even if the reset point for synchronization is reset only when the power is turned on or when data is input.

＋ｇｌ　発明の効果 以上、詳細に説明したように、本発明のクロック抽出方
式は、単流ＮＲＺデータ信号とクロック信号とが、時系
列的に配列されて伝送されてくる入力信号を正極性微分
した時、クロック信号からは、クロック周波数の偶数次
成分の信号が、ＮＲＺ信号からはクロック成分と、その
高次成分の信号が発生するので、上記正極性微分した時
に、ＮＲＺ信号とクロック信号とから共通に発生する偶
数次の成分信号（２ｎ）よりクロックの偶数次成分を抽
出し、その後１／２ｎに分周するようにして、所望のク
ロック信号を抽出しているので、ＮＲＺデータとクロッ
クとが時系列的に配列された信号から、直接クロック信
号を効率良く得られる効果がある。+gl Effects of the Invention As explained in detail above, the clock extraction method of the present invention uses positive polarity differentiation of an input signal in which a single-current NRZ data signal and a clock signal are transmitted in a time-series arrangement. At this time, the clock signal generates a signal of even-numbered components of the clock frequency, and the NRZ signal generates a clock component and its higher-order components. The even-order components of the clock are extracted from the even-order component signals (2n) that occur in common, and then the frequency is divided by 1/2n to extract the desired clock signal. This has the effect of efficiently obtaining a clock signal directly from the signals arranged in time series.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例をブロック図で示した図、第
２図は第１図の主要部分の波形を示した図である。 図面において、■は微分回路、２は絶対値回路。 ３は狭帯域フィルタ　（ＢＰＦ　）　、　４はリミッタ
−９５は分周器（１／２ｎ）　、■〜■は出力波形、を
それぞれ示す。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing waveforms of the main parts of FIG. 1. In the drawing, ■ is a differential circuit, and 2 is an absolute value circuit. 3 is a narrow band filter (BPF), 4 is a limiter, 95 is a frequency divider (1/2n), and ■ to ■ are output waveforms, respectively.

Claims (1)

【特許請求の範囲】[Claims] 単流非ゼロ復帰方式のデータとクロック信号とが時系列
的に配列された信号を、正極性信号に微分する手段と、
該微分信号から上記クロック信号の偶数高次成分を検出
する手段と、該高次成分の信号から基本クロック成分に
痺換する手段とを設け、該手段により、上記単流非ゼロ
復帰方式のデータとクロック信号とが時系列に配列され
た信号列から基本クロック信号を抽出することを特徴と
するクロック抽出方式。means for differentiating a signal in which single-current non-zero return type data and a clock signal are arranged in time series into a positive polarity signal;
Means for detecting even-numbered high-order components of the clock signal from the differential signal and means for converting the signal of the high-order components to the basic clock component are provided, and by the means, the data of the single-current non-zero return method is detected. A clock extraction method is characterized in that a basic clock signal is extracted from a signal sequence in which a clock signal and a clock signal are arranged in time series.