JPS60806B2 - 集積された負帰還増幅器 - Google Patents
集積された負帰還増幅器Info
- Publication number
- JPS60806B2 JPS60806B2 JP51133093A JP13309376A JPS60806B2 JP S60806 B2 JPS60806 B2 JP S60806B2 JP 51133093 A JP51133093 A JP 51133093A JP 13309376 A JP13309376 A JP 13309376A JP S60806 B2 JPS60806 B2 JP S60806B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- negative feedback
- current
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/14—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with amplifying devices having more than three electrodes or more than two PN junctions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は負帰還路が増幅器出力から増幅器入力に導か
れるようになった集積された負帰還増幅器、特に少くと
も2個の増幅器段を持つ電流増幅器に関する。
れるようになった集積された負帰還増幅器、特に少くと
も2個の増幅器段を持つ電流増幅器に関する。
検出器出力信号の増幅に使用されるアナログ増幅器は、
安定の理由から負帰還を持たねばならない。
安定の理由から負帰還を持たねばならない。
例えば光検出器は電流源として作用し、よって増幅器も
電流増幅器として構成されねばならない。かかる増幅器
を集積回路として構成する場合、回路は全く抵抗無いこ
、特に負帰還抵抗ないこ構成するのが良い。
電流増幅器として構成されねばならない。かかる増幅器
を集積回路として構成する場合、回路は全く抵抗無いこ
、特に負帰還抵抗ないこ構成するのが良い。
何となれば抵抗値の大きい特殊の抵抗は集積技術におい
て実現困難だからである。集積された抵抗は集積回路中
で比較的大きな面積が必要であり、よって集積回路にお
いて大きな集積密度が得られないからである。集積回路
中の実現可能の抵抗値の大きさは制限されるので、全集
積された増幅器において達成される電流感度はそれ程大
きくはない。しかし外部の負帰還抵抗を使用する際も、
高感度電流増幅器においては問題がある。
て実現困難だからである。集積された抵抗は集積回路中
で比較的大きな面積が必要であり、よって集積回路にお
いて大きな集積密度が得られないからである。集積回路
中の実現可能の抵抗値の大きさは制限されるので、全集
積された増幅器において達成される電流感度はそれ程大
きくはない。しかし外部の負帰還抵抗を使用する際も、
高感度電流増幅器においては問題がある。
例えば写真機の自動露出装置のホトダィオードーこおい
ては感度の高い範囲のホト電流は数ピコアンベアである
。その際負帰還抵抗は1び。オーム以上でなければなら
ない。しかしかかる抵抗は自動露出装置に対し寸法が大
き過ぎ、また高価である。この発明の目的は負帰還抵抗
の無い上記形式の増幅器を得ることにある。この目的を
達成するため冒頭に述べた形式の増幅器においてこの発
明によれば、最後の増幅器段の能動素子をその出力回路
において下記のように出力電流の一部の部分電流が負帰
還路に、一部の部分電流は増幅器出力に導かれる如くに
出力電流が分割されるように分割するのである。
ては感度の高い範囲のホト電流は数ピコアンベアである
。その際負帰還抵抗は1び。オーム以上でなければなら
ない。しかしかかる抵抗は自動露出装置に対し寸法が大
き過ぎ、また高価である。この発明の目的は負帰還抵抗
の無い上記形式の増幅器を得ることにある。この目的を
達成するため冒頭に述べた形式の増幅器においてこの発
明によれば、最後の増幅器段の能動素子をその出力回路
において下記のように出力電流の一部の部分電流が負帰
還路に、一部の部分電流は増幅器出力に導かれる如くに
出力電流が分割されるように分割するのである。
最後の増幅器段の能動素子がバィポーラトランジスタで
ある場合、之は上記定義した電流分割の目的で2個のコ
レクタを備える。
ある場合、之は上記定義した電流分割の目的で2個のコ
レクタを備える。
この発明の増幅器は更に、最初の増幅器段の能動素子を
同時に光検出器として構成できる利点を持つ。
同時に光検出器として構成できる利点を持つ。
更に能動増幅素子の動作点調整が電荷キャリャ注入或は
光照射によって行うことができ、よって動作点調整のた
めに場合によって必要な抵抗を省略することもできる。
光照射によって行うことができ、よって動作点調整のた
めに場合によって必要な抵抗を省略することもできる。
次に図示実施例につきこの発明を説明する。第1図はこ
の発明の増幅器の1実施例の接続図、第2図は集積回路
としての第1図の増幅器の構成、第3図はこの発明の増
幅器の他の実施例の接続図、第4図は集積技術における
この発明の増幅器の更に他の実施例を示す。第1図の接
続図においてこの発明の増幅器は、ダーリントン接続さ
れたトランジスタT,およびT2を持つ2個の増幅器段
を包含する。
の発明の増幅器の1実施例の接続図、第2図は集積回路
としての第1図の増幅器の構成、第3図はこの発明の増
幅器の他の実施例の接続図、第4図は集積技術における
この発明の増幅器の更に他の実施例を示す。第1図の接
続図においてこの発明の増幅器は、ダーリントン接続さ
れたトランジスタT,およびT2を持つ2個の増幅器段
を包含する。
端子1において増幅器に入力電流liが供給される。ダ
ーリントン段の後にトランジスタtが接続され、之はこ
の発明により2個のコレクタa,bを備える。このトラ
ンジスタのコレクタbおよびエミツ外こより形成される
回路は増幅器の出力回路を表わし「それから端子3にお
いて出力電流loが取出される。他のコレクタaは増幅
器の入力1に戻され、之により負帰還路を形成する。端
子2に動作電圧が導かれる。増幅されるべき入力電流l
jから、電流分割トランジスタT3に流れる電流lcが
分岐される。
ーリントン段の後にトランジスタtが接続され、之はこ
の発明により2個のコレクタa,bを備える。このトラ
ンジスタのコレクタbおよびエミツ外こより形成される
回路は増幅器の出力回路を表わし「それから端子3にお
いて出力電流loが取出される。他のコレクタaは増幅
器の入力1に戻され、之により負帰還路を形成する。端
子2に動作電圧が導かれる。増幅されるべき入力電流l
jから、電流分割トランジスタT3に流れる電流lcが
分岐される。
この電流の残りはダーリントン増幅器として接続された
トランジスタT,およびT2において増幅される。ダー
リントン増幅器の出力電流は電流分割トランジスタT3
のベースに流れる。コレクタaからの電流帰還は負帰還
に相当し、それに対しコレクタbは増幅された出力電流
らを供給する。電流比は両コレクタの電流伝送係数によ
って決定される。この比は良好な近似をもって一定であ
り、すなわち負帰還された増幅器は入力電流および温度
、周波数の広い範囲において、能動素子を使用する必要
ないこ、ほぼ一定の増幅度を持つ。第1図のかかる増幅
器はトランジスタT,が光検出器として利用される場合
、例えば頚山光に直接使用することができる。ここで光
照射は矢印10で示してある。この場合入力1における
信号入力は省略される。第2図は集積技術における第1
図の増幅器の1実施形を示す。
トランジスタT,およびT2において増幅される。ダー
リントン増幅器の出力電流は電流分割トランジスタT3
のベースに流れる。コレクタaからの電流帰還は負帰還
に相当し、それに対しコレクタbは増幅された出力電流
らを供給する。電流比は両コレクタの電流伝送係数によ
って決定される。この比は良好な近似をもって一定であ
り、すなわち負帰還された増幅器は入力電流および温度
、周波数の広い範囲において、能動素子を使用する必要
ないこ、ほぼ一定の増幅度を持つ。第1図のかかる増幅
器はトランジスタT,が光検出器として利用される場合
、例えば頚山光に直接使用することができる。ここで光
照射は矢印10で示してある。この場合入力1における
信号入力は省略される。第2図は集積技術における第1
図の増幅器の1実施形を示す。
半導体20中に最初に普通のプレーナ技術により2個の
トランジスタT,,T2が作られ、そのベースは2個の
領域21,22、しかしてェミッタは2個の領域23,
24により形成される。
トランジスタT,,T2が作られ、そのベースは2個の
領域21,22、しかしてェミッタは2個の領域23,
24により形成される。
他の領域25が電流分割トランジスタT3のベースを形
成し、領域26はこのトランジスタのェミッタを形成す
る。その際半導体2川まコレクタbを、他の領域27は
他のコレク夕すなわちaを形成する。詳細に示さず線図
的に示す接触部および接続線は全体として第1図の回路
を与える。第2図に示すように電流分割トランジス外ま
バーチカルトランジスタ(領域20,257 26)並
びにラテラルトランジスタ(領域25,26,27)に
より形成される。
成し、領域26はこのトランジスタのェミッタを形成す
る。その際半導体2川まコレクタbを、他の領域27は
他のコレク夕すなわちaを形成する。詳細に示さず線図
的に示す接触部および接続線は全体として第1図の回路
を与える。第2図に示すように電流分割トランジス外ま
バーチカルトランジスタ(領域20,257 26)並
びにラテラルトランジスタ(領域25,26,27)に
より形成される。
出力電流を供給する部分トランジスタがバーチカルトラ
ンジスタ構造を持ち、負帰還信号を供聯合する部分トラ
ンジスタがラテラル構造を持つ場合、特に前段としての
ダーリントン増幅器においておよび光検出器において上
記配置は好都合である。第3図の実施形において(第1
図と同じ要素は同じ記号をつけてある)、電圧供給は省
略され、能動素子の光照射により代用されている。
ンジスタ構造を持ち、負帰還信号を供聯合する部分トラ
ンジスタがラテラル構造を持つ場合、特に前段としての
ダーリントン増幅器においておよび光検出器において上
記配置は好都合である。第3図の実施形において(第1
図と同じ要素は同じ記号をつけてある)、電圧供給は省
略され、能動素子の光照射により代用されている。
かかる形式の電圧供給の作用は既に提案されている。第
4図に示す他の実施形において、2個の領域40,41
の間のpn接合部は、電圧供給に対する必要な電荷キャ
リャを供給する所の注入pn接合部を形成する。その際
領域40は一方の全平面に電極50を備える。領域41
に対して導電率は4・さし、が同じ伝導形を持つ所の、
領域41上に備えられた領域49中に、ベース領域42
,43,44が備えられ、それに対し領域45,46,
47,48はコレクタ領域を形成する。領域41は上記
のように形成されたトランジスタT.,T2,T3のェ
ミツタを形成する。この実施形は第3図の回路に対応し
、その際付加的に必要な接続は特に示してない。この発
明による電流分割の原理はバィポーラトランジスタに限
定されるもので無い。
4図に示す他の実施形において、2個の領域40,41
の間のpn接合部は、電圧供給に対する必要な電荷キャ
リャを供給する所の注入pn接合部を形成する。その際
領域40は一方の全平面に電極50を備える。領域41
に対して導電率は4・さし、が同じ伝導形を持つ所の、
領域41上に備えられた領域49中に、ベース領域42
,43,44が備えられ、それに対し領域45,46,
47,48はコレクタ領域を形成する。領域41は上記
のように形成されたトランジスタT.,T2,T3のェ
ミツタを形成する。この実施形は第3図の回路に対応し
、その際付加的に必要な接続は特に示してない。この発
明による電流分割の原理はバィポーラトランジスタに限
定されるもので無い。
むしろ例えば対応するチャネル分割により、電界効果ト
ランジスタにも使用することができる。この発明の増幅
器の他の利点は、集積回路中の各個の段の間に例えば絶
縁拡散部のような特別な絶縁手段が必要でないことにあ
る(例えば第2図参照)。
ランジスタにも使用することができる。この発明の増幅
器の他の利点は、集積回路中の各個の段の間に例えば絶
縁拡散部のような特別な絶縁手段が必要でないことにあ
る(例えば第2図参照)。
第1図はこの発明の増幅器の1実施例の接続図、第2図
は集積回路としての第1図の増幅器の構成、第3図はこ
の発明の増幅器の他の実施例の接続図、第4図は集積技
術におけるこの発明の増幅器の更に他の実施例を示す。 図においてL,T2……ダーリントントランジスタ、L
・・・・・・電流分割トランジスタ、1・・・・・・入
力端子、2・・・…動作電圧様子、3・・・・・・出力
端子。Fig.lFig.2 Fig.3 Fig.ム
は集積回路としての第1図の増幅器の構成、第3図はこ
の発明の増幅器の他の実施例の接続図、第4図は集積技
術におけるこの発明の増幅器の更に他の実施例を示す。 図においてL,T2……ダーリントントランジスタ、L
・・・・・・電流分割トランジスタ、1・・・・・・入
力端子、2・・・…動作電圧様子、3・・・・・・出力
端子。Fig.lFig.2 Fig.3 Fig.ム
Claims (1)
- 【特許請求の範囲】 1 最後段の増幅器の能動素子はその出力回路において
、出力電流の一部の部分電流は負帰還路に、一部の部分
電流は増幅器出力に導かれるように、出力電流の分割が
行なわれる如くに分割されることを特徴とする負帰還路
が増幅器出力から増幅器入力に導かれるようになった特
に少くとも2個の増幅器段を持つ集積された負帰還増幅
器。 2 最後段の増幅器の能動素子は、少くとも2個のコレ
クタを持つバイポーラトランジスタであることを特徴と
する特許請求の範囲第1項記載の増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2549667.7 | 1975-11-05 | ||
DE2549667A DE2549667C3 (de) | 1975-11-05 | 1975-11-05 | Integrierter gegengekoppelter Verstärker |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5258445A JPS5258445A (en) | 1977-05-13 |
JPS60806B2 true JPS60806B2 (ja) | 1985-01-10 |
Family
ID=5960997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51133093A Expired JPS60806B2 (ja) | 1975-11-05 | 1976-11-05 | 集積された負帰還増幅器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4090149A (ja) |
JP (1) | JPS60806B2 (ja) |
DE (1) | DE2549667C3 (ja) |
FR (1) | FR2331197A1 (ja) |
GB (1) | GB1571000A (ja) |
IT (1) | IT1075889B (ja) |
SE (1) | SE410255B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2840937C2 (de) * | 1978-09-20 | 1986-09-25 | Siemens AG, 1000 Berlin und 8000 München | Integrierter gegengekoppelter Verstärker |
DE3036887C2 (de) * | 1980-09-30 | 1982-10-28 | Siemens AG, 1000 Berlin und 8000 München | Gegenkopplungs-Schaltungsanordnung für einen insbesondere integrierten Transistorverstärker |
DE3900562A1 (de) * | 1989-01-11 | 1990-07-12 | Ic Haus Gmbh | Monolithische schaltungsanordnung zur verstaerkung und auswertung von wechsellichtsignalen mit integriertem lichtsensor |
US6366074B1 (en) * | 2000-03-24 | 2002-04-02 | Agere Systems Guardian Corp | Unidirectionality in electronic circuits through feedback |
US6531925B2 (en) * | 2001-07-17 | 2003-03-11 | David C. Scott | Heterojunction bipolar transistor optoelectronic transimpedance amplifier using the first transistor as an optical detector |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1426884A (fr) * | 1963-01-08 | 1966-02-04 | Trw Semiconductors Inc | Perfectionnements à la technologie des transistors |
GB1082519A (en) * | 1963-06-18 | 1967-09-06 | Plessey Uk Ltd | Multi-emitter transistors and circuit arrangements incorporating same |
CH484521A (de) * | 1968-07-06 | 1970-01-15 | Foerderung Forschung Gmbh | Elektronische Schaltungsanordnung mit mindestens einem integrierten Schaltkreis |
DE2106821A1 (de) * | 1970-02-13 | 1971-08-26 | Atomic Energy Authority Uk | Halbleitervorrichtung |
US3673508A (en) * | 1970-08-10 | 1972-06-27 | Texas Instruments Inc | Solid state operational amplifier |
US3725683A (en) * | 1971-02-03 | 1973-04-03 | Wescom | Discrete and integrated-type circuit |
NL7108233A (ja) * | 1971-06-16 | 1972-12-19 | ||
US3914622A (en) * | 1974-02-08 | 1975-10-21 | Fairchild Camera Instr Co | Latch circuit with noise suppression |
-
1975
- 1975-11-05 DE DE2549667A patent/DE2549667C3/de not_active Expired
-
1976
- 1976-10-12 US US05/731,432 patent/US4090149A/en not_active Expired - Lifetime
- 1976-11-02 IT IT28939/76A patent/IT1075889B/it active
- 1976-11-02 FR FR7632977A patent/FR2331197A1/fr active Granted
- 1976-11-04 SE SE7612345A patent/SE410255B/xx not_active IP Right Cessation
- 1976-11-05 JP JP51133093A patent/JPS60806B2/ja not_active Expired
- 1976-11-05 GB GB46044/76A patent/GB1571000A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
SE7612345L (sv) | 1977-05-06 |
FR2331197A1 (fr) | 1977-06-03 |
DE2549667C3 (de) | 1982-11-25 |
IT1075889B (it) | 1985-04-22 |
US4090149A (en) | 1978-05-16 |
JPS5258445A (en) | 1977-05-13 |
FR2331197B1 (ja) | 1982-07-30 |
GB1571000A (en) | 1980-07-09 |
DE2549667B2 (de) | 1978-06-22 |
SE410255B (sv) | 1979-10-01 |
DE2549667A1 (de) | 1977-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3535532A (en) | Integrated circuit including light source,photodiode and associated components | |
US3845405A (en) | Composite transistor device with over current protection | |
US3835410A (en) | Current amplifier | |
SU528894A3 (ru) | Усилитель тока | |
GB1529068A (en) | Differential amplifier circuit | |
US4877951A (en) | Photosensitive position sensor | |
US4059808A (en) | Differential amplifier | |
US3822387A (en) | Circuit for re-generating a current | |
US4485301A (en) | Linear two-terminal integrated circuit photo sensor | |
US2750453A (en) | Direct current amplifier | |
GB1283964A (en) | Transistor biasing arrangement | |
JPS60806B2 (ja) | 集積された負帰還増幅器 | |
US4250411A (en) | Dynamic resistor current leakage compensation arrangement | |
GB1477224A (en) | Current proportioning circuit | |
GB1118826A (en) | Optoelectric systems | |
US3693106A (en) | Stable power amplifier circuit | |
JP2827397B2 (ja) | 半導体光位置検出装置 | |
US3876955A (en) | Biasing circuit for differential amplifier | |
US3739292A (en) | Amplifier circuit using complementary symmetry transistors | |
JPS5823749B2 (ja) | モノリシック集積電流源 | |
EP0346978B1 (en) | Integrated current-mirror arrangement comprising vertical transistors | |
US3988692A (en) | Gain control circuits | |
US4225797A (en) | Pulse generator circuit triggerable by nuclear radiation | |
US3737800A (en) | High voltage operational amplifier | |
US4274018A (en) | Saturation limited bias circuit for complementary transistors |