JPS6080385A - Apc circuit - Google Patents

Abstract

PURPOSE:To lock accurately an output of a voltage controlled oscillator to a burst phase by extracting a burst part in an R-Y signal with a gate pulse obtained based on burst information in a B-Y signal so as to apply phase discrimination. CONSTITUTION:The R-Y signal is supplied to a burst gate 16 of an APC circuit and a color burst part is extracted and the result is fed to a comparator 17. A gate pulse Pg is formed based on the burst information of the B-Y signal. The comparator 17 compares an output of the burst gate 16 with a reference value (equivalent to a pedestal level), and gives a count decrement signal to the next up-down counter 18 when the burst gate output is higher than a reference value and gives a count increment signal when lower than the reference value. An output of a counter 18 is given to a VCO21 via a D/A converter 19 and an LPF20 to control an oscillated frequency 4fsc.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はビデオ信号をディジタル処理するシステムに用
いられるＡ　Ｐ　Ｏ（Ａｕｔｏｍａｔｉｃ　Ｐｂａｓｅ
　０ｏｎｔｏｒｏｌ）回路に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to an APO (Automatic Pbase) used in a system for digitally processing video signals.
0ontorol) circuit.

背景技術とその問題点 入力ビデオ信号をディジタル処理するディジタルテレビ
受像機等においては、カラーバースを信号に基いて連続
波の発振出力を（４ＳるＡＰＯ回路もディジタル化され
ている。ディジタルテレビの場合、Ａ２０回路の出力は
例えばサブキャリアの４倍周波数（１４３ＮＩＨｚ　）
のクロックパルスであって、このクロックパルスはシス
テムの入力側のＡ／Ｄ変換、出力側のＤ／Ａ変換及びそ
の他のタイミング信号のための基準パルス（システムク
ロック）として用いられ、る。Background Art and Problems In digital television receivers and the like that digitally process input video signals, APO circuits that generate continuous wave oscillation output (4S) based on colorverse signals are also digitized.In the case of digital televisions , the output of the A20 circuit is, for example, four times the frequency of the subcarrier (143 NIHZ).
This clock pulse is used as a reference pulse (system clock) for A/D conversion on the input side, D/A conversion on the output side, and other timing signals of the system.

Ａ２０回路におけるバースト信号と発振出力との位相比
較は、ディジタル化されたビデオ信号から分離して得ら
れる第１図に示すＲ−Ｙ情報に基いて行わオ９る。即ち
、Ａ２０回路が位相ロックした状態ではバースト区間の
Ｒ−Ｙ情報のディジタル値ハ〔１０００００〕に等しく
なっていて、位相がずれると第１図の点線のようにこの
値よりも大または小のテイジタル値が生ずることを利用
している６位イ目検波回路は基準値（１０００００）と
Ｒ−Ｙ情報とをバースト区間（バーストケートハルスＢ
　ＧＰ（７）巾）において比較するマグニチュードコン
パレータで構成され、その出力に基いてＶＣＯ（電圧制
御発振器）の出力周波数（位相）を制御している。The phase comparison between the burst signal and the oscillation output in the A20 circuit is performed based on the RY information shown in FIG. 1, which is obtained separately from the digitized video signal. In other words, when the A20 circuit is phase-locked, the digital value of the R-Y information in the burst period is equal to [100000], and when the phase shifts, the value becomes larger or smaller than this value as shown by the dotted line in Figure 1. The 6th A detection circuit, which utilizes the generation of digital values, uses the reference value (100000) and R-Y information in the burst interval (burst Kate Hals B).
It is composed of a magnitude comparator that compares the magnitude at GP (7) width), and controls the output frequency (phase) of a VCO (voltage controlled oscillator) based on its output.

第１図のパーストゲートパルスＢＧＰは水平同門信号か
ら遅延して作られる。ビデオ信号の伝送経路によってバ
ースト信号の同期信号に対する位相が変１Ｗ１するので
、パーストゲートパルスＢＧＰは十分な位相余裕をとっ
て第１図の如く巾広に作られている。従ってＡＰＯ回路
の位相検波回路では、Ｒ，−Ｔ情報のペデスタル部分の
レベルもバースト位相情報として弁別することになる。The burst gate pulse BGP shown in FIG. 1 is generated with a delay from the horizontal gate signal. Since the phase of the burst signal relative to the synchronization signal changes by 1W1 depending on the transmission path of the video signal, the burst gate pulse BGP is made wide as shown in FIG. 1 with sufficient phase margin. Therefore, the phase detection circuit of the APO circuit also discriminates the level of the pedestal portion of the R and -T information as burst phase information.

このペデスタルレベルのディジタル値は本来（１０００
００）（６ビツトの量子化レベルの中間値）であるから
、ＡＰＯ回路がロックした場合のＲ−Ｙのノく−スト情
報と全く同一であり、従って位相検波回路が誤動作して
ロック位相に誤差が生ずる虞れがある。The digital value of this pedestal level is originally (1000
00) (the intermediate value of the 6-bit quantization level), it is exactly the same as the RY node information when the APO circuit is locked, and therefore the phase detection circuit malfunctions and the locked phase is not reached. There is a risk of errors occurring.

発明の目的 本発明は上述の問題にかんがみ、Ｒ−Ｙ信号中のバース
ト情報のみに基いて位相弁別を行ってＡ２０回路が誤動
作することか無いようにすることを目的とする。OBJECTS OF THE INVENTION In view of the above-mentioned problems, it is an object of the present invention to perform phase discrimination based only on burst information in the RY signal to prevent the A20 circuit from malfunctioning.

発明の概要 本発明のＡＰＯ回路は、入力ビデオ信号をディジタル信
号に変換してＲ−Ｙ信号及びＢ−Ｙ信号を得て、ゲート
回路でもって上記Ｒ−Ｙ信号のカラーバースト部分を抽
出し、第１のコンパレータでもって上記ゲート回路の出
力と基準値とを比較し、その出力の誤差情報に基いて電
圧制御発振器を制御するように構成さね、上記ゲート回
路に与えるゲートパルスはＢ−Ｙ信号中のカラーバース
ト情報と一定レベルとを第２のコンパレータで比較して
形成されることを特徴とするものである。Summary of the Invention The APO circuit of the present invention converts an input video signal into a digital signal to obtain an RY signal and a BY signal, extracts a color burst portion of the RY signal using a gate circuit, The output of the gate circuit is compared with a reference value by a first comparator, and the voltage controlled oscillator is controlled based on the error information of the output, and the gate pulse given to the gate circuit is B-Y. It is characterized in that it is formed by comparing the color burst information in the signal with a certain level using a second comparator.

この構成によりバースト情報のみに基いてカラーバース
トとｖＣＯ出力との位相誤差を弁別することができる。With this configuration, it is possible to discriminate the phase error between the color burst and the vCO output based only on the burst information.

実施例 以下本発明を実施例に基いて説明する。Example The present invention will be explained below based on examples.

第２図は本発明を適用したディジタルテレビ受像機の要
部ブロック図で、第６図は第２図の各部の波形図である
。第２図において、アンテナ（１）かの入力信号はチュ
ーナー＋２１を経てＶＩＰ（３＋にてビデオ信号に検波
されてからＡ／Ｄ変換器（４）によってディジタル信号
に変換される。ディジタル化されたビデオ信号は、Ｙ／
Ｃ（輝度／クロマ）分離回路（５）において輝度信号Ｙ
及びクロマ信号Ｃに分離される。輝度信号は後段の処理
回路に導出されると共に、クロマ信号はＡＣＣ回路（６
）（自動クロマ制御回路）を通ってデモシュレータ（７
）に与えられ、Ｒ−Ｙ信号（編１図）及びＢ−Ｙ信号（
第３図Ａ）に分離される。各１’（、−Ｙ、Ｂ−Ｙ信号
は、必要があわば調整又は制御を受けてから、Ｄ／Ａ変
換器＋８１　＋９１でアナログのクロマ信号に変換され
、後段回路に導出さオ９る。FIG. 2 is a block diagram of main parts of a digital television receiver to which the present invention is applied, and FIG. 6 is a waveform diagram of each part of FIG. In Fig. 2, the input signal from the antenna (1) passes through the tuner +21, is detected as a video signal at the VIP (3+), and is converted into a digital signal by the A/D converter (4). The video signal is Y/
In the C (luminance/chroma) separation circuit (5), the luminance signal Y
and chroma signal C. The luminance signal is sent to the subsequent processing circuit, and the chroma signal is sent to the ACC circuit (6
) (automatic chroma control circuit) to the demosulator (7
), the R-Y signal (Figure 1) and the B-Y signal (
It is separated into Figure 3A). Each 1'(, -Y, B-Y signal is adjusted or controlled as necessary, and then converted to an analog chroma signal by a D/A converter +81 +91, and output to a subsequent circuit. .

第１図に示すＲ−Ｙ信号は従来と同様にＡＰＯ回路のパ
ーストゲート（ｌｌｉｌに与えられ、カーラーバースト
部分が抜きＪｌｙられてからコンパレータＯｎに供給さ
れる。ゲートパルスＰｇは後述のようにＢ−Ｙ信号のバ
ースト情報に基いて形成される。The R-Y signal shown in FIG. 1 is applied to the burst gate (llil) of the APO circuit as in the conventional case, and after the curler burst portion is extracted and Jly is applied to the comparator On. - It is formed based on the burst information of the Y signal.

コンパレータａηにお、いてはパーストゲート（Ｌｆｉ
ｌの出力と基準イ直（１０００００）（ペデスタルレベ
ルに相当する）とが比較される。周知のようにクロマ信
号は重文変調されて伝送され、Ｒ，−Ｙについての検波
軸はバースト軸と直交している。従ってＡ２０回路のｖ
　ａ　ｏ　＋ａｎの出力位相が入力ビデオ信号のカラー
バーストにロックしているさき、■−Ｙ信号についての
バーストゲ−１−１１Ｆｉｌの出力は上記基準値ｃｉｏ
ｏｏｏｏ）と一致する。即ち、Ｒ−Ｙの検波出力中にバ
ースト情報は本来含まねない。In the comparator aη, the burst gate (Lfi
The output of I is compared with a reference I (100000) (corresponding to the pedestal level). As is well known, the chroma signal is transmitted after being subjected to complex modulation, and the detection axes for R and -Y are perpendicular to the burst axis. Therefore, v of A20 circuit
While the output phase of a o +an is locked to the color burst of the input video signal, the output of burst game 1-11Fil for -Y signal is the above reference value cio
oooo). That is, the burst information is not originally included in the R-Y detection output.

コンパレータａηは基準値とパーストゲート出力との大
小比較を行い、パーストゲート出力が基準値よりも高け
れば次のＵ／Ｄ　（アップダウン）カウンタ（陶に計数
減少信号を与え、パーストゲート出力が基準値よりも低
ければ計薮増加信号を与える。Ｕ／Ｄカウンタ（Ｉ８）
の出力はＤ／Ａ変換５（１９Ｊ、ローパスフィルタ（２
（υを介して制御電圧としてＶＣＯｆ２１＋に与えられ
、その発振周波数４　ｆｓｃが制御される。Ｖ　００１
２＋＋の出力周波数（位相）の変化はバーストゲ−）　
（１６１の出力が基準値と一致するまで行われ、安定状
態に達するｃ！：　Ｖ　ＣＯ（２１１の出力とカラーバ
ースト信号との位相が合致する。The comparator aη compares the reference value with the burst gate output, and if the burst gate output is higher than the reference value, the next U/D (up/down) counter (up/down) gives a counting reduction signal to the burst gate output and the burst gate output becomes the reference value. If it is lower than the value, a counter increase signal is given.U/D counter (I8)
The output is D/A converter 5 (19J), low pass filter (2
(It is given to VCOf21+ as a control voltage via υ, and its oscillation frequency 4 fsc is controlled.V 001
2++ output frequency (phase) change is burst game)
(This is carried out until the output of 161 matches the reference value and a stable state is reached c!: V CO (The output of 211 and the color burst signal match in phase.

ｋＰｃ回路（７）コンパレータ（１７）において基準値
とバースト情報のみとを比較するために、デモシュレー
タ（７）の出力のＢ−Ｙ信号のバースト情報に基いてパ
ーストゲート（１（′Ｎ）のゲートパルスＰｇが形成さ
れる。Ｂ−Ｙについての検波軸はバースト軸と同相であ
って、第６図Ａに示すようにＢ−Ｙ信号中のバースト情
報はペデスタルレベルとは異なる一定値を示す。従って
このバースト情報に基いてノく一スト信号の位置を正確
に代表した第３図ＣのゲートパルスＰｇを得ることがで
きる。In order to compare only the reference value and burst information in the kPc circuit (7) comparator (17), the burst gate (1('N) gate is A pulse Pg is formed.The detection axis for BY is in phase with the burst axis, and as shown in FIG. 6A, the burst information in the BY signal exhibits a constant value different from the pedestal level. Therefore, based on this burst information, it is possible to obtain the gate pulse Pg shown in FIG. 3C, which accurately represents the position of the first burst signal.

第２図において、デモシュレータ（７）の出力のＢ−Ｙ
信号はパーストゲート（１０）に送ら１１、第６図Ｂに
示すパーストゲートパルスＢＧＰに基いてバースト部分
が抽出される。このパーストゲートパルスはビデオ信号
の伝送経路によるバースト信号の位相ずれを考Ｊ、ｉＭ
して巾広に作られている。このパーストゲートパルスは
、ＶＩＦｉ３＋の出力のビデオ信号から同期信号を同期
分離回路（１４）において分離抽出し、この同期信号を
タイミングカウンタ（１５）にリセットパルスとして与
えて、このカウンタ（１５）から第６図Ｂの位相及びパ
ルス巾を翁するパルスを取出すことにより作成すること
ができる。なおタイミングカウンタ（１５）はＶ　ＣＯ
ｆ２１）の出力４　ｆｓｃを計数してビデオ信号の時間
軸に沿った各種のタイミング信号を形成している。In Fig. 2, the output B-Y of the demosimulator (7)
The signal is sent to a burst gate (10) 11, and a burst portion is extracted based on the burst gate pulse BGP shown in FIG. 6B. This burst gate pulse takes into consideration the phase shift of the burst signal due to the transmission path of the video signal.
It is made wide. This burst gate pulse is generated by separating and extracting a synchronization signal from the video signal output from the VIFi3+ in a synchronization separation circuit (14), giving this synchronization signal to a timing counter (15) as a reset pulse, and It can be created by extracting a pulse having the phase and pulse width shown in Figure 6B. Note that the timing counter (15) is V CO
The output 4 fsc of f21) is counted to form various timing signals along the time axis of the video signal.

パーストゲート（ＩＯ）の出力はコンパレータ（団に与
えられ、第６図Ａに示す基準レベル１（、Ｌと比較さね
、基準レベルＩ（・Ｌよりも低い］く−スト部分がクリ
ップして取出される。従ってコンパレータ（１０）の出
力からは、第６図Ｃに示すバースト信号に対応するゲー
トパルスＰｇが得られる。このゲートパルスは切換スイ
ッチ（１３）を通ってＡ、　Ｐ　Ｃ回路のノ（−ストゲ
ー１−　（１Ｇ＋に与えらねる。従って〕く−ストゲー
ト（１６）はＲ，−Ｙ信号中のバーストＭｌ（分のみを
正確に抽出シ、次のコンパレータ（痒においてはペデス
タルレベルを含まないバースト情報のみに基いた正確な
位相弁別が行われる。The output of the burst gate (IO) is given to a comparator (group), and compared with reference level 1 (lower than reference level I (.L) shown in Fig. 6A), the burst portion is clipped. Therefore, from the output of the comparator (10), a gate pulse Pg corresponding to the burst signal shown in FIG. -Stogate 1- (1G+ cannot be given. Therefore, -Stogate (16) accurately extracts only the burst Ml (minute) in the R and -Y signals, and the next comparator (in case of itching, the pedestal level is Accurate phase discrimination is performed based only on burst information that is not included.

なお弱電界時やノイズが多いときには、第６図ＡのＢ−
Ｙ（ｍ号中のバースト情報レベルが基準レベルＲＬの付
近捷で上昇することがある。このような場合には、コン
パレータ（１１）において基準レベルＲＬでクリッピン
グを行うと第３図りのようなヒゲ状のノイズパルスが発
生する。このようなノイズパルスを含んだ信号はパース
トゲートパルスＰｇ　として適さないので、この場合に
は切換スイッチ（１３）を切換えてタイミングカウンタ
（１５）から得られる同期信号系のパーストゲートパル
スＢＧＰ（第６図Ｂ）を使用するようにしている。In addition, when the electric field is weak or there is a lot of noise, B- in Figure 6A
The burst information level in Y(m) may rise near the reference level RL. In such a case, if clipping is performed at the reference level RL in the comparator (11), a whisker as shown in the third figure may occur. A signal containing such noise pulses is not suitable as the burst gate pulse Pg. The burst gate pulse BGP (FIG. 6B) is used.

切換スイッチ（１３）のＬＪＪ換制御は、コンパレータ
（１１）の出力に基いて基準レベルＲＬを上回ったデー
タ数をカウンタ（１２）で財政して、その数が一定以上
になったさきにイ１′ｌら；ｌする切換制御信号に基い
て行わねる。このカウンタ（１２）は例えば１垂直走査
区間ごとにリセットさ１１る。The LJJ switching control of the changeover switch (13) uses a counter (12) to count the number of data exceeding the reference level RL based on the output of the comparator (11), and when the number exceeds a certain level, the This is not done based on the switching control signal. This counter (12) is reset 11 every vertical scanning section, for example.

以上本発明をディジタルテレビ受像機に適用した夷Ｍ（
１例に基いて説明したが、本発明６オビデオ信号をテイ
ジタル処理する神々の装盾、例えばフレームメモリー、
フレームシンクロナイザ−、タイムベースコレクタ等に
適用するこおができる。As described above, the present invention is applied to a digital television receiver.
Although the explanation has been made based on one example, the present invention 6 uses a shield of the gods that digitally processes an audio video signal, such as a frame memory,
It can be applied to frame synchronizers, time base collectors, etc.

発明の効果 本発明は上述の如く、テイジタル情報の形で検波された
Ｉｌ、　−Ｙ信号のバースト部分と基準仙とを比較して
位相誤差を得て電圧’＋ｌｊｔ制御発振器を制御し、カ
ラーバーストに位相固定された発振出力を得る一方で、
Ｂ−Ｙ信号中のバースト情報と一定レベルとを比較して
バースト部分に対応したゲートパルスを得て、このゲー
トパルスに基いてＲ，−Ｙ信号中のバースト部分を抽出
し、て上記位相誤差を得るための比較を行うようにした
ものである。従って余分な情報を含捷ないバースト部分
のみのＲ，−Ｙ情報に基いて位相弁別を行うことができ
、重圧制御発振器の出力をバースト位相に誤差なく正確
にロックするこさができる。Effects of the Invention As described above, the present invention compares the burst portion of the Il, -Y signal detected in the form of digital information with the reference signal to obtain a phase error and control the voltage '+ljt control oscillator, thereby generating a color burst. While obtaining a phase-locked oscillation output,
The burst information in the B-Y signal is compared with a certain level to obtain a gate pulse corresponding to the burst part, and based on this gate pulse, the burst part in the R and -Y signals is extracted, and the above-mentioned phase error is calculated. It is designed to perform a comparison to obtain the following. Therefore, phase discrimination can be performed based on the R and -Y information of only the burst portion without including unnecessary information, and the output of the heavy pressure control oscillator can be accurately locked to the burst phase without error.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図６７ｒビデオ（Ａ号から得らねたｌ［（、−Ｙ情
報の波形図、第２図は本発明の芙１面例を示すディジタ
ルテレビ受像機の要部ブロック図、第６図は第２図の谷
部の波形図である。 なお図面に用いられた符号において、 （１）・・・・・・・・・・・・・・・アンテナ（２）
・・・・・・・・・・・・・・・チューナー（３）　・
・・・・・・・・・・・・・・　ＶＩＦ（４）・・・・
・・・・・・・・・・・Ａ／Ｄ変換器（５）・・・・・
・・・・・・・・・・Ｙ１０分離回路（６１・・・・・
・・・・・・・・−・ＡＯＯ回路（７ｊ・・・・・・・
・・・・・・・・デモシュレータ＋８）１９１・・・・
・・・・・・・・Ｄ／Ａ変換器α０１・・・・・・・・
・・・・・・・バーストケート（１１）・・・・・・・
・・・・・・・・コンパレータ（１２１・・・・・・・
・・・・・・・・カウンタ（１３）・・・・・・・・・
・・・・・・切換スイッチ１１４Ｊ・・・・・・・・・
・・・・・・同期分離回路（１５）・・・・・・・・・
・・・・・・タイミングカウンタ（１６）・・・・・・
・・・・・・・・・バーストケート＋１７１・・・・・
・・・・・・・・・・コンノ１°レータ（１８）・・・
・・・・・・−・・・Ｕ／Ｄカウンタ（１９）・・・・
・・・・・・・・・・・Ｄ／Ａ変換器（２０１・・・・
・・・・・・・・・・・ローパスフィルタ（２１）・・
・・・・・・・・・・・・・　■００である。 第１図 り一一皿−一一FIG. 1 is a waveform diagram of the 67r video (l[(, -Y information not obtained from issue A), FIG. 2 is a block diagram of the main parts of a digital television receiver showing an example of the first page of the present invention, FIG. is a waveform diagram of the trough in Figure 2. In the symbols used in the drawing, (1)......Antenna (2)
・・・・・・・・・・・・・・・Tuner (3) ・
・・・・・・・・・・・・・・・ VIF(4)・・・
......A/D converter (5)...
......Y10 separation circuit (61...
・・・・・・・・・−・AOO circuit (7j・・・・・・・
・・・・・・Demosimulator+8)191・・・・
......D/A converter α01...
・・・・・・Burst Kate (11)・・・・・・
......Comparator (121...
・・・・・・・・・Counter (13)・・・・・・・・・
......Choice switch 114J...
......Synchronization separation circuit (15)...
...Timing counter (16)...
・・・・・・・・・Burst Kate+171・・・・・・
......Conno 1° rater (18)...
......-...U/D counter (19)...
・・・・・・・・・・・・D/A converter (201...
......Low pass filter (21)...
・・・・・・・・・・・・ ■00. 1st plan 11 plates - 11

Claims (1)

【特許請求の範囲】[Claims] 入力ビデオ信号をディジタル信号に変換してＲ−Ｙ信号
及びＢ−Ｙ信号を得る回路と、上記Ｒ−Ｙ信号中のカラ
ーバースト部分を抽出するゲート回路と、このゲート回
路の出力と基準値とを比較する第１のコンパレータと、
この第１のコンパレータの出力の誤差情報に応じて制御
される電圧制御発振器と、上記Ｂ　−Ｙ信号のカラーバ
ースト情報と一定レベルとを比較して上記ゲート回路に
与えるゲートパルスを得る第２のコンパレータとを具備
するＡＰＯ回路。A circuit that converts an input video signal into a digital signal to obtain a R-Y signal and a B-Y signal, a gate circuit that extracts a color burst portion in the R-Y signal, and an output of this gate circuit and a reference value. a first comparator that compares
A voltage controlled oscillator controlled according to the error information of the output of the first comparator and a second comparator that compares the color burst information of the B-Y signal with a constant level to obtain a gate pulse to be applied to the gate circuit. An APO circuit comprising a comparator.