JPS6080313A - 電圧比較回路 - Google Patents
電圧比較回路Info
- Publication number
- JPS6080313A JPS6080313A JP18818283A JP18818283A JPS6080313A JP S6080313 A JPS6080313 A JP S6080313A JP 18818283 A JP18818283 A JP 18818283A JP 18818283 A JP18818283 A JP 18818283A JP S6080313 A JPS6080313 A JP S6080313A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- differential amplifier
- switch
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2427—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、差動増幅器を主体にし構成され、ざらにその
オフセット電圧を補償する砂層を有する電圧比較回路に
関するものである。
オフセット電圧を補償する砂層を有する電圧比較回路に
関するものである。
従来用いられてきたこの種の電圧比転回路の一例を第1
図に示す。第1図に示した回路は、第1のスイッチの一
方の端子を第1の節点に接続し他方の端子を第1の差動
増幅器の記1入力端子に接続し、第1の差動増幅器の第
2入力端子を第2の節点に接続し、第2のスイッチの一
方の端子を前記第1入力端子に接続し、他方の端子をM
1記第2入力端子に接続し、第1のコンデンサの一方の
電極を第1の差動増幅器の第1出力端子に接続し他方の
電極を第2の差動増幅器の第1入力端子に接続し、第2
のコンデンサの一方の電極を第1の差動増幅器の第2出
力端子に接続し他方の電極を第2の差動増幅器の第2入
力端子に接続し、第3のスイッチの一方の端子を第2の
差動増幅器の第1入力端子に接続し他方の端子を接地し
、第4のスイッチの一方の端子を第2の差動増幅器の第
2入力端子に接続し他方の端子を接続し、第2の差動増
幅器の第1、および第2出力端子をそれぞれラッチ回路
の第1、および第2の入力端子に接続し、ラッチ回路の
出力端子を第3の節点に接続する、という構成になって
いる。
図に示す。第1図に示した回路は、第1のスイッチの一
方の端子を第1の節点に接続し他方の端子を第1の差動
増幅器の記1入力端子に接続し、第1の差動増幅器の第
2入力端子を第2の節点に接続し、第2のスイッチの一
方の端子を前記第1入力端子に接続し、他方の端子をM
1記第2入力端子に接続し、第1のコンデンサの一方の
電極を第1の差動増幅器の第1出力端子に接続し他方の
電極を第2の差動増幅器の第1入力端子に接続し、第2
のコンデンサの一方の電極を第1の差動増幅器の第2出
力端子に接続し他方の電極を第2の差動増幅器の第2入
力端子に接続し、第3のスイッチの一方の端子を第2の
差動増幅器の第1入力端子に接続し他方の端子を接地し
、第4のスイッチの一方の端子を第2の差動増幅器の第
2入力端子に接続し他方の端子を接続し、第2の差動増
幅器の第1、および第2出力端子をそれぞれラッチ回路
の第1、および第2の入力端子に接続し、ラッチ回路の
出力端子を第3の節点に接続する、という構成になって
いる。
以下、この回路の動作を第1図を用いつつ簡単に説明す
る。スイッチ14,18. および19を閉じ、スイッ
チ13を開いたスタンバイ状態において、節点12に任
意の電圧を印加すると、コンデンサ16および17には
、それぞれ差惑増幅器15の出力電圧が蓄積される。こ
れは、差動増幅器15にオフセット電圧が生じた場合、
コンデンサ16゜および17にそのオフセット電圧を記
憶させたと゛とに等しい。次にスイッチ14,18.お
よび19を開き、スイッチ13を閉じた動作状態におい
て、節点11.および12に比較電圧、および被比較電
圧がそれぞれ印加されると、節点11.および12間の
差電圧の利得倍された電圧が差動増幅器15の出力端子
に現われる。実際その出力端子に現われる電圧には、差
動増幅器15のオフセット電圧が含まれるが、コンデン
サ16.および17には、スタンバイ状態において、そ
のオフセット電圧が記憶されているので、差動増幅器2
oの入力端子には、差動増幅器15の出力端子に現われ
た電圧から差動増幅器15のオフセット電圧が差し引か
れた電圧が印加される。差動増幅器2oの入力端子に印
加された電圧は、差動増幅器2oによシ増幅され、ラッ
チ回路21によシラッチされ、その結果出力端子22に
は、High レベルあるいにLOW レベルの出力信
号が現われる。以上述べたように、第1図に示した従来
用いられている回路は、差動増幅器5のオフセット電圧
を消去することができるという利点を有している反面、
次のような欠点も有している。
る。スイッチ14,18. および19を閉じ、スイッ
チ13を開いたスタンバイ状態において、節点12に任
意の電圧を印加すると、コンデンサ16および17には
、それぞれ差惑増幅器15の出力電圧が蓄積される。こ
れは、差動増幅器15にオフセット電圧が生じた場合、
コンデンサ16゜および17にそのオフセット電圧を記
憶させたと゛とに等しい。次にスイッチ14,18.お
よび19を開き、スイッチ13を閉じた動作状態におい
て、節点11.および12に比較電圧、および被比較電
圧がそれぞれ印加されると、節点11.および12間の
差電圧の利得倍された電圧が差動増幅器15の出力端子
に現われる。実際その出力端子に現われる電圧には、差
動増幅器15のオフセット電圧が含まれるが、コンデン
サ16.および17には、スタンバイ状態において、そ
のオフセット電圧が記憶されているので、差動増幅器2
oの入力端子には、差動増幅器15の出力端子に現われ
た電圧から差動増幅器15のオフセット電圧が差し引か
れた電圧が印加される。差動増幅器2oの入力端子に印
加された電圧は、差動増幅器2oによシ増幅され、ラッ
チ回路21によシラッチされ、その結果出力端子22に
は、High レベルあるいにLOW レベルの出力信
号が現われる。以上述べたように、第1図に示した従来
用いられている回路は、差動増幅器5のオフセット電圧
を消去することができるという利点を有している反面、
次のような欠点も有している。
1、差動増幅器20のオフセット電圧を消去することが
できない。
できない。
2、 スタンバイ状態において、コンデンサ16゜17
の一方の電極をある任意の点にバイアスしなけれはカら
ガいが、このため差動増幅器20を、このバイアス点に
おいて最適々動作点が得られるよう設計し々ければ々ら
ず設計する際一つの制限となる。
の一方の電極をある任意の点にバイアスしなけれはカら
ガいが、このため差動増幅器20を、このバイアス点に
おいて最適々動作点が得られるよう設計し々ければ々ら
ず設計する際一つの制限となる。
3、スタンバイ状態において、コンデンサ16゜および
17の一方の電極を接地レベル以外の点にバイアスする
場合には、新たに電源を設け々ければならず素子数の増
加を招く。
17の一方の電極を接地レベル以外の点にバイアスする
場合には、新たに電源を設け々ければならず素子数の増
加を招く。
本発明は、以上述べた欠点を改善すべ〈発明されたもの
である。
である。
本発明の特徴は、第1のスイッチの一方の端子を第1の
節点に接続し、他方の端子を差動増幅器の第1入力端子
に接続すると共に第2のスイッチの一方の端子に接続し
、第2のスイッチの他方の端子を前記差動増幅器の第2
入力端子に接続すふと共に第2の節点に接続し、前筒′
差動増幅器の第1出力端子を第1のコンデンサの一方の
電極に接続し、第2出力端子を第2のコンデンサの一方
の電極に接続し、第1のコンデンサの他方の電極を第3
のスイッチの一方の端子に接続すると共に第1のインバ
ータの入力端子に接続し、第2のコンデンサの他方の電
極を第4のスイッチの一方の端子に接続すると共に第2
のインバータの入力端子に接続し、第3のスイッチの他
方の端子を第1のインバータの出力端子に接続すると共
にラッチ回路の第1入力端子に接続し、第4のスイッチ
の他・方の端子を第2のインバータの出力端子に接続す
ると共に前記ラッチ回路の第2入力端子に接続し、前記
ラッチ回路の出力端子を第3の節点に接続する市、圧比
較回路にある。以下図面を用いつつ本発明の実施例を詳
細に説明する。
節点に接続し、他方の端子を差動増幅器の第1入力端子
に接続すると共に第2のスイッチの一方の端子に接続し
、第2のスイッチの他方の端子を前記差動増幅器の第2
入力端子に接続すふと共に第2の節点に接続し、前筒′
差動増幅器の第1出力端子を第1のコンデンサの一方の
電極に接続し、第2出力端子を第2のコンデンサの一方
の電極に接続し、第1のコンデンサの他方の電極を第3
のスイッチの一方の端子に接続すると共に第1のインバ
ータの入力端子に接続し、第2のコンデンサの他方の電
極を第4のスイッチの一方の端子に接続すると共に第2
のインバータの入力端子に接続し、第3のスイッチの他
方の端子を第1のインバータの出力端子に接続すると共
にラッチ回路の第1入力端子に接続し、第4のスイッチ
の他・方の端子を第2のインバータの出力端子に接続す
ると共に前記ラッチ回路の第2入力端子に接続し、前記
ラッチ回路の出力端子を第3の節点に接続する市、圧比
較回路にある。以下図面を用いつつ本発明の実施例を詳
細に説明する。
第2図は本発明の一実施例の説明図であシ、第1のスイ
ッチの一方の端子を第1の節点に接続し他方の端子を差
動増幅器の第1入力端子に接続し、差動増幅器の第2入
力端子を第2の節点に接続し、紀2のスイッチの一方の
端子を前記第1入力端子に接続し他方の端子を前記第2
入力端子に接続し、第1のコンデンサの一方の電極を前
記差動増幅器の第1出力端子に接続し、他方の電極を第
1のインバータの入力端子に接続し、第2のコンデンサ
の一方の電極を前記差動増幅器の第2出力端子に接続し
他方の電極を第2のインバータの入力端子に接続し、第
3のスイッチの一方の端子を第1のインバータの入力端
子に接続し他方の端子を第1のインパークの出力端子に
接続させると共にラッチ回路の第1の入力端子に接続し
、第4のスイッチの一方の端子を#、2のインバータの
入力端子に接続し他方の端子を第2のインバータの出力
端子に接続させると共にラッチ回路の第2の入力端子に
接続し、ラッチ回路の出力端子を第3の節点にit+し
ている。まず、スイッチ34 、38 、および39を
閉じ、スイッチ33を開いたスタンバイ状態において、
節点32に任意の電圧を印加すると、コンデンサ36に
は差動増幅器35の一方の出力電圧とインバータ40の
スレッショルド電圧との差電圧が蓄積され、コンデンサ
37には差動増幅器35の他方の出力電圧とインバータ
41のスレッショルド電圧との差電圧が蓄積されれる。
ッチの一方の端子を第1の節点に接続し他方の端子を差
動増幅器の第1入力端子に接続し、差動増幅器の第2入
力端子を第2の節点に接続し、紀2のスイッチの一方の
端子を前記第1入力端子に接続し他方の端子を前記第2
入力端子に接続し、第1のコンデンサの一方の電極を前
記差動増幅器の第1出力端子に接続し、他方の電極を第
1のインバータの入力端子に接続し、第2のコンデンサ
の一方の電極を前記差動増幅器の第2出力端子に接続し
他方の電極を第2のインバータの入力端子に接続し、第
3のスイッチの一方の端子を第1のインバータの入力端
子に接続し他方の端子を第1のインパークの出力端子に
接続させると共にラッチ回路の第1の入力端子に接続し
、第4のスイッチの一方の端子を#、2のインバータの
入力端子に接続し他方の端子を第2のインバータの出力
端子に接続させると共にラッチ回路の第2の入力端子に
接続し、ラッチ回路の出力端子を第3の節点にit+し
ている。まず、スイッチ34 、38 、および39を
閉じ、スイッチ33を開いたスタンバイ状態において、
節点32に任意の電圧を印加すると、コンデンサ36に
は差動増幅器35の一方の出力電圧とインバータ40の
スレッショルド電圧との差電圧が蓄積され、コンデンサ
37には差動増幅器35の他方の出力電圧とインバータ
41のスレッショルド電圧との差電圧が蓄積されれる。
このことは、差動増幅器35にオフセット電圧が生じた
場合コンデンサ36.および37にそのオフセット電圧
を記憶させると同時に、インバータ40゜および41の
スレッショルド市、圧が異なる場合両者のスレッショル
ド電圧の差もコンデンサ36゜および37に記憶させる
ことになる。インバータ40、および41のスレッショ
ルド電圧が異なるととけ、第1図についていえば差動増
幅器2oにオフセット電圧が生じることに相当するので
、そのスレッシミルド電圧の差を記憶させることは差動
増幅器20のオフセット電圧を記憶させるととに相当す
る。次に、スイッチ34 、38 、および39を開き
、スイッチ33を閉じた動作状態において、節点31.
および32に比較電圧、および被比較電圧が印加される
と、節点31および32間の差電圧の利得倍された電圧
が差動増l1lIvI器35の出力端子に現われる。こ
の出力端子に現われた電圧には差動増幅器35のオフセ
ット電圧も含まれるが、コンデンサ36、および37に
は、スタンバイ状態において、そのオフセット電圧及び
インバータ40、および41のスレッショルド電圧の差
が記憶されているので、差動増幅器35の出力端子に現
われた電圧からそれらが差し引かれた電圧がインバータ
40および410入力端子に印加される。
場合コンデンサ36.および37にそのオフセット電圧
を記憶させると同時に、インバータ40゜および41の
スレッショルド市、圧が異なる場合両者のスレッショル
ド電圧の差もコンデンサ36゜および37に記憶させる
ことになる。インバータ40、および41のスレッショ
ルド電圧が異なるととけ、第1図についていえば差動増
幅器2oにオフセット電圧が生じることに相当するので
、そのスレッシミルド電圧の差を記憶させることは差動
増幅器20のオフセット電圧を記憶させるととに相当す
る。次に、スイッチ34 、38 、および39を開き
、スイッチ33を閉じた動作状態において、節点31.
および32に比較電圧、および被比較電圧が印加される
と、節点31および32間の差電圧の利得倍された電圧
が差動増l1lIvI器35の出力端子に現われる。こ
の出力端子に現われた電圧には差動増幅器35のオフセ
ット電圧も含まれるが、コンデンサ36、および37に
は、スタンバイ状態において、そのオフセット電圧及び
インバータ40、および41のスレッショルド電圧の差
が記憶されているので、差動増幅器35の出力端子に現
われた電圧からそれらが差し引かれた電圧がインバータ
40および410入力端子に印加される。
いいかえれば、インバータ40.および41の入力端子
に印加される市、圧は、それぞれ、それ自身のスレッシ
ョルド電圧を基準に振幅する差動電圧とガる。インバー
タ40および41の出力電圧はラッチ回路42によシラ
ッチされ、その結果出力端子43には、Highレベル
あるいはLow レベルの出力信月が現われる。
に印加される市、圧は、それぞれ、それ自身のスレッシ
ョルド電圧を基準に振幅する差動電圧とガる。インバー
タ40および41の出力電圧はラッチ回路42によシラ
ッチされ、その結果出力端子43には、Highレベル
あるいはLow レベルの出力信月が現われる。
また、この回路では、スタンバイ状態においてコンデン
サ36および37の一方の電極は、次段ノインバータの
スレッショルド電圧にバイアスされるので他にバイアス
回路を設ける必要がなく回路構成が簡単となる。さらに
、インバータの動作点はそれ自身のスレッショルド霜、
圧という最適点に設定される。
サ36および37の一方の電極は、次段ノインバータの
スレッショルド電圧にバイアスされるので他にバイアス
回路を設ける必要がなく回路構成が簡単となる。さらに
、インバータの動作点はそれ自身のスレッショルド霜、
圧という最適点に設定される。
以上、図面を用いそ訃細に説明した如く本発明を用いれ
ば構成が簡単で、かつ、きわめて精度の高い電圧比較回
路を得ることができる。
ば構成が簡単で、かつ、きわめて精度の高い電圧比較回
路を得ることができる。
第1図は、従来用いられている重圧比較回路の動作を説
明するだめの説明図、第2図は、本発明の一実施例の説
明図をそれぞれ示す。 13.14,18,19,33,34,38.39 ・
・・・・・スイッチ、15,20.35・・・・・・差
動増幅器、21.42・・・・・・ラッチ回路、40.
41・・・・・・インノ(−タ、16゜17.36.3
7・・・・・・コンデンサ。
明するだめの説明図、第2図は、本発明の一実施例の説
明図をそれぞれ示す。 13.14,18,19,33,34,38.39 ・
・・・・・スイッチ、15,20.35・・・・・・差
動増幅器、21.42・・・・・・ラッチ回路、40.
41・・・・・・インノ(−タ、16゜17.36.3
7・・・・・・コンデンサ。
Claims (1)
- 第1のスイッチの一方の端子を第1の節点に接続し、他
方の端子を差動増幅器の第1入力端子に接続すると共に
第2のスイッチの一方の端子に接続し、第2のスイッチ
の他方の蜘、子を前記差動増幅器の叱2入力端子に接続
すると共に第2の節点に接続し、前記差動増幅器の第1
出力端子を第1のコンデンサの一方の電極に接続し、第
2出力端子を第2のコンデンサの一方の電極に接続し、
第1のコンデンサの他方の電極を第3のスイッチの一方
の端子に接続すると共に第1のインバータの入力端子に
接続し、第2のコンデンサの他方の電極を第4のスイッ
チの一方の端子に接続すると共に第2のインバータの入
力端子に接続し、第3のスイ7手/7′I桶嘴I7′1
鼓工冬館1ハメ・hζ−j小山出端子に接続すると共に
ラッチ回路の第1入力端子に接続し、第4のスイッチの
他方の端子を第2のインバータの出力端子にV続すると
共に前記ラッチ回路の第2入力端子に接続し、前記ラッ
チ回路の出力端子を第3の節点に弗・続することを植機
とする電圧比較回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18818283A JPS6080313A (ja) | 1983-10-07 | 1983-10-07 | 電圧比較回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18818283A JPS6080313A (ja) | 1983-10-07 | 1983-10-07 | 電圧比較回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6080313A true JPS6080313A (ja) | 1985-05-08 |
Family
ID=16219197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18818283A Pending JPS6080313A (ja) | 1983-10-07 | 1983-10-07 | 電圧比較回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6080313A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6359111A (ja) * | 1986-08-29 | 1988-03-15 | Hitachi Ltd | コンパレ−タとd/a変換器 |
US6937078B2 (en) | 2002-07-18 | 2005-08-30 | Infineon Technologies Ag | Circuit configuration for regenerating clock signals |
JP2008153875A (ja) * | 2006-12-15 | 2008-07-03 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1983
- 1983-10-07 JP JP18818283A patent/JPS6080313A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6359111A (ja) * | 1986-08-29 | 1988-03-15 | Hitachi Ltd | コンパレ−タとd/a変換器 |
US6937078B2 (en) | 2002-07-18 | 2005-08-30 | Infineon Technologies Ag | Circuit configuration for regenerating clock signals |
JP2008153875A (ja) * | 2006-12-15 | 2008-07-03 | Mitsubishi Electric Corp | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6147006B2 (ja) | ||
JPS6386906A (ja) | 差動リセット安定化ラッチ | |
US4320347A (en) | Switched capacitor comparator | |
US2240635A (en) | Electron discharge tube system | |
US4024414A (en) | Electrical circuit means for detecting the frequency of input signals | |
JP2944302B2 (ja) | サンプリング回路 | |
US3390347A (en) | Sample and hold circuit | |
JPS6080313A (ja) | 電圧比較回路 | |
US3392345A (en) | Sample and hold circuit | |
US4584532A (en) | Switched capacitor envelope detector | |
JP2000223969A (ja) | 高速サンプルホ―ルド回路用の低電圧バッファ増幅器 | |
US5424973A (en) | Apparatus and method for performing small scale subtraction | |
JPH01206727A (ja) | 増幅器において使用される電流合成回路 | |
KR960009963B1 (ko) | 타이머 발진기 | |
JPS58186215A (ja) | 高速コンパレ−タ回路 | |
US2267690A (en) | Photoelectric cell circuit | |
JPS6359106A (ja) | パルス発生回路 | |
JPS592202B2 (ja) | 差動増幅回路 | |
JPS6337711A (ja) | アナログ演算回路 | |
JPS59128818A (ja) | 比較器 | |
JPH04305894A (ja) | スタティックメモリセル | |
JPS61176207A (ja) | 信号電圧検出回路 | |
SU1177827A1 (ru) | Сглаживающий дифференциальный усилитель | |
JPS60165810A (ja) | 差動入力型増幅器 | |
JPH021270B2 (ja) |