JPS6074847A - 一斉ポ−リング方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明はホストコントローラに複数のステーションがい
もづる式に接続されていて、ポーリング後ホストコント
ローラとステーション間を接続するシリアルインタフェ
ース上ニデータの転送が行なわれる様なシステムにおけ
る効率的なポーリングの方式に関するものである。

（２）従来技術と問題点 従来、前述の様なシステムにおいて、ポーリング方式で
データの転送を行なう場合には、各ステーションからの
応答がシリアルインタフェース上でぶつかシ合わない様
にするたベホストコントローラハ、複数のステーション
の内の１台に対してのみポーリングを行なへ該ステーシ
ョンからの応答を受信した後、更に次のステーションに
対してボーりングを行なうと言う様に各ステーションご
とに別個にポーリングを行なっていた。

この様な方式においては、ホストコントローラは該ホス
トコントローラに接続されているステーションの台数の
数のポーリング命令を発行しなければならず、また、そ
の応答のための時間が必要であるので、全ステーション
を一巡するポーリングに長時間を要すると云う欠点があ
った。また、そのためにそれぞれのステーションへのポ
ーリング頻度が制約を受けたシ、データ転送の効率が良
くないと云う欠点があった。

（３）発明の目的 本発明は上記従来の欠点に鑑み、ホストコントローラが
ポーリング命令ｔ−１回発行することによシ、該ホスト
コントローラが擁する全ステーションからの応答を可能
とすることによシ、ポーリングに要する時間を短縮せし
めて、データ転送の効率を向上させる方式を提供するこ
とを目的としている。

（４）発明の構成 そして、この目的は本発明によれば、特許請求の範囲に
記載のとおシ、ホストコントローラに複数のステーショ
ンをいもづる式に接続してポーリングによシデータの転
送を行なうシステムにおいて、ホストコントローラに各
ステーションごとに対応する領域を有するバックアメモ
リを設けると共に、ステーションに該ステーションを経
由して接続されている他のステーションの伝送データを
記憶することの出来るバッファメモリを設け、各ステー
ションに同時にポーリングを行なって、一連のデータご
とにステーションのアドレスを付してデータ転送を行な
うことを特徴とする一斉ポーリング方式により達成され
る。

（５）発明の実施例 第１図は本発明の１実施例のホストコントローラのブロ
ック図であって、１はプロセッサ、２はバックアメモリ
、３はカウンタ、４はテールワード検出回路、５．６は
Ｓ／Ｐ変換回路、７は命令回路、８はシリアルデータ検
出回路、９はシリアルデータ発生回路、１０はレシーバ
、１１はドライバ、１２はステーションへの接続端子を
表わしている。

第２図は、本発明の１実施例のステーションのブロック
図であって、１３はコントロール回路、１４．１５はＳ
／Ｐ変換回路、１６はシリアルデータ発生回路、１７は
シリアルデータ検出回路、１８はドライバ、１９はレシ
ーバ、２０はスイッチ、２１はホストコントローラまた
は前段のステーションへの接続端子、２２は後段のステ
ーションへの接続端子、２３はバッファメモリ、２４は
バッファメモリ・リード・カウンタ、２５はバッファメ
モリ自ライト・カウンタ、２６はテールワード検出回路
、２７は転送路ＢＵＳＹ検出回路、２８〜３０はセレク
タを表わしている。

ポーリングに際して、ホストコントローラでは第１図の
プロセッサｌの制御により、命令回路７が全ステーショ
ンに対するポーリング命令を用意してＰ／Ｓ変換回路６
へ送る。

該Ｐ／Ｓ変換回路６は、この命令を１ビツトづつシリア
ルデータ発生回路９に送シ込み、転送用に成形されたデ
ータとしてドライバ１１、接続端子１２ｆ、経てステー
ションに向けて送出される。

ステーション側では該データを第２図のスイッチ２０を
閉じて後段のステーションへ送ると共に、レシーバ１９
で受信しシリアルデータ検出回路１７で″１＃、　＠Ｉ
　６　＃を判定して、Ｓ／Ｐ変換回路１５へ送り込む。

該ｓ／Ｐ変換回路１５では送られてくる１ビツトづつの
データを蓄積して、１ワードになるとコントロール回路
１ｓへ送ル。コントロール００路１３はそれがポーリン
グ命令であることを識別すると転送路ＢＵＳＹ検出回路
２７によシ、他のステーションが転送路を使用中である
か否かを調べ、空いていればＰ／Ｓ変換回路１４へ応答
データを送シ、セレクタ２８をＰ／Ｓ変換回路１４側に
切夛替える。Ｐ／Ｓ変換回路１４は応答データを１ビツ
トづつシリアルデータ発生回路１６に送シ込み、それが
転送用に成形されたデータとしてドライバ１８、接続端
子２１を経由してホストコントローラに向けて送出され
る。このとき、コントロール回路１３はスイッチ２０を
開いて、七レクタ３０をバッファメモリ・ライト・カウ
ンタ２５側に切シ替えると共にセレクタ２９をシリアル
データ検出回路１７側に切シ替えて、後段のステーショ
ンから送信されて来たデータを１ビツトづつバッファメ
モリ２３に記憶する。

コントロール回路１３は応答データをすべて送信し終る
とバックアメモリ・ライト・カウンタ２５を見て、それ
が″Ｏ”でなければ後段のステーションからのデータの
送信があったものと見なし、セレクタ３０をバッファメ
モリ・リード・カウンタ２４側に、セレクタ２８と２９
Ｑシリアルデ一タ発生回路１６側に切シ替えて、バック
アメモリ２３の内容を１番地から順にホストコントロー
ラに送信する。該送信中に後段のステーションからの送
信データがあれば、その都度、セレクタ２９およびａｏ
２切夛替えて送信データをバッファメモリ２３に記憶す
る。バッファメモリ２３の内容の送出に当っては、バッ
ファメモリｅリード・カウンタ２４とバッファメモリ・
ライト・カウンタ２５の値が同じになり、かつ転送路が
使用中でなければ、コントロール回路１３がスイッチ２
０を閉じて、後段のステーションから送られてくるデー
タを直接ホストコントローラに向けて送シ出す（この場
合ハ該データをバッファメモリ２３に記憶しない）。

コントロール回路１３が応答データを返送しようとした
とき、他のステーションがホストコントローラにデータ
を送信中であると、転送路ＢＵＳＹ検出回路によシ転送
路が使用中であることが検出される。この様なときは、
送信終了を示すテールワードがテールワード検出回路２
６によって検出されるまでデータの送出を保留する。

一方、ホストコントローラ側ではポーリング命令を送出
したあとカウンタをクリアしてステーションからのデー
タを受け入れられる状態にする。そして、いづれかのス
テーションからデータが送られて来るとレシーバ１０で
受信してシリアルデータ検出回路８で′１”、０＃を判
定し、これｔｓ／Ｐ変換回路５によって１ワードのパラ
レルデータに組み立てる。

該パラレルデータはステーションアドレス部とカウンタ
３の値をアドレスとしてバッファメモリ２に書き込まれ
る（カウンタ３内には各ステーションにそれぞれ対応す
るカウンタを持っている）。更にステーションからのデ
ータはカウンタ３をカウントアツプして次々とバッファ
メモリ２に書き込まれる。そしてステーションからテー
ルワードが送られてくると、それがテールワード検出回
路４で検出されプロセッサ１に通知される。これにより
プロセッサ１は該ステーションからの一連のデータ全バ
ッファメモリ２から読み出して処理を行なう。

各データはステーションアドレス部持っているのでホス
トコントローラはこれにより各ステーションのデータ分
ごとにバッファメモリ上で管理するので、ステーション
ごとにポーリング命令を発行する必要は無い。

（６）　発明の効果 以上詳細に説明したように本発明の方式によレバ、ホス
トコントローラに複数のステーションをシリアルインタ
フェースによシいもづる式に接続してポーリング方式に
よシデータの転送を行なうシステムにおいて、１回のポ
ーリングで全ステーションとの間のデータの転送を行な
うことが出来るのでポーリングに要する時間が短縮され
て効率的に転送路を使用することが出来るから効果は大
である。

【図面の簡単な説明】

第１図は本発明の１実施のホストコントローラのブロッ
ク図、第２図は本発明の１実施例のステーションのブロ
ック図である。

Claims (1)

【特許請求の範囲】
1. ホストコントローラに複数のステーションをいもづる式
   に接続してポーリングによりｉ−タの転送を行なうシス
   テムに２いて、ホストコントローラに各ステーションご
   とに対応する領域を有するバックアメモリを設けると共
   に、ステーションに該ステーションを経由して接続され
   ている他のステーションの伝送データを記憶することの
   出来るバッファメモリを設け、各ステーションに同時に
   ポーリングを行なって、一連のデータごとにステーショ
   ンのアドレスを付してデータ転送を行なうことを特徴と
   する一斉ポーリング方式。