JPS6073581A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6073581A JPS6073581A JP18041183A JP18041183A JPS6073581A JP S6073581 A JPS6073581 A JP S6073581A JP 18041183 A JP18041183 A JP 18041183A JP 18041183 A JP18041183 A JP 18041183A JP S6073581 A JPS6073581 A JP S6073581A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- gradation data
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
本発明は、多数の絵素をマトリクス状に配置してなる表
示面を備え、該表示面に表示すべき映像中における輝度
階調に応じて各絵素の光出力をパルス幅制御して、静画
、動画もしくは文字等またはこれらの組み合わせからな
るカラーもしくは単色（モノクローム）の映像を表示す
る表示装置に関する。
示面を備え、該表示面に表示すべき映像中における輝度
階調に応じて各絵素の光出力をパルス幅制御して、静画
、動画もしくは文字等またはこれらの組み合わせからな
るカラーもしくは単色（モノクローム）の映像を表示す
る表示装置に関する。
（発明の背景）
従来、この種の装置として、テレビ受像（幾等に広く用
いられているブラウン管（ＣＲＴ）の代りに、白熱ラン
プ、蛍光ランプ、発光ダイオード（Ｌ Ｅ’Ｄ ）など
の発光素子や、透過もしくは反射光を開閉する液晶表示
素子（Ｌ ＣＤ’ ）などの表示素子からなる絵素をマ
トリクス状に多数配置してなる表示面を用いたものが知
られている。そしてこのような表示装置は、例えば野球
場、競技場、遊園地等めスコアボードや各種の表示用ま
たは屋外広告用の大型表示装置として、あるいは大型テ
しどまたは超薄型テレビの映像画面として用いられてい
る。
いられているブラウン管（ＣＲＴ）の代りに、白熱ラン
プ、蛍光ランプ、発光ダイオード（Ｌ Ｅ’Ｄ ）など
の発光素子や、透過もしくは反射光を開閉する液晶表示
素子（Ｌ ＣＤ’ ）などの表示素子からなる絵素をマ
トリクス状に多数配置してなる表示面を用いたものが知
られている。そしてこのような表示装置は、例えば野球
場、競技場、遊園地等めスコアボードや各種の表示用ま
たは屋外広告用の大型表示装置として、あるいは大型テ
しどまたは超薄型テレビの映像画面として用いられてい
る。
ところで、この種の従来の表示装Ｕは、上記各表示素子
の輝度の階調を示すデータを格納する１画面メモリを備
え、この１画面メモリのデータ更新をテレビの垂直同期
信号の周期である１／６ｏ秒にＷＱ定している。そして
上記メモリに格納された階ｖＡｆ−タを上記データ更新
周期と同様の周期で読出すとともに、そのデータを対応
する時間幅のパルス信号に変換し、このパルス信号によ
って対応する表示素子をパルス幅制御している。
の輝度の階調を示すデータを格納する１画面メモリを備
え、この１画面メモリのデータ更新をテレビの垂直同期
信号の周期である１／６ｏ秒にＷＱ定している。そして
上記メモリに格納された階ｖＡｆ−タを上記データ更新
周期と同様の周期で読出すとともに、そのデータを対応
する時間幅のパルス信号に変換し、このパルス信号によ
って対応する表示素子をパルス幅制御している。
それ故、この従来装置では、各表示素子に対するパルス
幅制御が１／６０秒の周期で行なわれるが、かかる周期
で表示素子を点灯させた場合、表示画面にちらっぎを生
じ、とくに１０ｍ以内の近距離で画面をみるような場合
、上記ちらつきが一層顕著に認識される。そこで、従来
よりかがるちらつきを生じない高品質の映像表示を行な
うことができる装置が望まれていた。
幅制御が１／６０秒の周期で行なわれるが、かかる周期
で表示素子を点灯させた場合、表示画面にちらっぎを生
じ、とくに１０ｍ以内の近距離で画面をみるような場合
、上記ちらつきが一層顕著に認識される。そこで、従来
よりかがるちらつきを生じない高品質の映像表示を行な
うことができる装置が望まれていた。
本発明は、かかる従来装置の問題点に鑑み、画面のちら
つきを可及的に低減して良好な画質を得ることができる
表示装置を提供しようとするもの 。
つきを可及的に低減して良好な画質を得ることができる
表示装置を提供しようとするもの 。
である。
（発明の構成）
この目的を達成するため本発明では、１画面メモリのデ
ータ更新周期よりも短い周期のクロック信号を発生させ
るとともに、このクロック信号に同期しかつ該信号の周
期内で階調データの最大値まで増加可能な信号を発生さ
せ、この増加信号が上記１画面メモリより読出される階
調データの値まで増加する期間、この階調データに対応
する表示素子を点刻作動させるようにしている。
ータ更新周期よりも短い周期のクロック信号を発生させ
るとともに、このクロック信号に同期しかつ該信号の周
期内で階調データの最大値まで増加可能な信号を発生さ
せ、この増加信号が上記１画面メモリより読出される階
調データの値まで増加する期間、この階調データに対応
する表示素子を点刻作動させるようにしている。
（実施例の説明）
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明の１実施例に係る映像表示装置の全体構
成を示し、また第２図は第１図の装置の要部の詳細を示
す。
成を示し、また第２図は第１図の装置の要部の詳細を示
す。
第１図において、アンテナ１によって受信された受信信
号は受信部２に握力）れ、この受信信号の中から、一方
では同期信号検出回路３を介して同期（ｇ号ＳＹが取出
され、他方では映像信号発生装置４を介して映像信号が
取出される。
号は受信部２に握力）れ、この受信信号の中から、一方
では同期信号検出回路３を介して同期（ｇ号ＳＹが取出
され、他方では映像信号発生装置４を介して映像信号が
取出される。
映１象信号発生装置ζ（４は、同期（Ｅｉ号検出回路３
からの同明信号ＳＹに同期して動作するタイミングｆｎ
号発生部５からのタイミング信号ＴＭｋｍ！ｉづいて、
表示画６に配置された各表示素子７ （７ｎ 。
からの同明信号ＳＹに同期して動作するタイミングｆｎ
号発生部５からのタイミング信号ＴＭｋｍ！ｉづいて、
表示画６に配置された各表示素子７ （７ｎ 。
・・・・・・、７ｍｎ）の位置に対応するタイミングで
映像信号をサンプリングし、このサンプリング信号をＡ
／Ｄ変換して６ビツ１〜（０〜６３）の階調データを、
′Ｊ１力する。この階調データは、１画面メモリ８の前
記表示素子７のそれぞれに対応づけられたアドレスに一
時格納され、後述する読出クロック信＠Ｒによって１垂
直期間（映像信号がＮＴＳＣの場合、１／６ｏ秒）より
充分短い時間で表示制御部９に転送される。
映像信号をサンプリングし、このサンプリング信号をＡ
／Ｄ変換して６ビツ１〜（０〜６３）の階調データを、
′Ｊ１力する。この階調データは、１画面メモリ８の前
記表示素子７のそれぞれに対応づけられたアドレスに一
時格納され、後述する読出クロック信＠Ｒによって１垂
直期間（映像信号がＮＴＳＣの場合、１／６ｏ秒）より
充分短い時間で表示制御部９に転送される。
表示制御部９は、第２図に示すように、表示面６の各表
示素子７に対応してマ］・リクス状に配置されたラッチ
回路２１ （２１ｎ 、・・・・・・、 ２１ｍｎ）お
よび比較器２２（２２ｎ、・・・・・・、 ２２ｍｎ）
と、１画面メモリ８から順次に出力される各表示素子７
ごとのＮ調データをラッチ回路群２１に分配するための
行アドレスデコーダ２３および列アドレスデコーダ２４
とが設けられている。そして、階調データ転送時はタイ
ミング信号発生部５から読出／書込クロック信号Ｒ／Ｗ
、行アドレス信号ＲＡおよび列アドレス信号ＣＡを１画
面メモリ８に供給して前記階調データを順次読み出すど
ともに、行アドレス１３号ＲＡを行アドレスデコーダ２
３に、列アドレス信号ＣＡおＪ：びラッチクロック信号
ＬＣをＡＮＤゲート２５を介して列アドレスデコーダ２
４に供給し、１ｉｉ！ｉｉ面メモリ８が順次発生する階
調データをそれぞれ対応するラッチ２１に順次記憶させ
るようにしている。
示素子７に対応してマ］・リクス状に配置されたラッチ
回路２１ （２１ｎ 、・・・・・・、 ２１ｍｎ）お
よび比較器２２（２２ｎ、・・・・・・、 ２２ｍｎ）
と、１画面メモリ８から順次に出力される各表示素子７
ごとのＮ調データをラッチ回路群２１に分配するための
行アドレスデコーダ２３および列アドレスデコーダ２４
とが設けられている。そして、階調データ転送時はタイ
ミング信号発生部５から読出／書込クロック信号Ｒ／Ｗ
、行アドレス信号ＲＡおよび列アドレス信号ＣＡを１画
面メモリ８に供給して前記階調データを順次読み出すど
ともに、行アドレス１３号ＲＡを行アドレスデコーダ２
３に、列アドレス信号ＣＡおＪ：びラッチクロック信号
ＬＣをＡＮＤゲート２５を介して列アドレスデコーダ２
４に供給し、１ｉｉ！ｉｉ面メモリ８が順次発生する階
調データをそれぞれ対応するラッチ２１に順次記憶させ
るようにしている。
上記書込クロック信号Ｗは、第３図（ａ）に示す周期Ｔ
＋ （たとえば１／６０秒）の信号であり、また読出ク
ロック信号Ｒは同図（ｂ）に示す如く上記周期Ｔ１より
も短い周期Ｔ＋ （たとえば１／８０秒）に設定されて
いる。なお、上記タイミング信号発生部５には、上記続
出クロック信号Ｒを発生する図示していない発振器が内
蔵されている。
＋ （たとえば１／６０秒）の信号であり、また読出ク
ロック信号Ｒは同図（ｂ）に示す如く上記周期Ｔ１より
も短い周期Ｔ＋ （たとえば１／８０秒）に設定されて
いる。なお、上記タイミング信号発生部５には、上記続
出クロック信号Ｒを発生する図示していない発振器が内
蔵されている。
カウンタ１０は、上記読出クロック信号Ｒに同期して発
振器１２の出力パルスＯＰを計数する６ビツ１〜構成の
ものであり、その計数値は上記各比較器２２に入力され
る。上記発振器１２は、上記周期Ｔ２内で６３個のクロ
ックパルスを出力するように該パルスの周波数を設定し
てあり、したがって上記カウンタ１０は上記用ＦＩＪ
Ｔ ２毎にＯ〜６３の計数を行ない、６４個目のパルス
を計数した時点でその内容が零となる。第３図（ｅ）に
示す三角波は、このカウンタ１０の計数動作を表わしで
いる。
振器１２の出力パルスＯＰを計数する６ビツ１〜構成の
ものであり、その計数値は上記各比較器２２に入力され
る。上記発振器１２は、上記周期Ｔ２内で６３個のクロ
ックパルスを出力するように該パルスの周波数を設定し
てあり、したがって上記カウンタ１０は上記用ＦＩＪ
Ｔ ２毎にＯ〜６３の計数を行ない、６４個目のパルス
を計数した時点でその内容が零となる。第３図（ｅ）に
示す三角波は、このカウンタ１０の計数動作を表わしで
いる。
いま、上記１画面メモリ８内において、ある表示素子７
についての階調データＫＤが、前記周期Ｔ１で第３図（
Ｃ）に示寸如＜Ｋｌ）＋ 、ＫＤ２ 。
についての階調データＫＤが、前記周期Ｔ１で第３図（
Ｃ）に示寸如＜Ｋｌ）＋ 、ＫＤ２ 。
・・・という態様で更新されるとなると、それらの階調
データは前記周！！！Ｊ Ｔ ２でメモリ８から読み出
される。しかし、上記階調データＫＤ＋ 、ＫＤ２ 。
データは前記周！！！Ｊ Ｔ ２でメモリ８から読み出
される。しかし、上記階調データＫＤ＋ 、ＫＤ２ 。
・・・が同図（ｄ）に示すような階調レベルを有すると
すると、上記表示素子７に対応する比較器２２は、該比
較器に付属するラッチ回路２１のラッチ内容つまり上記
階調レベルＡと上記カウンタ１０の計数出力Ｂとを比較
し、Ａ≧′Ｂの間だけ同図（ｆ）に示すようなパルス信
号を出力する。そしてこのパルス信号は、対応覆る出力
ドライバ１１に入力され、これによって該信号の時間幅
に対応した時間だけ上記表示素子が点灯作動される。
すると、上記表示素子７に対応する比較器２２は、該比
較器に付属するラッチ回路２１のラッチ内容つまり上記
階調レベルＡと上記カウンタ１０の計数出力Ｂとを比較
し、Ａ≧′Ｂの間だけ同図（ｆ）に示すようなパルス信
号を出力する。そしてこのパルス信号は、対応覆る出力
ドライバ１１に入力され、これによって該信号の時間幅
に対応した時間だけ上記表示素子が点灯作動される。
他の表示素子７も同様の態様でパルス幅制御されるので
、各表示素子はそれらについての階調データに対応した
表示輝度となるように調光される。
、各表示素子はそれらについての階調データに対応した
表示輝度となるように調光される。
なお、第２図では、第１列分の表示素子７ｎ〜７＋ｎ＋
に対応する１列分の出力ドライバ１１ｎ〜１１ｕｎのみ
を示しているが、同図に示す各比較器２２および表示素
子７に対応する出力ドライバ１１ｎ 、 ＩＬｍｎが備
えられていることは言うまでもない。
に対応する１列分の出力ドライバ１１ｎ〜１１ｕｎのみ
を示しているが、同図に示す各比較器２２および表示素
子７に対応する出力ドライバ１１ｎ 、 ＩＬｍｎが備
えられていることは言うまでもない。
上記実施例の表示装置によれば、メモリ８のデータ更新
周期Ｔ＋に対し、第３図（ｆ）に示した表糸器駆動パル
ス信号の発生周期が７２ （ＴＩ’＞７２）となるので
、たとえば上記データ更新周期を１／６０秒とした場合
においても表示器７のちらつきが少なく、したがって近
距離で表示器６を見た場合でも目が疲れるなどの不都合
を生じない。
周期Ｔ＋に対し、第３図（ｆ）に示した表糸器駆動パル
ス信号の発生周期が７２ （ＴＩ’＞７２）となるので
、たとえば上記データ更新周期を１／６０秒とした場合
においても表示器７のちらつきが少なく、したがって近
距離で表示器６を見た場合でも目が疲れるなどの不都合
を生じない。
なお、上記実施例ではメモリ８に対する読出し周期をＴ
２に設定しているが、この読出し周期を該メモリの円込
周Ｉ’ｌｌ Ｔ ＋ と一致させ、カウンタ１０の計数
周期のみをＴ２に設定するようにしてもよい。ただし、
この場合には、メモリ８にある更新周期での階調データ
が全Ｃ書込まれた時点でそのデータがラッチ回路にラッ
チされるので、表示器７の表示動作が第３図（Ｑ）、（
ｈ）に示す如く１フレ一ム分遅れることになる。
２に設定しているが、この読出し周期を該メモリの円込
周Ｉ’ｌｌ Ｔ ＋ と一致させ、カウンタ１０の計数
周期のみをＴ２に設定するようにしてもよい。ただし、
この場合には、メモリ８にある更新周期での階調データ
が全Ｃ書込まれた時点でそのデータがラッチ回路にラッ
チされるので、表示器７の表示動作が第３図（Ｑ）、（
ｈ）に示す如く１フレ一ム分遅れることになる。
（発明の効果）
本発明にＪ：れば、フレームメモリのデータ更新周期よ
りも表示素子の点灯周期を早くすることができるので、
画面のちらつきを可及的に低減して画質の良い映像表示
を行なうことができる。
りも表示素子の点灯周期を早くすることができるので、
画面のちらつきを可及的に低減して画質の良い映像表示
を行なうことができる。
第１図は本発明の１実施例に係る表示装置の全体ブロッ
ク図、第２図は第１図における表示制御部、出力ドライ
バ、表示器および階調コン１−ロール回路部分の詳細回
路図、そして第３図（ａ）〜（ｆ）は第１図に示した実
施例の作用を説明するタイミングチャートを、また同図
（Ｇ）、（ｈ）は本−発明の他の実施例の作用を説明す
るタイミングチャートを各々示す。 ５・・・タイミング信号発生部、 ６・・・表示面、７
・・・表示索子、 ８・・・フレームメモリ、９・・・
表示制御部、 １ｏ・・・カウンタ、１１・・・出力ド
ライバ、 １２・・・発振器。 特許出願人 東芝電材株式会社 代 理 人 弁理士 伊東辰雄 代 理 人 弁理士 伊東哲也
ク図、第２図は第１図における表示制御部、出力ドライ
バ、表示器および階調コン１−ロール回路部分の詳細回
路図、そして第３図（ａ）〜（ｆ）は第１図に示した実
施例の作用を説明するタイミングチャートを、また同図
（Ｇ）、（ｈ）は本−発明の他の実施例の作用を説明す
るタイミングチャートを各々示す。 ５・・・タイミング信号発生部、 ６・・・表示面、７
・・・表示索子、 ８・・・フレームメモリ、９・・・
表示制御部、 １ｏ・・・カウンタ、１１・・・出力ド
ライバ、 １２・・・発振器。 特許出願人 東芝電材株式会社 代 理 人 弁理士 伊東辰雄 代 理 人 弁理士 伊東哲也
Claims (1)
- 【特許請求の範囲】 １、多数の表示素子をマトリクス状に配列してなる表示
面と、上記各表示素子の輝度のｌ！！ｉｉｉ！を示すデ
ータを格納する１両面メモリと、この１画面メモリのデ
ータ更新周期よりも短い周期のクロック信号を発生する
手段と、上記クロック信号に同期しかつ該クロック信号
の周期内で上記階調データの最大値まで増加しうる信号
を発生する手段と、上記増加信号が上記１画面メモリよ
り読出される上記階調データの値Ｊ、で増加する期間、
この階調データに対応する表示素子を駆動する手段とを
備えてなる表示装置。 ２、上記クロック信号が発生する毎に計数を開始し、そ
の計数値が上記階調データの値に到達したときにリセッ
トされるカウンタを上記増加信号の発生手段として用い
た特許請求の範囲第１項記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18041183A JPS6073581A (ja) | 1983-09-30 | 1983-09-30 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18041183A JPS6073581A (ja) | 1983-09-30 | 1983-09-30 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6073581A true JPS6073581A (ja) | 1985-04-25 |
Family
ID=16082777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18041183A Pending JPS6073581A (ja) | 1983-09-30 | 1983-09-30 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073581A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003052728A1 (fr) * | 2001-12-14 | 2003-06-26 | Sanyo Electric Co., Ltd. | Dispositif d'affichage de type a commande numerique |
-
1983
- 1983-09-30 JP JP18041183A patent/JPS6073581A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003052728A1 (fr) * | 2001-12-14 | 2003-06-26 | Sanyo Electric Co., Ltd. | Dispositif d'affichage de type a commande numerique |
| US7358935B2 (en) | 2001-12-14 | 2008-04-15 | Sanyo Electric Co., Ltd. | Display device of digital drive type |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8054321B2 (en) | Display and driving method thereof | |
| US7161576B2 (en) | Matrix-type display device | |
| US7495643B2 (en) | Method and apparatus for driving liquid crystal display | |
| US5300944A (en) | Video display system and method of using same | |
| US20030048246A1 (en) | Method and apparatus for driving liquid crystal display | |
| JP2003255915A (ja) | 表示装置及びその駆動方法 | |
| JP2003044007A (ja) | 液晶表示装置 | |
| US20090231365A1 (en) | Liquid crystal display driving device and driving method | |
| US5276436A (en) | Television signal projection system and method of using same | |
| JPS59208587A (ja) | 表示装置 | |
| US20030122772A1 (en) | Liquid crystal display device and method for operating the same | |
| US20080231571A1 (en) | Color Overdrive for Color Sequential Matrix-Type Display Devices | |
| US5264835A (en) | Enhanced color display system and method of using same | |
| JP2003222902A (ja) | 表示装置およびモジュール | |
| US8289311B2 (en) | Display and driving method thereof with black data alignment | |
| TW200826029A (en) | Image adjustment method for display | |
| JPH0422272B2 (ja) | ||
| JPS6073581A (ja) | 表示装置 | |
| JPS59208588A (ja) | 表示装置 | |
| JPH10319895A (ja) | 表示装置、表示方法および表示制御プログラムを記録した媒体 | |
| US20060082530A1 (en) | Liquid crystal screen display method | |
| JPS59208589A (ja) | 表示装置 | |
| JP2891730B2 (ja) | 液晶表示装置と液晶駆動装置 | |
| JPS6138993A (ja) | 表示装置 | |
| KR101017186B1 (ko) | 액정표시장치 및 그 구동 방법 |